KR100255165B1 - 반도체소자의제조방법 - Google Patents
반도체소자의제조방법 Download PDFInfo
- Publication number
- KR100255165B1 KR100255165B1 KR1019970022002A KR19970022002A KR100255165B1 KR 100255165 B1 KR100255165 B1 KR 100255165B1 KR 1019970022002 A KR1019970022002 A KR 1019970022002A KR 19970022002 A KR19970022002 A KR 19970022002A KR 100255165 B1 KR100255165 B1 KR 100255165B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- silicon oxynitride
- oxide layer
- gate oxide
- kpa
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 6
- 238000000034 method Methods 0.000 claims abstract description 32
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 23
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 23
- 239000010703 silicon Substances 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 6
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 12
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 229920005591 polysilicon Polymers 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- UZPZYFDULMKDMB-UHFFFAOYSA-N 1,2-dichloro-3,4-dimethylbenzene Chemical group CC1=CC=C(Cl)C(Cl)=C1C UZPZYFDULMKDMB-UHFFFAOYSA-N 0.000 claims description 2
- 239000012495 reaction gas Substances 0.000 claims 2
- 230000004888 barrier function Effects 0.000 abstract description 16
- 238000009792 diffusion process Methods 0.000 abstract description 8
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 239000007789 gas Substances 0.000 description 11
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 8
- 239000011737 fluorine Substances 0.000 description 8
- 229910052731 fluorine Inorganic materials 0.000 description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 6
- 239000002019 doping agent Substances 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005755 formation reaction Methods 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- ZKIHCVGCBDREBT-UHFFFAOYSA-N [F].[W] Chemical compound [F].[W] ZKIHCVGCBDREBT-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- BUMGIEFFCMBQDG-UHFFFAOYSA-N dichlorosilicon Chemical group Cl[Si]Cl BUMGIEFFCMBQDG-UHFFFAOYSA-N 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000009191 jumping Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
1. 청구범위에 기재된 발명이 속한 기술분야
GOI(Gate Oxide Integrity)특성을 개선하기 위한 반도체 소자의 제조방법에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
텅스텐 폴리사이드 게이트(W-polycide gate)제조시 후속 열공정에 의해 도프트 폴리실리콘(doped poly-Si)층내의 도판트(dopant), 텅스텐 실리사이드 (W-silicide)층내의 불소(F) 및 실리콘 기판내의 도판트가 게이트 산화층으로 확산됨에 따라 GOI(Gate Oxide Integrity)특성이 저하되는 문제점이 있음.
3. 발명의 해결방법의 요지
게이트 산화층 형성 전후에 고주파 NO+플라즈마에 의해 게이트 산화층의 상하부에 실리콘 옥사이드 나이트라이드(SiON)층을 형성하여 확산 베리어(barrier)역할을 시킴으로써 GOI특성을 개선함.
4. 발명의 중요한 용도
게이트 산화층이 적용되는 모든 반도체 소자의 제조공정에 사용됨.
Description
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 GOI(Gate Oxide Integrity)특성을 개선하기 위한 반도체 소자의 제조 방법에 관한 것이다.
일반적으로, 반도체 소자의 고집적화에 따른 신호처리속도 개선의 측면에서 게이트 전극으로 전도성이 우수한 텅스텐 폴리사이드(W-polycide) 구조가 널리 사용되고 있다. 텅스텐 폴리사이드 게이트 전극은 도프트 폴리실리콘(doped polysilicon)층과 텅스텐 실리사이드(W-silicide ; WSix)층이 적층되어 이루어진다. 텅스텐 실리사이드층은 텅스텐 플루오린(WF6) 가스를 이용하여 모노사일렌 (monosilane ; SiH4) 가스를 환원시켜 증착하거나 디클로로사일렌(dichlorosilance ; SiH2Cl2) 가스를 환원시켜 증착하는 방법에 의해 형성된다. 그런데 이들 공정 모두 실리콘 소오스 가스의 환원가스로서 텅스텐 플루오린(WF6) 가스를 이용하기 때문에 형성된 텅스텐 실리사이드(WSix)층내에는 일정 농도의 불소(F)가 함유된다. 디클로로사일렌 가스를 이용한 공정에서는 1016내지 1017at./㎤,의 농도로 불소(F)가 함유되고, 모노사일렌 가스를 이용한 공정에서는 1019내지 1020at./㎤의 농도로 불소(F)가 함유된다. 이러한 텅스텐 실리사이드(WSix)층내에 함유된 불소는 후속 열공정 진행시 게이트 산화층 쪽으로 확산하여 게이트 산화층의 두께를 증가시키거나 도프트 폴리실리콘층과 게이트 산화층의 계면에 불휘발성 전하 센터(fixed charge center)를 형성시켜 GOI(Gate Oxide Integrity) 특성을 저하시킨다. GOI 특성 저하를 감소시키기 위하여 모노사일렌 공정에 비하여 불소의 농도가 적은 디클로로사일렌 공정이 선호되는데, 디클로로사일렌 공정의 경우 텅스텐 실리사이드(WSix)가 550℃ 내지 650℃의 온도에서 증착되므로 도프트 폴리실리콘층 내의 도판트(dopant)가 게이트 산화막으로 확산되어 GOI 특성을 저하시키는 요인으로 작용한다.
또한, 텅스텐 실리사이드 증착공정중에, 만약 P-형 기판일 경우, 기판내의 붕소(B)가 게이트 산화층으로 확산되어 게이트 산화층을 이루는 실리콘 옥사이드 (SiO2)의 결합(bonding)을 끊고 붕화물(boride)을 형성하여 GOI 특성을 저하시키는 또다른 요인으로 작용한다. 한편, 반도체 소자의 동작중 소오스와 드레인으로부터의 전자가 여기되어 게이트 산화층으로 점핑(jumping)하는 핫 케리어 효과(hot carrier effect)가 발생된다.
따라서, 상부층으로부터 게이트 산화층으로 확산되는 불소와 도판트를 방지하고, 실리콘 기판으로부터 붕소의 확산과 핫 캐리어 효과의 방지를 위하여 게이트 산화층의 상부 및 하부에 확산 방지층의 형성이 요구되고 있다.
확산 방지층을 형성하기 위하여, 종래에는 N2O 분위기 어닐링(annealing)법, NH3플라즈마 질화(plasma nitridation)법, 질소이온 주입법 등을 이용하여 확산 방지층으로 옥시나이트라이드층을 형성하였다. 그러나 N2O 분위기 어닐링법 및 NH3플라즈마법의 경우 고온에서 복합형 기체를 사용함에 따라 공정이 복잡하며 폴리실리콘층 내의 도판트(dopant) 농도분포 변화 등 열 버짓(thermal budget)에 의한 문제점이 수반되고, 질소이온 주입법의 경우 결함이 다수 포함된 실리콘 나이트라이드 (SiN)층이 형성되어 식각 특성을 저하시키기 때문에 단일형 기체를 사용하고 상온에서 결정상태가 우수한 실리콘 나이트라이드층을 형성시키는 새로운 공정이 요구되고 있는 실정이다.
따라서, 본 발명은 확산 방지층 형성공정을 개선하여 상기한 문제점을 해결하면서 GOI 특성을 향상시키는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은 실리콘 기판 상에 고주파 플라즈마를 이용하여 제 1 장벽층을 형성시키는 단계와, 상기 제 1 장벽층 상부에 산화층을 형성하는 단계와, 상기 산화층 상에 고주파 플라즈마를 이용하여 제 2 장벽층을 형성시키는 단계와, 상기 제 2 장벽층 상부에 도전층을 형성한 후 패터닝하는 단계로 이루어진 것을 특징으로 한다.
도 1(a) 내지 도 1(d)는 본 발명에 의한 반도체 소자의 제조 방법을 설명하기 위한 소자의 단면도.
<도면의 주요 부분에 대한 부호 설명>
11 : 실리콘 기판 12 : 제 1 장벽층
13 : 게이트 산화층 14 : 제 2 장벽층
15 : 도프트 폴리실리콘층 16 : 텅스텐 실리사이드 (WSix)층
17 : 게이트 전극
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 1(a)는 실리콘 기판(11) 상에 게이트 산화층의 베리어(barrier)로써 고주파 플라즈마를 이용한 제 1 장벽층(SiON; 12) 형성방법을 도시한 단면도이다. 상기 제 1 장벽층은 일반적으로, SiON층을 형성할 때 N2O → N2+ O의 반응 후, 실리콘 기판(11) 쪽에는 (N2O+O) + Si → SiO2+ N2의 옥시나이트라이드 형성 반응 과정과, 게이트 산화층(13) 쪽에는 (N2O+O) + SiO2→ (SiO2)NO의 옥시나이트라이드 형성 반응 과정으로 진행된다. 이러한 반응에서는 반응 엔탈피(enthalphy)가 약 40 kcal/mole 정도이므로 이 값이 음이되기 위해서는 약 800 ℃ ∼ 1000 ℃의 고온 공정이 불가피 하다. 그러나 고주파 NO+이온 플라즈마를 이용하면 활성화된 NO+이온의 반응으로 상온에서 SiON층(12)를 형성시킬 수 있다. 이때 이용하는 플라즈마의 형태는 10 내지 20 MHz 파형을 갖는 고효율성 고주파 NO+이온 플라즈마로서 13.56 MHz의 파형을 갖는 것이 가장 바람직하다. 이렇게 고주파 형태의 플라즈마를 이용하는 이유는, DC 방전 플라즈마에서 나타나는 동일전하 누적층 형성이 억제되어 동일전하의 이온이 정전기적 척력에 의해 반응표면으로 이동하지 못하는 현상(repulsion)이 배제되므로, 실리콘과 질소의 반응 효율이 증가하고 결정성이 우수한 SiON층이 형성되기 때문이다. 따라서 실리콘 기판(11) 표면을 상기 고주파 NO+이온 플라즈마를 이용한 옥시나이트리데이션(oxynitridation)으로 두께가 5 Å ∼ 10 Å 정도 되도록 제 1 SiON층(12)을 형성시키면, 실리콘 기판(11)에서 게이트 산화층쪽으로의 붕소 확산을 막고, 전자가 소오스-드레인 내에서 게이트 산화층쪽으로 점핑(jumping)하는 핫 케리어 효과를 억제하여 GOI특성이 개선된다.
다음으로 도 1(b)는 화학기상증착법에 의한 게이트 산화(13)층 증착을 설명한 단면도이다. 게이트 산화층(13)은 SiH4와 N2O를 1 : 48 ∼ 1 : 52의 비율 또는 SiH2Cl2와 N2O를 1 : 9.5 ∼1 : 10.5의 비율로 혼합하여 750 ℃ ∼ 850 ℃ 범위에서 화학기상증착법으로 두께가 20 Å ∼ 70 Å 이내가 되도록 형성시킨다.
이렇게 형성된 게이트 산화층(13) 상에 제 1 SiON층(12)을 증착할 때와 같은 방법으로 도 1(c)와 같이 제 2 SiON층(14)을 증착한다. 이렇게 증착된 제 2 SiON층(14)은 게이트 산화층(13) 상부에 형성될 도프트 폴리실리콘 내의 도판트와 텅스텐 실리사이드층내의 불소가 게이트 산화층(13)으로 확산되는 것을 방지하여 게이트 산화층(13)의 전기적 특성을 안정화 시키고 반도체 소자의 GOI 특성을 개선시킨다.
도 1(d)는 도전층 예를들어 도프트 폴리실리콘층(15)과 텅스텐 실리사이트 (WSix)층(16)을 제 2 SiON층(14)상에 순차로 증착한 후 패턴닝 공정으로 텅스텐 폴리사이드 게이트 전극(17)을 형성한 단면도이다. 도프트 폴리실리콘층(15)은 반응기체로 SiH4와 도판트(dopant)로 PH3가스를 1 : 1.4 ∼ 1 : 1.6의 비율로 혼합하여 화학기상증착법으로 두께가 400 Å ∼ 1000 Å 이내가 되도록 제어하여 증착한다. 텅스텐 실리사이드층(16)은 SiH2Cl2와 WF6를 1 : 0.5 ∼ 1 : 0.7의 비율로 혼합하여 540 ℃ ∼ 670 ℃의 온도에서 두께가 600 Å ∼ 1300 Å 이내로 화학기상증착법을 이용하여 증착한다. 이때 텅스텐 실리사이드(WSix)층(16)의 실리콘에 대한 화학론적 당량비 x는 도프트 폴리실리콘과의 접착강도 증가와 산화특성의 향상을 위하여 2 ∼ 2.8로 제어한다.
게이트 산화층의 위 아래에 각각 베리어로써 옥시나이트라이드층을 형성시킴으로, 실리콘 기판의 붕소 또는 텅스텐 폴리사이드층의 불소 및 인의 확산 방지 기능과 핫 케리어 효과를 억제하는 기능으로 반도체 소자의 GOI 특성을 개선시킬 수 있다. 또한 Si(ON)층이 층간 화학적 친화력을 증가시켜 접착강도 향상과 균일한 에너지 밴드(energy band)를 나타내는 계면을 확보시킨다.
Claims (8)
- 실리콘 기판 상부에 고주파 NO+이온 플라즈마를 이용하여 제 1 실리콘 옥시나이트라이드막을 형성하는 단계와,상기 제 1 실리콘 옥시나이드라이드막 상부에 산화층을 형성하는 단계와,상기 산화층 상부에 고주파 NO+이온 플라즈마를 이용하여 제 2 실리콘 옥시나이트라이드막을 형성하는 단계와,상기 제 2 실리콘 옥시나이트라이드막 상부에 도전층을 형성한 후 패터닝하는 단계로 이루어진 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서, 상기 고주파 NO+이온 플라즈마는 10 내지 20 ㎒의 파형을 갖는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서, 상기 제 1 실리콘 옥시나이트라이드막은 5Å 내지 10Å의 두께를 갖는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서, 상기 제 2 실리콘 옥시나이트라이드막은 5Å 내지 10Å의 두께를 갖는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서, 상기 산화층은 모노사일렌과 N2O를 1:48 내지 1:52의 비율로 혼합한 반응 가스를 이용하여 화학기상증착법으로 증착하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서, 상기 산화층은 디클로로사일렌과 N2O를 1:9.5 내지 1:10.5의 비율로 혼합한 반응 가스를 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서, 상기 산화층은 750℃ 내지 850℃의 온도에서 20Å 내지 70Å의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서, 상기 도전층은 도프트 폴리실리콘층과 텅스텐 실리사이드(WSix)층을 순차적으로 증착하여 형성되는 것을 특징으로 하는 반도체 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970022002A KR100255165B1 (ko) | 1997-05-30 | 1997-05-30 | 반도체소자의제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970022002A KR100255165B1 (ko) | 1997-05-30 | 1997-05-30 | 반도체소자의제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980085831A KR19980085831A (ko) | 1998-12-05 |
| KR100255165B1 true KR100255165B1 (ko) | 2000-05-01 |
Family
ID=19507928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970022002A KR100255165B1 (ko) | 1997-05-30 | 1997-05-30 | 반도체소자의제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100255165B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100564420B1 (ko) * | 1998-12-31 | 2006-07-06 | 주식회사 하이닉스반도체 | 게이트전극 이온주입방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR910008813A (ko) * | 1989-10-20 | 1991-05-31 | 경상현 | 반도체 소자용 절연 박막의 형성 방법 |
-
1997
- 1997-05-30 KR KR1019970022002A patent/KR100255165B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR910008813A (ko) * | 1989-10-20 | 1991-05-31 | 경상현 | 반도체 소자용 절연 박막의 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980085831A (ko) | 1998-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6677213B1 (en) | SONOS structure including a deuterated oxide-silicon interface and method for making the same | |
| KR20020052980A (ko) | 반도체 웨이퍼에서 소자를 제조하는데 있어서의 인헨스트피착 제어 | |
| WO1996039713A1 (en) | A method of forming high pressure silicon oxynitride (oxynitride) gate dielectrics for metal oxide semiconductor (mos) devices with p+ polycrystalline silicon (polysilicon) gate electrodes | |
| KR20110095456A (ko) | 트랜지스터 및 그 제조 방법 | |
| US20070128806A1 (en) | High performance CMOS transistors using PMD liner stress | |
| KR20030037347A (ko) | 반도체 소자의 시모스(ｃｍｏｓ) 및 그의 제조 방법 | |
| JP2002198526A (ja) | 半導体装置の製造方法 | |
| JP2004153066A (ja) | 半導体装置の製造方法 | |
| US20050051857A1 (en) | Semiconductor device | |
| KR100718835B1 (ko) | 반도체 모스 트랜지스터와 그 제조 방법 | |
| US7173296B2 (en) | Reduced hydrogen sidewall spacer oxide | |
| KR100482751B1 (ko) | 반도체 소자의 제조 방법 | |
| WO2006082718A1 (ja) | 誘電体膜及びその形成方法 | |
| KR100255165B1 (ko) | 반도체소자의제조방법 | |
| KR20000001625A (ko) | 2중층 스페이서를 갖는 모스 트랜지스터 형성방법 | |
| KR20000056495A (ko) | 반도체 소자의 게이트 산화막 형성 방법 | |
| KR100325699B1 (ko) | 반도체 소자의 텅스텐-메탈 게이트 구조 형성 방법 | |
| KR100530149B1 (ko) | 반도체 소자의 게이트 전극 제조 방법 | |
| KR100367398B1 (ko) | 금속 게이트전극 형성방법 | |
| KR19990002883A (ko) | 반도체 소자의 폴리사이드 게이트 형성 방법 | |
| KR100533374B1 (ko) | 폴리사이드 게이트 전극 형성 방법_ | |
| KR100367397B1 (ko) | 반도체장치의콘택형성방법 | |
| KR20000027848A (ko) | 반도체 장치의 게이트 전극 형성 방법 | |
| KR20010008583A (ko) | 반도체소자의 금속 게이트전극 형성방법 | |
| KR100301425B1 (ko) | 텅스텐 폴리사이드 구조의 반도체장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110126 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |