KR20070101268A - 유전체막 및 그 형성 방법 - Google Patents

유전체막 및 그 형성 방법 Download PDF

Info

Publication number
KR20070101268A
KR20070101268A KR1020077015590A KR20077015590A KR20070101268A KR 20070101268 A KR20070101268 A KR 20070101268A KR 1020077015590 A KR1020077015590 A KR 1020077015590A KR 20077015590 A KR20077015590 A KR 20077015590A KR 20070101268 A KR20070101268 A KR 20070101268A
Authority
KR
South Korea
Prior art keywords
nitride
species
mixed gas
oxide film
silicon oxide
Prior art date
Application number
KR1020077015590A
Other languages
English (en)
Inventor
다다히로 오미
아키노부 데라모토
데츠야 고토
가즈마사 가와세
Original Assignee
고쿠리츠다이가쿠호진 도호쿠다이가쿠
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고쿠리츠다이가쿠호진 도호쿠다이가쿠 filed Critical 고쿠리츠다이가쿠호진 도호쿠다이가쿠
Publication of KR20070101268A publication Critical patent/KR20070101268A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y10T428/263—Coating layer not in excess of 5 mils thick or equivalent
    • Y10T428/264—Up to 3 mils
    • Y10T428/265—1 mil or less

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

산화막의 표면측에 Si3≡N 결합 상태에 있는 N 이 3원자% 이상, 계면측에 0.1원자% 이하의 농도에서 존재시킴으로써, B 확산의 방지와, NBTI 내성의 열화를 방지 양립시킨다. Ar/N2 라디칼 질화를 이용한 경우, 상기 결합 상태에 있는 N 의 농도를 표면측 3원자% 이상, 계면측 0.1원자% 이하를 동시에 만족시키는 것은 곤란하지만, Xe/N2, Kr/N2, Ar/NH3, Xe/NH3, Kr/NH3, Ar/N2/H2, Xe/N2/H2, Kr/N2/H2 중 어느 하나의 가스의 조합을 이용함으로써 상기 N 농도 분포를 실현할 수 있게 한다.
유전체 막, 실리콘 기판, N 농도, 실리콘 산화막, 반도체 장치, 마이크로파

Description

유전체막 및 그 형성 방법{DIELECTRIC FILM AND METHOD FOR FORMING THE SAME}
기술분야
본 발명은 실리콘 기판상에 형성된 산화막, 질화막 또는 산질화막 등의 유전체막 및 그 형성 방법과 그들을 이용한 반도체 장치 및 그 제조 방법에 관한 것이다.
배경기술
M0S (금속막 전극/실리콘 산화물 유전체막/실리콘 기판) 트랜지스터의 게이트 절연막인 실리콘 산화물 유전체막 (이하, 실리콘 산화막이라고 한다) 에는, 저리크 전류 특성, 저계면 준위 밀도, 저임계치 전압 시프트, 불규칙한 저임계치 특성 등의 여러가지 고절연 특성과 고신뢰성이 요구된다.
또, p 형 MOS 트랜지스터의 금속막 전극에는, B (붕소) 를 도프한 폴리실리콘 (poly-Si) 이 일반적으로 사용되고 있지만, 이 B 는, 실리콘 산화물 유전체막 내를 확산하여, 채널을 형성하는 실리콘 기판에 도달한다.
실리콘 산화막 내, 또는 채널에 B 가 확산되면, 임계치 전압의 시프트나, 임계치 전압의 편차를 초래하는 문제가 발생한다.
반도체 디바이스의 고성능화는, 소자의 미세화에 의해 달성되어 왔지만, 그것에 수반되어 실리콘 산화막의 두께를 매우 얇게 해야 하므로, B 의 확산을 무시 할 수 없게 되었다. 그래서, 실리콘 산화막을 질화하고, B 의 확산을 방지하는 방법이 제안되고 있다 (비특허 문헌 1 G.Lucovsky, D.R.Lee, S.V.Hattangady, H.Niimi, Z.Jing, C.Parker and J.R.Hauser, Jpn.J.App1.Phys.34(1995)6827. 참조).
NO 나 N2O 가스를 사용하여, 800℃ 정도에서 질화하는 방법에서는, 실리콘 산화막은 질화되지 않고, 실리콘 기판이 질화되고, N 은 실리콘 산화막/실리콘 기판 계면에 분포된다 (비특허 문헌 2 K.Kawase, J.Tanimura, H.Kurokawa, K.Kobayashi, A.Teramoto, T.Ogata and M.Inoue, Materials Science in Semiconductor Processing 2 (1999) 225. 참조).
이 방법에서는, 실리콘 기판에 대한 B 의 확산은 방지할 수 있지만, 실리콘 산화막 내로의 B 의 확산은 피할 수 없고, 또, 계면의 N 은, NBTI (음바이어스 인가시의 임계치 전압 시프트) 특성이 열화되는 문제를 일으킨다 (비특허 문헌 3 N.Kimizuka, K.Yamaguchi, K.Imai, T.Iisuka, C.T.Liu, R.C.Keller and T.Horiuchi, Symp.VLSI Tech.2000, p.92. 참조). 그래서, 실리콘 산화막 표면측에만 N 을 도입할 수 있는 라디칼 산화막이 주목받고 있다.
라디칼 산화는, Ar 가스로 희석한 N2 가스에 마이크로파를 조사하고, 플라즈마를 생성하여, 높은 반응성을 가진 프리 라디칼에 의해, 실리콘 산화막을 질화하는 방법이다.
이 방법으로 작성한 실리콘 산화막은, 표면측에 N 이 도입되기 때문에, 실리 콘 산화막 내로 B 의 확산을 방지함과 동시에, NBTI 특성의 열화를 억제하는 효과가 있다.
발명의 개시
발명이 해결하고자 하는 과제
그러나, 소자의 미세화에 수반하여, 실리콘 산화막의 두께는 1.5㎚ 이하의 초극박막이 필요해지고 있다. 이 때문에, 실리콘 산화막/실리콘 기판 계면에 N 이 전혀 도입되지 않게 하는 것이 매우 곤란해져, NBTI 특성의 열화가 문제가 되고 있다.
도 1(a) 에 나타내는 바와 같이, Ar/N2 라디칼 산질화막의 XPS N1s 코어 레벨 스펙트럼에는, Si3≡N 결합 (N 의 3개의 결합수가 모두 Si 와 결합) 을 나타내는 피크 외에, 고결합 에너지 측에 또 하나의 결합 (이하, Nhigh 라고 한다) 에 관한 피크가 관측된다. 이 피크는, Si 기판을 Ar/N2 라디칼 질화한 SiN 막내에도 검출되므로 (도 1(b)), O 와의 결합이 아니라, Si 와 N 의 결합이지만, Si3≡N 을 형성하지 못한 불안정한 결합인 것을 알 수 있다. 또, 종래의 NO 가스로 열질화한 실리콘 산화막 (도 1(c)) 이나, CVD 로 성막한 Si3N4막 (도 1(d)) 으로부터는 전혀 관측되지 않는 라디칼 질화 특유의 결합이다.
이들 두 개의 결합 상태에 있는 N 의 실리콘 산화막 내의 깊이 분포는, 도 2(a) 에 나타내는 바와 같이 되어, 완전히 상이한 분포를 나타내므로 적어도 2 종 류의 질화종이 질화에 관여하고 있다.
또 일반적으로, 트랜지스터의 게이트 절연막이 플라즈마에 노출되면 높은 에너지를 가진 전자가 데미지를 준다. 이 때문에, O2 포스트어닐에 의한 회복이 필요하게 된다. 그러나, O2 포스트어닐을 실시하면, 도 2(b) 또는, 도 2 의 Si3≡N 분포의 아랫쪽 부분의 확대도인 도 3 에 나타내는 바와 같이, Si3≡N 의 분포는 계면측으로 넓어지기 때문에, 이것이 NBTI 특성의 열화를 일으키는 원인이 되고 있다. 이것은 O2 가 Si-N 결합을 절단하고, 유리된 N 의 일부가 계면측으로 이동하기 때문이다.
한편, Nhigh 에 관해서는, O2 포스트어닐에 의해, 도 2(b), 도 3 에 나타내는 바와 같이 완전히 제거되었다. 또, 도 4 에 나타낸 바와 같이, 진공 중 500℃ 이상의 어닐에 의해 완전히 제거할 수 있다.
그런데, Nhigh 를 형성하는 질화종은, Si3≡N 을 형성하는 질화종보다 깊게 침입하므로, 베이스의 실리콘 산화막이 얇아지면 계면에 도달한다.
그러나, 도 5(b) 에 나타내는 깊이 분포의 베이스 막두께 의존성면에서 알 수 있는 바와 같이, Nhigh 는 실리콘 산화막/실리콘 기판 계면에는 존재할 수 없다.
또, 도 5(a) 에 나타내는 바와 같이, Si3≡N 은 베이스 막두께가 얇아지면, 분포의 아랫쪽 부분이 테일을 당겨, 반대로 계면에 도입되기 쉬워진다.
즉, 도 6 에 나타내는 바와 같이, Nhigh 를 형성하는 질화종 (이하 Nβ) 은, Si3≡N 을 표면에서 형성하는 질화종 (이하 Nα) 보다 먼저 계면에 도달하고, 계면근방에서는 Si3≡N 을 형성하는 것을 알 수 있다. 이 계면 근방의 N 이 NBTI 특성의 열화를 일으킨다.
어닐에 의해 Nhigh 를 제거할 수 있어도, Nhigh 를 형성하는 질화종 Nβ 의 존재가 문제이다.
성막 온도를 500℃ 이상으로 하면, Nhigh 는 막 내에 존재하지 않지만, Nβ 는 존재하고, 실리콘 산화막 내를 확산시키기 때문에, 계면 근방의 Si3≡N 형성은 피할 수 없다.
오히려, 성막 온도가 높으면 Nβ 의 확산이 촉진되어, 계면 근방의 Si3≡N 형성량은 증가한다.
또, Nhigh 는 안정인 Si3≡N 을 형성하지 못하고, 불안정한 결합 상태에 있지만, 어닐에 의해 탈리되면, 그 후에 실리콘 댕글링 본드에서 기인한 고정 전하를 생성한다. 이 때문에, 리크 전류 증가 등, 절연 특성을 열화시키는 요인이 될 수 있다. 따라서, Nhigh 를 형성하는 질화종이 플라즈마중에 존재하지 않는 조건에서 성막하는 것이 강하게 요망된다.
본 발명은, 상기 문제점을 해결하기 위해 이루어진 것으로, 그 목적은, Nhigh 를 형성하는 질화종의 플라즈마 내에서의 생성을 억제하여, Nhigh 의 실리콘 산화막 내에서의 형성과 계면 근방에서의 Si3≡N 형성을 방지할 수 있는 유전체막 및 그 형성 방법을 제공함에 있다.
과제를 해결하기 위한 수단
상기 목적을 달성하기 위해서, 본 발명에서는, 실리콘 표면상에 형성된 유전체막에 있어서, 상기 유전체막 표면의 N 농도가 3원자％ 이상이고, 또한 상기 실리콘 표면과 유전체막 계면에 존재하는 N 농도가 0.1원자％ 이하이고, 또한 막두께가 2㎚ 이하인 것을 특징으로 한다.
또, 본 발명에서는, 실리콘 기판과, 실리콘 기판의 표면상에 형성된 유전체막과, 유전막상에 형성된 전극을 구비한 반도체 장치에 있어서, 상기 유전체막 표면의 N 농도가 3원자％ 이상이고, 또한 상기 실리콘 표면과 유전체막 계면에 존재하는 N 농도가 O.1원자％ 이하이고, 또한 막두께가 2㎚ 이하인 것을 특징으로 한다.
또, 본 발명에서는, 유전체막의 형성 방법에 있어서, 실리콘 기판의 표면상에 실리콘 산화막을 형성하는 공정과, 상기 실리콘 산화막의 표면을 질화성 라디칼종, 질화성 여기활성종, 질화성 이온종 등의 질화종으로 폭로하여 개변하는 공정을 포함하는 것을 특징으로 한다.
또, 본 발명에서는, 반도체 장치의 제조 방법에 있어서, 실리콘 기판의 표면상에 실리콘 산화막을 형성하는 공정과, 상기 실리콘 산화막 표면을 질화성 라디칼 종, 질화성 여기활성종, 질화성 이온종 등의 질화종으로 폭로하여 개변하는 공정과, 상기 개변된 실리콘 산화막의 표면상에 게이트 전극을 형성하는 공정을 포함하는 것을 특징으로 한다.
여기에서, 상기 질화성 라디칼종은, N 라디칼, N+ 이온 라디칼, N2 라디칼, N2 + 이온 라디칼, NH 라디칼 및 NH+ 이온 라디칼로 이루어지는 그룹 중에서 선택된 적어도 하나의 라디칼인 것이 바람직하다.
또, 상기 질화성 라디칼은, 예를 들어, Ar 과 NH3 의 혼합 가스, Xe 와 N2 의 혼합 가스, Kr 과 N2 의 혼합 가스, Xe 와 NH3 의 혼합 가스, Kr 과 NH3 의 혼합 가스, Ar 과 N2 와 H2 의 혼합 가스, Xe 와 N2 와 H2 의 혼합 가스, 또는 Kr 과 N2 와 H2 의 혼합 가스 중에 형성된 마이크로파 플라즈마에 의해 형성된다.
또, 상기 실리콘 산화막의 표면을 질화성 라디칼로 폭로하여 개변하는 공정은, 600℃ 이상의 포스트어닐을 수반하지 않는 것이 바람직하다.
이와 같이, 본 발명에서는, Nhigh 를 형성하는 질화종의 플라즈마중에서의 생성 효율을 저감시키기 위해, N2 을 대신하여 NH3 가스를 사용하고, Ar/NH3 가스에 의한 라디칼 질화를 실시한다.
또는, Nhigh 를 형성하는 질화종의 플라즈마중에서의 생성 효율을 저감시키 기 위해, Ar 을 대신하여 Xe 또는 Kr 가스를 사용하고, Xe/N2 가스 또는 Kr/N2 가스에 의한 라디칼 질화를 실시한다.
또는, Nhigh 를 형성하는 질화종의 플라즈마중에서의 생성 효율을 저감시키기 위해, N2 을 대신하여 NH3 가스를, Ar 을 대신하여 Xe 가스 또는 Kr 가스를 사용한, Xe/NH3 가스 또는 Kr/NH3 가스에 의한 라디칼 질화를 실시한다.
또는, Nhigh 를 형성하는 질화종의 플라즈마중에서의 생성 효율을 저감시키기 위해, Ar/N2, Xe/N2, 또는 Kr/N2 중에 H2 를 첨가한, Ar/N2/H2, Xe/N2/H2, 또는 Kr/N2/H2 가스에 의한 라디칼 질화를 실시한다.
이들 방법에 의해, Nhigh 의 형성을, 도 7(a)∼7(e) 에 나타내는 바와 같이 격감시킬 수 있다. 여기서, 7(a) 는, N2/Ar 플라즈마를 사용한 경우이고, 7(b) 는, NH3/Ar 플라즈마를 사용한 경우이고, 7(c) 는, N2/Xe 플라즈마를 사용한 경우이고, 7(d) 는, NH3/Xe 플라즈마를 사용한 경우이고, 7(e) 는 Kr/N2 플라즈마를 사용한 경우이다.
도 8 은, 각 가스를 사용하여 질화 시간을 변화시켰을 때, 횡축으로 Si3≡N 의 형성량을, 세로축에 Nhigh 의 형성량을 플롯한 것이다. B 확산 방지에 필요한 Si3≡N 을 형성했을 때에, NH3/Ar, N2/Xe, NH3/Xe, Kr/N2 등의 가스를 사용하면, Ar/N2 보다 Nhigh 의 형성량이 감소하는 것을 나타내고 있다. 이로써, 도 9(a) 및 9(b) 에 나타내는 바와 같이, 계면 근방의 Si3≡N 의 형성량을 저감 (Si3≡N 분포의 테일링이 없음) 시킬 수 있게 된다.
또, O2 어닐에 의한 Si3≡N 분포의 계면측에 대한 확대를 방지하고, 또한 Nhigh 를 완전히 제거할 수 있는, 최저한의 어닐 조건은, 진공 중 또는 불활성 가스 중 500∼600℃ 어닐이다.
이것은, 도 4 에 나타낸 바와 같이, Nhigh 는 500℃ 이상에서 완전히 소멸할 것, 도 10 과 같이, 600℃ 이하의 진공 어닐에서는 Si3≡N 분포의 계면측에 대한 확대가 전혀 없는 것으로부터 결정된다.
또, 다음 공정의 poly-Si 의 CVD 성막 온도는 500∼600℃ 정도가 일반적인 온도이므로, poly-Si 성막의 프리어닐에서 겸함으로써, 포스트어닐 공정을 생략할 수 있다.
단, 이러한 어닐 조건을 이용하기 위해서는, 게이트 절연막에 대한 데미지가 없는 것이 필수이다. 따라서, 전자 온도가 1eV 이하의 플라즈마를 사용할 필요가 있다.
RLSA (래디얼 라인 슬롯 안테나) 를 이용하여 생성한 플라즈마의 경우, Ar 에서는 1eV 이하, Xe 에서는 0.5eV 이하, Kr 에서는 0.7eV 이하의 매우 낮은 전자 온도의 플라즈마를 생성할 수 있다. 도 11 에 나타낸 바와 같이, 평행 평판 전 극에서 생성한 플라즈마에서는 데미지가 크지만, RLSA 로 생성한 플라즈마에서는 데미지가 없고, C-V 곡선의 히스테리시스, 임계치의 시프트 및 리크 전류의 증가 등의 문제는 거의 일어나지 않는다.
따라서, RLSA 를 이용하여, Xe/N2, Kr/N2, Ar/NH3, Xe/NH3, Kr/NH3, Ar/N2/H2, Xe/N2/H2, Kr/N2/H2 가스에서, 플라즈마를 발생시켜서 라디칼 질화를 실시하고, 500∼600℃ 이하의 진공 또는 불활성 가스 중 포스트어닐을 실시하면, Ar/N2 가스의 경우보다 Nhigh 를 형성하는 질화종 Nβ 가 적어져서, 계면의 Si3≡N 형성을 억제할 수 있다. 또, O2 포스트어닐을 실시되지 않아도 되므로, Si3≡N 의 계면측에 대한 확대도 방지할 수 있고, 또한 Nhigh 는 완전히 제거할 수 있다.
또한, RLSA 에서 발생시킨 플라즈마에 한정되지 않고, 그 밖의 방법으로 발생시킨 플라즈마에서도, 전자 온도가 1eV 이하이면 상관없다.
발명의 효과
본 발명에 의하면, Nhigh 를 형성하는 질화종의 플라즈마중에서의 생성 효율을 저감시킴으로써, 계면 근방의 Si3≡N 의 형성량을 저감시키고, NBTI 특성의 열화를 억제할 수 있다.
또, Nhigh 형성량이 저감되기 때문에, 어닐에 의해 Nhigh 가 탈리한 흔적에 형성되는 고정 전하의 생성도 억제할 수 있고, 리크 전류 저감이나 절연 파괴 수명의 저감 등 절연 특성의 향상도 실현된다.
이들에 의해, 실리콘 산화막을 박막화할 수 있게 되어, 초 LSI 의 고성능화가 실현된다.
도면의 간단한 설명
도 1 은 Ar/N2 플라즈마에 의해 1(a) 라디칼 질화된 실리콘 산화막 표면, 1(b) 실리콘 기판을 라디칼 질화하여 형성된 SiN 막표면, 1(c) NO 가스에 의해 열질화된 실리콘 산화막 표면, 1(d) 열 CVD 에서 형성한 Si3N4 막표면의 XPS N1s 코어 레벨 광전자 스펙트럼을 표시한 도면이다.
도 2 는 Ar/N2 플라즈마에 의해 라디칼 질화된 실리콘 산화막 표면에 있어서, HF 에칭을 이용한 XPS 깊이 분석에 의해 얻은, Si3≡N 및 Nhigh 의 깊이 프로파일의 O2 포스트어닐에 의한 변화를 표시한 도면이다.
도 3 은 XPS 깊이 분석에 의해 얻은, Si3≡N 및 Nhigh 의 깊이 프로파일의 피크의 아랫쪽 부분을 확대 표시하고, O2 포스트어닐에 의한 변화를 표시한 도면이다.
도 4 는 Nhigh 형성량의 어닐 온도 의존성을 나타내는 그래프를 표시한 도면이다.
도 5 는 Ar/N2 플라즈마에 의해 라디칼 질화된 실리콘 산화막 표면에 있어서, HF 에칭을 이용한 XPS 깊이 분석에 의해 얻은, 5(a) Si3≡N 및 5(b) Nhigh 의 깊 이 프로파일의 베이스 산화막의 막두께 의존성을 표시한 도면이다.
도 6 은 실리콘 산화막을 Ar/N2 플라즈마에 의해 라디칼 질화될 때에 있어서, Si3≡N 을 형성하는 질화종과, Nhigh 를 형성하는 질화종이 존재하고, 막두께가 얇아지면, Nhigh 를 형성하는 질화종이 먼저 계면 근방에 도달하여, Si3≡N 을 형성하는 모습을 표시하는 반응 모델 도면이다.
도 7 은 Ar/N2, Ar/NH3, Xe/N2, Xe/NH3, Kr/N2 플라즈마에 의해 라디칼 질화된 실리콘 산화막 표면의 XPS N1s 코어 레벨 광전자 스펙트럼을 표시한 도면이다.
도 8 은 도 7 의 Nhigh 가 작아져 있는 것을 정량적으로 나타낸 도면이다.
도 9 는 Ar/N2 및 Xe/N2 플라즈마에 의해 라디칼 질화된 실리콘 산화막 표면에 있어서, HF 에칭을 이용한 XPS 깊이 분석에 의해 얻은, (a) Si3≡N 및 (b) Nhigh 의 깊이 프로파일을 비교한 도면이다.
도 10 은 XPS 깊이 분석에 의해 얻은, Si3≡N 및 Nhigh 의 깊이 프로파일의 피크의 아랫쪽 부분을 확대 표시하고, 진공 600℃ 어닐에 의한 변화를 표시한 도면이다.
도 11 은 평행한 평판에서 발생시킨 플라즈마는 게이트 절연막에 데미지를 주지만, 전자 온도가 낮은 RLSA 에서 발생시킨 플라즈마는, 게이트 절연막에 데미지를 주지 않는 것을 표시한 도면이다.
도 12 는 실시형태 1 에 있어서, RLSA 를 이용한 플라즈마에 의해 라디칼 질 화를 실시하는 장치를 표시한 도면이다.
발명을 실시하기 위한 최선의 형태
(실시형태 1)
본 발명의 실시형태 1 에 관련되는 유전체막형성 공정 및 이러한 유전체막을 사용한 반도체 장치의 제조 공정을 나타낸다.
도 12 에 나타내는 바와 같이, 처리실 (10) 내에서, 처리 기판 (1) 을 시료대 (2) 상에 설치한다. 가열 기구 (3) 에 의해 기판의 온도를 400℃ 로 한다. 처리실 (10) 은 배기 펌프 (11) 에 의해 배기되고, 희가스 회수 장치 (12) 가 접속되어 있다.
마이크로파 발생기 (20) 에 의해 발생된 마이크로파는, 도파관 (21) 을 통해, RLSA (22) 로 유도된다. RLSA (22) 아래에는 유전체판 (23) 이 설치되고 또, 이 바로 밑에 프로세스 가스가 도입되어, 마이크로파에 의해, 전자 온도 1eV 이하의 플라즈마가 발생된다. 이 플라즈마에 의해 생성된 라디칼은, 샤워 플레이트 (24) 를 통해 기판 (1) 의 방향으로 확산하고, 기판 (1) 을 면내 균일하게 질화한다. 샤워 플레이트 (24) 를 사용하지 않고, 프로세스 가스 도입구 (14) 로부터 가스를 도입하여도 Nhigh 저감 효과에 영향은 없다. 프로세스 가스는, Xe/N2, Kr/N2, Ar/NH3, Xe/NH3, Kr/NH3, Ar/N2/H2, Xe/N2/H2, Kr/N2/H2 중 어느 하나의 조합이 사용된다.
기판 (1) 의 가열은 400℃ 이하에서 실시된다. 포스트어닐은 실시되지 않지만, 다음 공정의 poly-Si CVD 로에서, 진공 또는 불활성 가스 중에서, 500∼600℃ 에서 어닐되어, 계속해서 poly-Si 의 성막이 이루어진다. 이 500∼600℃ 의 어닐은 Nhigh 를 완전히 제거하기 위해서 필요한 공정이지만, poly-Si 성막 프리어닐에서 겸함으로써, 공정수를 삭감하고 있다. 만약, poly-Si 이외의 전극을 사용하는 경우에는, 별도 500∼600℃ 의 어닐이 필요하다.
산업상이용가능성
본 발명에 의하면, Nhigh 를 형성하는 질화종의 플라즈마중에서의 생성 효율을 저감시킴으로써, 계면 근방의 Si3≡N 형성량을 저감시키고, NBTI 특성의 열화를 억제할 수 있게 된다. 또, Nhigh 형성량이 저감되기 때문에, 어닐에 의해 Nhigh 가 탈리한 흔적에 형성되는 고정 전하의 생성도 억제할 수 있고, 리크 전류 저감이나 절연 파괴 수명의 저감 등 절연 특성의 향상도 실현된다. 이들에 의해, 본 발명은, 실리콘 산화막을 박막화할 수 있고, 고성능화를 실현할 수 있는 초 LSI 에 적용 가능하다.

Claims (18)

  1. 실리콘 표면상에 형성된 유전체막으로서,
    상기 유전체막 표면의 N 농도가 3원자％ 이상이고, 또한 상기 실리콘 표면과 유전체막 계면에 존재하는 N 농도가 0.1원자％ 이하이고, 또한 막두께가 2㎚ 이하인 것을 특징으로 하는 유전체막.
  2. 실리콘 기판과, 실리콘 기판의 표면상에 형성된 유전체막과, 유전막상에 형성된 전극을 구비한 반도체 장치로서,
    상기 유전체막 표면의 N 농도가 3원자％ 이상이고, 또한 상기 실리콘 표면과 유전체막 계면에 존재하는 N 농도가 O.1원자％ 이하이고, 또한 막두께가 2㎚ 이하인 것을 특징으로 하는 반도체 장치.
  3. 유전체막의 형성 방법으로서,
    실리콘 기판의 표면상에 실리콘 산화막을 형성하는 공정과,
    상기 실리콘 산화막의 표면을 질화성 라디칼종, 질화성 여기활성종, 질화성 이온종 등의 질화종으로 폭로하여 개변하는 공정을 포함하는 것을 특징으로 하는 유전체막의 형성 방법.
  4. 제 3 항에 있어서,
    상기 질화성 라디칼종은, N 라디칼, N+ 이온 라디칼, N2 라디칼, N2 + 이온 라디칼, NH 라디칼, 및 NH+ 이온 라디칼로 이루어지는 그룹 중에서 선택된 적어도 하나의 라디칼인 것을 특징으로 하는 유전체막의 형성 방법.
  5. 제 3 항 또는 제 4 항에 있어서,
    상기 질화성 라디칼은, Ar 과 NH3 의 혼합 가스, Xe 와 N2 의 혼합 가스, Xe 와 NH3 의 혼합가스, Kr 과 N2 의 혼합 가스, Kr 과 NH3 의 혼합 가스, Ar 과 N2 와 H2 의 혼합 가스, Xe 와 N2 와 H2 의 혼합 가스, 또는 Kr 과 N2 와 H2 의 혼합 가스 중에 형성된 마이크로파 플라즈마에 의해 형성되는 것을 특징으로 하는 유전체막의 형성 방법.
  6. 제 3 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 실리콘 산화막 표면을 질화성 라디칼종, 질화성 여기활성종, 질화성 이온종 등의 질화종으로 폭로하여 개변하는 공정은, 600℃ 이상의 포스트어닐을 수반하지 않는 것을 특징으로 하는 유전체막의 형성 방법.
  7. 제 3 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 실리콘 산화막 표면을 질화성 라디칼종, 질화성 여기활성종, 질화성 이 온종 등으로 폭로하여, 개변하는 공정은, 600℃ 이하의 온도에서 실시되고, 또한 500∼600℃ 의 진공중, 또는 N2, Ar, Xe, Kr 등의 불활성 가스 중에서 포스트어닐 되는 것을 특징으로 하는 유전체막의 형성 방법.
  8. 제 3 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 실리콘 산화막 표면을 질화성 라디칼종, 질화성 여기활성종, 질화성 이온종 등으로 폭로하여, 개변하는 공정은, 600℃ 이하의 온도에서 실시되고, 또한 500∼600℃ 의 진공중, 또는 N2, Ar, Xe, Kr 등의 불활성 가스 중에서 포스트어닐이, 다음 공정의 poly-Si 성막의 프리어닐에서 겸하고, 포스트어닐 1 공정을 삭감한 것을 특징으로 하는 유전체막의 형성 방법.
  9. 반도체 장치의 제조 방법으로서,
    실리콘 기판의 표면상에 실리콘 산화막을 형성하는 공정과,
    상기 실리콘 산화막 표면을 질화성 라디칼종, 질화성 여기활성종, 질화성 이온종 등의 질화종에 폭로하여 개변하는 공정과,
    상기 개변된 실리콘 산화막의 표면상에 게이트 전극을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제 9 항에 있어서,
    상기 질화성 라디칼종은, N 라디칼, N+이온 라디칼, N2 라디칼, N2 + 이온 라디칼, NH 라디칼, 및 NH+ 이온 라디칼로 이루어지는 그룹 중에서 선택된 적어도 하나의 라디칼인 것을 특징으로 하는 반도체 장치의 제조 방법.
  11. 제 9 항 또는 제 10 항에 있어서,
    상기 질화성 라디칼은, Ar 과 NH3 의 혼합 가스, Xe 와 N2 의 혼합 가스, Xe 와 NH3 의 혼합가스, Kr 과 N2 의 혼합 가스, Kr 과 NH3 의 혼합 가스, Ar 과 N2 와 H2 의 혼합 가스, Xe 와 N2 와 H2 의 혼합 가스, 또는 Kr 과 N2 와 H2 의 혼합 가스 중에 형성된 마이크로파 플라즈마에 의해 형성되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  12. 제 9 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 실리콘 산화막 표면을 질화성 라디칼종, 질화성 여기활성종, 질화성 이온종 등으로 폭로하여, 개변하는 공정은, 600℃ 이하의 온도에서 실시되고, 또한 600℃ 이상의 포스트어닐을 수반하지 않는 것을 특징으로 하는 반도체 장치의 제조 방법.
  13. 제 9 항 내지 제 12 항 중 어느 한 항에 있어서,
    상기 실리콘 산화막 표면을 질화성 라디칼종, 질화성 여기활성종, 질화성 이온종 등으로 폭로하여, 개변하는 공정은, 600℃ 이하의 온도에서 실시되고, 또한 500∼600℃ 의 진공중, 또는 N2, Ar, Xe, Kr 등의 불활성 가스 중에서 포스트어닐 되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  14. 제 9 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 실리콘 산화막 표면을 질화성 라디칼종, 질화성 여기활성종, 질화성 이온종 등으로 폭로하여, 개변하는 공정은, 600℃ 이하의 온도에서 실시되고, 또한 500∼600℃ 의 진공중, 또는 N2, Ar, Xe, Kr 등의 불활성 가스 중에서 포스트어닐이, 다음 공정의 poly-Si 성막의 프리어닐에서 겸하고, 포스트어닐 1 공정을 삭감한 것을 특징으로 하는 반도체 장치의 제조 방법.
  15. 제 1 항에 있어서,
    상기 플라즈마의 발생 방법이 RLSA (래디얼 라인 슬롯 안테나) 로부터 방사된 마이크로파에 의한 것을 특징으로 하는 유전체막.
  16. 제 2 항에 있어서,
    상기 플라즈마의 발생 방법이 RLSA 로부터 방사된 마이크로파에 의한 것을 특징으로 하는 반도체 장치.
  17. 제 3 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 플라즈마의 발생 방법이 RLSA 로부터 방사된 마이크로파에 의한 것을 특징으로 하는 유전체막의 형성 방법.
  18. 제 9 항 내지 제 14 항 중 어느 한 항에 있어서,
    상기 플라즈마의 발생 방법이 RLSA 로부터 방사된 마이크로파에 의한 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020077015590A 2005-02-01 2006-01-20 유전체막 및 그 형성 방법 KR20070101268A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005025648 2005-02-01
JPJP-P-2005-00025648 2005-02-01
JP2005257946A JP2006245528A (ja) 2005-02-01 2005-09-06 誘電体膜及びその形成方法
JPJP-P-2005-00257946 2005-09-06

Publications (1)

Publication Number Publication Date
KR20070101268A true KR20070101268A (ko) 2007-10-16

Family

ID=36777107

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077015590A KR20070101268A (ko) 2005-02-01 2006-01-20 유전체막 및 그 형성 방법

Country Status (7)

Country Link
US (1) US20080187747A1 (ko)
EP (1) EP1852904A4 (ko)
JP (1) JP2006245528A (ko)
KR (1) KR20070101268A (ko)
CN (1) CN101120437B (ko)
TW (1) TWI411009B (ko)
WO (1) WO2006082718A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5156978B2 (ja) * 2007-12-17 2013-03-06 ルネサスエレクトロニクス株式会社 半導体装置の製造装置および半導体装置の製造方法
JP5276101B2 (ja) * 2008-06-24 2013-08-28 東芝三菱電機産業システム株式会社 窒素ラジカル発生器、窒化処理装置、窒素ラジカルの発生方法および窒化処理方法
US20150118416A1 (en) * 2013-10-31 2015-04-30 Semes Co., Ltd. Substrate treating apparatus and method
CN105140123B (zh) * 2014-05-30 2018-03-06 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
JP2023504743A (ja) * 2019-12-09 2023-02-06 インテグリス・インコーポレーテッド 複数の障壁材料から作製される拡散障壁、並びに関連する物品及び方法
JP2022130124A (ja) * 2021-02-25 2022-09-06 キオクシア株式会社 半導体製造装置および半導体装置の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6399445B1 (en) * 1997-12-18 2002-06-04 Texas Instruments Incorporated Fabrication technique for controlled incorporation of nitrogen in gate dielectric
US6087229A (en) * 1998-03-09 2000-07-11 Lsi Logic Corporation Composite semiconductor gate dielectrics
US6342437B1 (en) * 2000-06-01 2002-01-29 Micron Technology, Inc. Transistor and method of making the same
JP2002151684A (ja) * 2000-11-09 2002-05-24 Nec Corp 半導体装置及びその製造方法
TW557514B (en) * 2001-08-02 2003-10-11 Tokyo Electron Ltd Method for processing a substrate and material for electronic devices
JP4048048B2 (ja) * 2001-12-18 2008-02-13 東京エレクトロン株式会社 基板処理方法
US7018879B2 (en) * 2002-03-20 2006-03-28 Taiwan Semiconductor Manufacturing Co., Ltd. Method of making an ultrathin silicon dioxide gate with improved dielectric properties using NH3 nitridation and post-deposition rapid thermal annealing
US7560396B2 (en) * 2002-03-29 2009-07-14 Tokyo Electron Limited Material for electronic device and process for producing the same
JP4256340B2 (ja) * 2002-05-16 2009-04-22 東京エレクトロン株式会社 基板処理方法
JP2004087865A (ja) * 2002-08-28 2004-03-18 Hitachi Ltd 半導体装置の製造方法
JP2005150285A (ja) * 2003-11-13 2005-06-09 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
EP1852904A4 (en) 2009-11-18
US20080187747A1 (en) 2008-08-07
CN101120437A (zh) 2008-02-06
TWI411009B (zh) 2013-10-01
WO2006082718A1 (ja) 2006-08-10
EP1852904A1 (en) 2007-11-07
TW200636813A (en) 2006-10-16
JP2006245528A (ja) 2006-09-14
CN101120437B (zh) 2010-05-19

Similar Documents

Publication Publication Date Title
US6503846B1 (en) Temperature spike for uniform nitridization of ultra-thin silicon dioxide layers in transistor gates
US6632747B2 (en) Method of ammonia annealing of ultra-thin silicon dioxide layers for uniform nitrogen profile
US6548366B2 (en) Method of two-step annealing of ultra-thin silicon dioxide layers for uniform nitrogen profile
KR100645306B1 (ko) 기판 처리 방법
US8084105B2 (en) Method of depositing boron nitride and boron nitride-derived materials
US6610614B2 (en) Method for uniform nitridization of ultra-thin silicon dioxide layers in transistor gates
KR101058882B1 (ko) 초-저압에서 암모니아를 이용한 급속 열 어닐링을 통한 실리콘 옥시질화물의 질소 프로파일 테일러링
US7923360B2 (en) Method of forming dielectric films
CN1536627A (zh) 半导体装置的制造方法及半导体装置
US7514376B2 (en) Manufacture of semiconductor device having nitridized insulating film
KR20070101268A (ko) 유전체막 및 그 형성 방법
KR100596487B1 (ko) 반도체 장치 및 그 제조 방법
US20050051857A1 (en) Semiconductor device
US6780719B2 (en) Method for annealing ultra-thin, high quality gate oxide layers using oxidizer/hydrogen mixtures
US20040005748A1 (en) Methods of forming a gate insulating layer in an integrated circuit device in which the gate insulating layer is nitrified and then annealed to cure defects caused by the nitridation process
US20070281107A1 (en) Plasma processing method
US8163626B2 (en) Enhancing NAND flash floating gate performance
KR20080035761A (ko) 모스 트랜지스터의 게이트 절연막 형성 방법
JP2004207560A (ja) 半導体装置およびその製造方法
KR100255165B1 (ko) 반도체소자의제조방법
KR101116727B1 (ko) 반도체소자의 절연막 형성방법
Kim et al. Investigation of the Flatband Voltage (V FB) Shift of Al2O3 on N2 Plasma Treated Si Substrate

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E902 Notification of reason for refusal
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20120925

Effective date: 20140324