JP5276101B2 - 窒素ラジカル発生器、窒化処理装置、窒素ラジカルの発生方法および窒化処理方法 - Google Patents

窒素ラジカル発生器、窒化処理装置、窒素ラジカルの発生方法および窒化処理方法 Download PDF

Info

Publication number
JP5276101B2
JP5276101B2 JP2010517617A JP2010517617A JP5276101B2 JP 5276101 B2 JP5276101 B2 JP 5276101B2 JP 2010517617 A JP2010517617 A JP 2010517617A JP 2010517617 A JP2010517617 A JP 2010517617A JP 5276101 B2 JP5276101 B2 JP 5276101B2
Authority
JP
Japan
Prior art keywords
nitrogen
layer
nitriding
radicals
nitrogen radical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010517617A
Other languages
English (en)
Other versions
JPWO2009157060A1 (ja
Inventor
謙資 渡辺
義人 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Mitsubishi Electric Industrial Systems Corp
Original Assignee
Toshiba Mitsubishi Electric Industrial Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Mitsubishi Electric Industrial Systems Corp filed Critical Toshiba Mitsubishi Electric Industrial Systems Corp
Publication of JPWO2009157060A1 publication Critical patent/JPWO2009157060A1/ja
Application granted granted Critical
Publication of JP5276101B2 publication Critical patent/JP5276101B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02296Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67155Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process

Description

本発明は、半導体装置の製造の際に基板の窒化処理に好適に用いられる窒素ラジカル発生器、かかる窒素ラジカル発生器を含む窒化処理装置、窒素ラジカルの発生方法、および窒化処理方法に関する。
CMOSトランジスタなどに用いられるゲート絶縁膜などを構成する窒化物(たとえば、SiON、Si34など)の形成においては、アンモニア(NH3)ガス、窒素(N2)ガスなどの窒素原料ガス中でプラズマを発生させて得られる窒素ラジカルを基板に接触させて、基板の表面層を窒化するプラズマ処理方法が、主として行なわれている(たとえば、特開2001−015507号公報(特許文献1)を参照)。
上記プラズマ処理方法においては、プラズマを発生させるための高周波電源が必要である。また、基板へのプラズマダメージ(プラズマにより電離して生成したイオンが基板に高速で衝突することによって基板に与えるダメージをいう。以下同じ。)を抑制するために、プラズマ発生領域と基板の処理領域との間に隔壁などの設置が必要とされる(たとえば、特開2002−299330号公報(特許文献2)を参照。)。このため、プラズマ処理装置は、反応器の構造が複雑で大型となり、設備費用が増大するという問題があった。
特開2001−015507号公報 特開2002−299330号公報
上記問題点を解決するため、本発明は、プラズマを発生させることなく窒素ラジカルを発生させることができ、構造が簡単で小型化ができる窒素ラジカル発生器、かかる窒素ラジカル発生器を含む窒化処理装置、窒素ラジカルの発生方法、および窒化処理方法を提供することを目的とする。
本発明にかかる窒素ラジカル発生器は、一主面を有するナノシリコン層を含むポリシリコン層と、ポリシリコン層の他の主面上に形成されているシリコン基板電極と、ナノシリコン層の一主面上に形成されている表面電極とを備える。また、ポリシリコン層、シリコン基板電極および表面電極を収納する第1チャンバと、シリコン基板電極に対して表面電極に正の電圧を印加する第1電源と、窒素ガスを第1チャンバ内に流入させるガス流入口と、上記正の電圧を印加した際にナノシリコン層の一主面から放出される電子を上記窒素ガスに接触させて窒素ラジカルを発生させる窒素ラジカル発生空間と、窒素ラジカルを第1チャンバから流出させるラジカル流出口と、を備える。
本発明にかかる窒素ラジカル発生器において、第1電源は、パルス電圧を発生させるパルス電源とすることができる。また、本発明にかかる窒素ラジカル発生器は、第1チャンバ内に収納され表面電極に対向している収束電極と、表面電極に対して収束電極に正の電圧を印加する第2電源と、をさらに備えることができる。
本発明にかかる窒化処理装置は、上記の窒素ラジカル発生器と、窒化処理器とを備える成膜装置である。ここで、窒化処理器は、第2チャンバと、第2チャンバ内に収納されており基板をその上に配置するための基板台と、基板に窒素ラジカルを接触させて基板の表面層を窒化して窒化物層を形成する窒化処理空間と、を備える。
本発明にかかる窒素ラジカルの発生方法は、上記の窒素ラジカル発生器を用いた窒素ラジカルの発生方法であって、一主面を有するナノシリコン層を含むポリシリコン層に電圧を印加して、ナノシリコン層の一主面から電子を放出させる第1ステップと、放出された電子を窒素ガスに接触させて窒素ラジカルを発生させる第2ステップと、を備える。
本発明にかかる窒化処理方法は、上記の窒化処理装置を用いた窒化処理方法であって、一主面を有するナノシリコン層を含むポリシリコン層に電圧を印加して、ナノシリコン層の一主面から電子を放出させる第1ステップと、放出された電子を窒素ガスに接触させて窒素ラジカルを発生させる第2ステップと、窒素ラジカルを基板に接触させて基板の表面層を窒化して窒化物層を形成する第3ステップと、を備える。
本発明によれば、プラズマを発生させることなく窒素ラジカルを発生させることができ、構造が簡単で小型化ができる窒素ラジカル発生器、かかる窒素ラジカル発生器を含む窒化処理装置、窒素ラジカルの発生方法、および窒化処理方法を提供することができる。
本発明にかかる窒素ラジカル発生器の一実施形態を示す概略断面図である。 本発明にかかる窒化処理装置の一実施形態を示す概略断面図である。 本発明における窒化処理方法の一実施形態を示す概略断面図である。ここで、(a)は窒素ラジカルを基板に接触させる様子を示し、(b)は基板の表面層が窒化して窒化物層が生成された様子を示す。
符号の説明
100 窒素ラジカル発生器、101 第1チャンバ、102 シリコン基板電極、103 ポリシリコン層、103n,104m 主面、104 ナノシリコン層、105 表面電極、106 収束電極、107 ガス流入口、108 ラジカル流出口、109 第1電源、110 第2電源、120 電子発生部品、140 窒素ラジカル発生空間、200 窒化処理器、201 第2チャンバ、202 基板台、204 排気口、205 排気ポンプ、230 基板、231 窒化物層、240 窒化処理空間、300 窒化処理装置、E 電子の放出方向、F 窒素ガスの流入方向、Fr 窒素ラジカルの流出方向、V1,V2 電圧。
(実施形態1)
図1を参照して、本発明にかかる窒素ラジカル発生器100の一実施形態は、一主面104mを有するナノシリコン層104を含むポリシリコン層103と、ポリシリコン層103の他の主面103n上に形成されているシリコン基板電極102と、ナノシリコン層104の一主面104m上に形成されている表面電極105とを備える。表面電極105は接地されている。なお、図1において、各部の寸法は実際の寸法に対応するものではない。理解の容易のため、たとえば、要部である電子発生部品120は大きく描かれ、またポリシリコン層103、ナノシリコン層104、表面電極105および収束電極107などは、実際より厚く描かれている。
ここで、シリコン基板電極102は、導電性のシリコン基板とその上に形成されている電極とを含む。導電性のシリコン基板としては、特に制限はなく、たとえば抵抗率が0.02Ω・cm以下の単結晶n型シリコン基板などが用いられる。また、導電性のシリコン基板上に形成されている電極は、導電体であれば特に制限はないが、Al膜、Au膜、Pt膜などの仕事関数の小さな金属膜が好ましい。
また、ポリシリコン層103としては、導電性を有するものであれば特に制限はなく、たとえば抵抗率が0.02Ω・cm以下のn型ポリシリコン層などが用いられる。
また、ナノシリコン層104とは、平均粒径がナノメートルオーダー(たとえば、1〜10nm)の多数のシリコン微結晶がネットワーク状に結合している層をいい、ポリシリコン層103の少なくとも一部を、たとえば陽極酸化などにより多孔質状とし、さらにたとえば急速加熱法などによる酸化処理を行なうことにより得られる。ナノシリコン層104に熱的励起により注入された電子は、ナノシリコン層104にかかる電界によって加速され、ほとんど散乱を受けることなく表面電極105まで進む。表面電極105まで進んだ電子はホットエレクトロンであり、表面電極105をトンネルして放出される。ここで、ナノシリコン層104の厚さは、特に制限はないが、製造しやすさの観点から、0.5〜1.5μmが好ましい。
また、表面電極105は、特に制限はないが、ナノシリコン層104を十分に被覆する観点、およびナノシリコン層104の一主面104mから放出される電子が、表面電極105を通過しやすい観点から、厚さが5〜10nmの金属膜で形成されていることが好ましい。また、上記と同様の観点から、表面電極105は、Al膜、Au膜などの仕事関数の小さな金属膜が好ましい。
また、本実施形態の窒素ラジカル発生器100は、上記シリコン基板電極102に対して表面電極105に正の電圧V1を印加する第1電源109を備える。ここで、第1電源109は、特に制限はないが、電圧印加によるナノシリコン層の劣化を抑制する観点から、パルス電圧を発生させるパルス電源であることが好ましい。
シリコン基板電極102に対して表面電極105に正の電圧V1を印加することにより、シリコン基板電極102と表面電極105との間のポリシリコン層103およびナノシリコン層104に電圧V1が印加され、ナノシリコン層104の一主面104mから電子が放出される。図1の矢印Eは電子の放出方向を示す。ナノシリコン層104の一主面104mから放出された電子は、表面電極105を通過して第1チャンバ101内に到達する。このように、シリコン基板電極102、ポリシリコン層103、ナノシリコン層104および表面電極105は、電圧が印加されることにより電子を発生させるための部品であることから、電子発生部品120とも呼ぶ。かかる電子発生部品120は、低電圧で電子の発生が可能であり、電子の放出の角度分散が少なく、真空度の依存性が少ないなどの特徴を有する。
また、本実施形態の窒素ラジカル発生器100は、ポリシリコン層103、シリコン基板電極102および表面電極105を収納する第1チャンバ101と、窒素ガスを第1チャンバ101内に流入させるガス流入口107と、上記正の電圧V1を印加した際にナノシリコン層104の一主面104mから放出される電子を窒素ガスに接触させて窒素ラジカルを発生させる窒素ラジカル発生空間140と、窒素ラジカルを第1チャンバ101から流出させるラジカル流出口108とを備える。図1において、矢印Fは窒素ガスの流入方向を、矢印Frは窒素ラジカルの流出方向を示す。
ガス流入口107から流入した窒素ガスは、ナノシリコン層104の一主面104m上に形成された表面電極105の上方を通過する。このとき、シリコン基板電極102に対して表面電極105に正の電圧V1を印加した際に一主面104mから放出され表面電極105を通過した電子が、上記窒素ガスに接触して、窒素分子の共有結合を解離させて窒素ラジカルを発生させる。上記のように、本実施形態の窒素ラジカル発生器においては、電子の放出の角度分散が少ないことから、電子が窒素ガスに接触して窒素ラジカルを発生させる窒素ラジカル発生空間140は、通常、ナノシリコン層104の一主面104mの上方の空間、特に直上の空間である。
ここで、窒素分子の共有結合の解離エネルギーが9.76eVであることから、電子が窒素ガスに接触して窒素分子の共有結合を解離させて窒素ラジカルを発生させるためには、電子が9.76eV以上のエネルギーを有していることが必要となる。すなわち、シリコン基板電極102に対して表面電極105に印加する正の電圧V1は、電子に9.76eV以上のエネルギーを与えるのに十分な電圧が必要となる。かかる観点から、表面電極105に印加する正の電圧V1は、表面電極105の仕事関数を差し引いて9.76V以上、たとえば10V以上になる電圧であることが好ましい。たとえば、表面電極105にAu膜を使用する場合、その仕事関数は5.10eVであるから、表面電極105に印加する電圧V1は、14.86V以上、たとえば15V以上が好ましい。
また、本実施形態の窒素ラジカル発生器100においては、上記のように窒素ラジカルの発生の際には第1チャンバ101内の真空度の依存性は少ないが、発生した窒素ラジカルの寿命を長くする観点から、第1チャンバ101内の真空度が高いほうが好ましい。具体的には、第1チャンバ101内の圧力は、10Torr(1333Pa)以下が好ましく、1Torr(133Pa)以下がより好ましい。
上記のように、本実施形態の窒素ラジカル発生器100は、プラズマを発生させることなく窒素ラジカルを発生させることができ、構造が簡単で小型化ができる。
(実施形態2)
図1を参照して、本発明にかかる窒素ラジカル発生器100の他の実施形態は、実施形態1の窒素ラジカル発生器の構造に加えて、第1チャンバ101内に収納され、表面電極105に対向している収束電極106と、表面電極105に対して収束電極106に正の電圧V2を印加する第2電源110と、をさらに備える。
ここで、収束電極106とは、ナノシリコン層104の一主面104mから放出され表面電極105を通過する電子を、収束させるための電極をいう。収束電極106は、金属膜であれば、特に制限はない。第2電源110により表面電極105に対して収束電極106に印加する正の電圧V2は、放出された電子を効果的に収束させる観点から、100V以上が好ましい。
また、収束電極106と表面電極105との距離は、放出された電子を効果的に収束させる観点から、5mm以下が好ましく、窒素ガスを効率よく流入させる観点から1mm以上が好ましい。
また、第2電源110は、特に制限はないが、残存電子を安定して収束させる観点から、定電圧を発生させる電源であることが好ましい。
上記のように、本実施形態の窒素ラジカル発生器100は、プラズマを発生させることなく窒素ラジカルを発生させることができ、構造が簡単で小型化ができる。
(実施形態3)
図1を参照して、本発明にかかる窒素ラジカルの発生方法の一実施形態は、一主面104mを有するナノシリコン層104を含むポリシリコン層103に電圧を印加して、ナノシリコン層104の一主面104mから電子を放出させる第1ステップと、放出された電子を窒素ガスに接触させて窒素ラジカルを発生させる第2ステップと、を備える。
ここで、電子を放出する第1ステップは、具体的には、以下のように行なわれる。すなわち、一主面104mを有するナノシリコン層104を含むポリシリコン層103、ナノシリコン層104の一主面104m上に形成されている表面電極105、およびポリシリコン層103の他の主面103nで構成される電子発生部品120において、第1電源109を用いて、シリコン基板電極102に対して表面電極105に正の電圧V1を印加することにより行なう。ここで、電圧の印加によるナノシリコン層104の劣化を抑制するために、正の電圧V1の印加においては、パルス電圧を印加することが好ましい。
また、窒素ラジカルを発生させる第2ステップは、具体的には、以下のように行なわれる。すなわち、上記第1ステップによりナノシリコン層104の一主面104mから放出され、表面電極105を通過した電子を、ガス流入口107から流入した窒素ガスに接触させることにより行なう。図1において、矢印Fは窒素ガスの流入方向を、矢印Frは窒素ラジカルの流出方向を示す。
ここで、窒素分子の共有結合の解離エネルギーが9.76eVであることから、電子が窒素ガスに接触して窒素分子の共有結合を解離させて窒素ラジカルを発生させるためには、電子が9.76eV以上のエネルギーを有していることが必要となる。すなわち、シリコン基板電極102に対して表面電極105に印加する正の電圧V1は、電子に9.76eV以上のエネルギーを与えるのに十分な電圧が必要となる。かかる観点から、表面電極105に印加する正の電圧V1は、表面電極105の仕事関数を差し引いて9.76V以上、たとえば10V以上になる電圧であることが好ましい。たとえば、表面電極105にAu膜を使用する場合、その仕事関数は5.10eVであるから、表面電極105に印加する電圧V1は、14.86V以上、たとえば15V以上が好ましい。
また、本実施形態の窒素ラジカルの発生方法においては、電子の放出の角度分散が少ないことから、電子が窒素ガスに接触して窒素ラジカルを発生させる窒素ラジカル発生空間140は、通常、ナノシリコン層104の一主面104mの上方の空間、特に直上の空間である。
(実施形態4)
図2および図3を参照して、本発明にかかる窒化処理装置300の一実施形態は、実施形態1または2の窒素ラジカル発生器100と、窒化処理器200と、を備える。ここで、窒化処理器200は、第2チャンバ201と、第2チャンバ201内に収納されており基板230をその上に配置するための基板台202と、基板230に窒素ラジカルを接触させて基板230の表面層を窒化して窒化物層231を形成する窒化処理空間240と、を備える。また、窒素ラジカル発生器100の窒素ラジカル発生空間140で発生した窒素ラジカルが、ラジカル流出口108を通って、窒化処理器200の第2チャンバ201内に収納された基板230に接触するように、窒素ラジカル発生器100と窒化処理器200とが接続されている。また、第2チャンバ201内を減圧排気または真空排気するための排気口204および排気ポンプ205が配置されている。なお、図2において、Eは電子の放出方向を、Fは窒素ガスの流入方向を、Frは窒素ラジカルの流出方向を示す。
図2および図3を参照して、本実施形態の窒化処理装置300においては、窒素ラジカル発生器100で発生した窒素ラジカルが基板230に接触することにより、基板230の表面層が窒化して窒化物層231が形成される。たとえば、窒素ラジカルをSiO2基板(基板230)に接触させることにより、SiO2基板の表面層が窒化してSiON層(窒化物層)が形成される。
また、本実施形態の窒化処理装置300の窒化処理器200においては、発生した窒素ラジカルの寿命を長くする観点から、第2チャンバ201内の真空度が高いほうが好ましい。具体的には、第2チャンバ201内の圧力は、10Torr(1333Pa)以下が好ましく、1Torr(133Pa)以下がより好ましい。
ここで、窒素ラジカルの1種である原子状の窒素ラジカルに注目すると、真空度が10Torr(1333Pa)の空間中における原子状の窒素ラジカルの減衰は、その初期濃度が1.0×1015cm-3のとき、1秒後には1/100となる。たとえば、第2のチャンバ201のチャンバ径が300mm、窒素ガス流量が1SLM(1分間に標準状態で1リットルの気体が流れることを示す流量の単位)の場合、原子状の窒素ラジカルの減衰を考慮して、窒素ラジカル発生空間140と基板230の表面との距離は、20〜30mm程度に設定される。
上記のように、本実施形態の窒化処理装置300は、その装置における窒素ラジカル発生器100は、プラズマを発生させることなく窒素ラジカルを発生させることができ、構造が簡単で小型化ができるとともに、プラズマダメージを与えることなく基板の表面層を窒化処理することができる。
(実施形態5)
図2および図3を参照して、本発明にかかる窒化処理方法の一実施形態は、一主面104mを有するナノシリコン層104を含むポリシリコン層103に電圧を印加して、ナノシリコン層104の一主面104mから電子を放出させる第1ステップと、放出された電子を窒素ガスに接触させて窒素ラジカルを発生させる第2ステップと、窒素ラジカルを基板230に接触させて基板230の表面層を窒化して窒化物層231を形成する第3ステップと、を備える。
本実施形態の第1および第2ステップは、それぞれ実施形態3の第1および第2ステップと同様である。本実施形態の第3ステップは、具体的には、以下のように行なわれる。すなわち、図2を参照して、第2ステップで発生させた窒素ラジカルを、ラジカル流出口108を通して、第2チャンバ201内に流入させる。図2において、Eは電子の放出方向を、Fは窒素ガスの流入方向を、Frは窒素ラジカルの流出方向を示す。図2および図3を参照して、第2チャンバ201に流入した窒素ラジカルを基板230に接触させて、基板230の表面層を窒化させて窒化物層231を形成する。たとえば、窒素ラジカルをSiO2基板(基板230)に接触させることにより、SiO2基板の表面層を窒化してSiON層(窒化物層)が形成する。ここで、第3ステップは、窒素ラジカルの寿命を長くして効率的な窒化処理を図る観点から、第2チャンバ201内の圧力が好ましくは10Torr(1333Pa)以下、より好ましくは1Torr(133Pa)以下で行なう。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

Claims (6)

  1. 一主面を有するナノシリコン層を含むポリシリコン層と、前記ポリシリコン層の他の主面上に形成されているシリコン基板電極と、前記ナノシリコン層の前記一主面上に形成されている表面電極と
    前記ポリシリコン層、前記シリコン基板電極および前記表面電極を収納する第1チャンバと
    前記シリコン基板電極に対して前記表面電極に正の電圧を印加する第1電源と
    窒素ガスを前記第1チャンバ内に流入させるガス流入口と、前記正の電圧を印加した際に前記ナノシリコン層の前記一主面から放出される電子を前記窒素ガスに接触させて窒素ラジカルを発生させる窒素ラジカル発生空間と、前記窒素ラジカルを前記第1チャンバから流出させるラジカル流出口と、を備える窒素ラジカル発生器。
  2. 前記第1電源は、パルス電圧を発生させるパルス電源である請求項1に記載の窒素ラジカル発生器。
  3. 前記第1チャンバ内に収納され、前記表面電極に対向している収束電極と
    前記表面電極に対して前記収束電極に正の電圧を印加する第2電源と、をさらに備える請求項1に記載の窒素ラジカル発生器。
  4. 請求項1から請求項3のいずれかの窒素ラジカル発生器と、窒化処理器とを備える窒化処理装置であって、
    前記窒化処理器は、第2チャンバと、前記第2チャンバ内に収納されており基板をその上に配置するための基板台と、前記基板に前記窒素ラジカルを接触させて前記基板の表面層を窒化して窒化物層を形成する窒化処理空間と、を備える窒化処理装置。
  5. 請求項1から請求項3のいずれかの窒素ラジカル発生器を用いた窒素ラジカルの発生方法であって、
    一主面を有する前記ナノシリコン層を含む前記ポリシリコン層に電圧を印加して、前記ナノシリコン層の前記一主面か前記電子を放出させる第1ステップと、
    放出された前記電子を前記窒素ガスに接触させて前記窒素ラジカルを発生させる第2ステップと、を備える窒素ラジカルの発生方法。
  6. 請求項4の窒化処理装置を用いた窒化処理方法であって、
    前記一主面を有する前記ナノシリコン層を含む前記ポリシリコン層に電圧を印加して、前記ナノシリコン層の前記一主面か前記電子を放出させる第1ステップと、
    放出された前記電子を前記窒素ガスに接触させて前記窒素ラジカルを発生させる第2ステップと、
    前記窒素ラジカルを前記板に接触させて前記基板の表面層を窒化して窒化物層を形成する第3ステップと、を備える窒化処理方法。
JP2010517617A 2008-06-24 2008-06-24 窒素ラジカル発生器、窒化処理装置、窒素ラジカルの発生方法および窒化処理方法 Expired - Fee Related JP5276101B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2008/061483 WO2009157060A1 (ja) 2008-06-24 2008-06-24 窒素ラジカル発生器、窒化処理装置、窒素ラジカルの発生方法および窒化処理方法

Publications (2)

Publication Number Publication Date
JPWO2009157060A1 JPWO2009157060A1 (ja) 2011-12-01
JP5276101B2 true JP5276101B2 (ja) 2013-08-28

Family

ID=41444138

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010517617A Expired - Fee Related JP5276101B2 (ja) 2008-06-24 2008-06-24 窒素ラジカル発生器、窒化処理装置、窒素ラジカルの発生方法および窒化処理方法

Country Status (3)

Country Link
JP (1) JP5276101B2 (ja)
CN (1) CN102067291B (ja)
WO (1) WO2009157060A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09279339A (ja) * 1996-04-11 1997-10-28 Sony Corp スパッタ装置
JP2003086576A (ja) * 2001-09-11 2003-03-20 Hitachi Kokusai Electric Inc 基板処理装置
JP2003183839A (ja) * 2001-12-13 2003-07-03 Tadahiro Omi 基板処理方法および基板処理装置
JP2007095604A (ja) * 2005-09-30 2007-04-12 Univ Nagoya 透明導電膜の製造方法及び透明導電膜
JP2008095131A (ja) * 2006-10-06 2008-04-24 Ngk Insulators Ltd 表面改質装置
JP2009004157A (ja) * 2007-06-20 2009-01-08 Univ Nagoya プラズマ発生装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5980999A (en) * 1995-08-24 1999-11-09 Nagoya University Method of manufacturing thin film and method for performing precise working by radical control and apparatus for carrying out such methods
JP3062589B2 (ja) * 1995-08-24 2000-07-10 名古屋大学長 ラジカル制御による薄膜形成方法
JP2001015507A (ja) * 1999-06-30 2001-01-19 Toshiba Corp シリコン酸化窒化膜の形成方法
JP2002246381A (ja) * 2001-02-15 2002-08-30 Anelva Corp Cvd方法
JP2006165093A (ja) * 2004-12-03 2006-06-22 Tokyo Electron Ltd プラズマ処理装置
JP2006245528A (ja) * 2005-02-01 2006-09-14 Tohoku Univ 誘電体膜及びその形成方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09279339A (ja) * 1996-04-11 1997-10-28 Sony Corp スパッタ装置
JP2003086576A (ja) * 2001-09-11 2003-03-20 Hitachi Kokusai Electric Inc 基板処理装置
JP2003183839A (ja) * 2001-12-13 2003-07-03 Tadahiro Omi 基板処理方法および基板処理装置
JP2007095604A (ja) * 2005-09-30 2007-04-12 Univ Nagoya 透明導電膜の製造方法及び透明導電膜
JP2008095131A (ja) * 2006-10-06 2008-04-24 Ngk Insulators Ltd 表面改質装置
JP2009004157A (ja) * 2007-06-20 2009-01-08 Univ Nagoya プラズマ発生装置

Also Published As

Publication number Publication date
JPWO2009157060A1 (ja) 2011-12-01
WO2009157060A1 (ja) 2009-12-30
CN102067291B (zh) 2013-05-08
CN102067291A (zh) 2011-05-18

Similar Documents

Publication Publication Date Title
JP5158084B2 (ja) 誘電体バリア放電ガスの生成装置
KR102523592B1 (ko) 저 증기압 에어로졸-보조 cvd
JP6759004B2 (ja) 被処理体を処理する方法
Stoffels et al. Plasma chemistry and surface processes of negative ions
JP5024667B2 (ja) ラジカル発生装置
JP2004257873A (ja) 試料ガスのイオン化方法およびイオン化装置
Efremov et al. A comparative study of plasma parameters and gas phase compositions in Cl2 and HCl direct current glow discharges
JP5276101B2 (ja) 窒素ラジカル発生器、窒化処理装置、窒素ラジカルの発生方法および窒化処理方法
TWI584358B (zh) 無電鍍銅沉積
TWI227522B (en) Method for dry etching a semiconductor wafer
JP6963264B2 (ja) 窒化膜成膜方法
TW201237217A (en) Apparatus and method for removal of surface oxides via fluxless technique involving electron attachment
JP2009194194A (ja) プラズマ処理方法
CN105895649B (zh) 一种通过改变sab膜质降低cis器件噪声的方法
JP2005252031A (ja) プラズマ窒化方法
Hayakawa et al. Analysis of nitrogen plasma generated by a pulsed plasma system near atmospheric pressure
JPH05243160A (ja) 半導体デバイス製造用プラズマcvd装置
JP3489334B2 (ja) 半導体装置の酸化膜形成方法および酸化膜形成装置
JP4747557B2 (ja) 電子線照射装置およびイオン発生装置
US20150179451A1 (en) Method for processing graphene, method for producing graphene nanoribbons, and graphene nanoribbons
JP4483395B2 (ja) イオン発生装置
JP4621345B2 (ja) プラズマcvd装置
JP2001176870A (ja) 窒化膜形成方法
JP5156978B2 (ja) 半導体装置の製造装置および半導体装置の製造方法
JP4701674B2 (ja) 電子線照射処理方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130205

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130402

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130516

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees