JP3489334B2 - 半導体装置の酸化膜形成方法および酸化膜形成装置 - Google Patents

半導体装置の酸化膜形成方法および酸化膜形成装置

Info

Publication number
JP3489334B2
JP3489334B2 JP13237696A JP13237696A JP3489334B2 JP 3489334 B2 JP3489334 B2 JP 3489334B2 JP 13237696 A JP13237696 A JP 13237696A JP 13237696 A JP13237696 A JP 13237696A JP 3489334 B2 JP3489334 B2 JP 3489334B2
Authority
JP
Japan
Prior art keywords
oxide film
oxygen
semiconductor device
chamber
high voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP13237696A
Other languages
English (en)
Other versions
JPH09321040A (ja
Inventor
健一 濱崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP13237696A priority Critical patent/JP3489334B2/ja
Priority to US08/862,359 priority patent/US6140250A/en
Publication of JPH09321040A publication Critical patent/JPH09321040A/ja
Priority to US09/675,235 priority patent/US6564743B1/en
Application granted granted Critical
Publication of JP3489334B2 publication Critical patent/JP3489334B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314Inorganic layers
    • H01L21/316Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の酸化
膜形成方法および酸化膜形成装置に関し、とりわけ半導
体装置の酸化膜形成方法および酸化膜形成装置に関する
ものである。
【0002】
【従来の技術】ヴァリュアブルキャパシタ等の製造工程
にあっては、シリコン基板上に薄いシリコン単結晶層で
あるシリコンエピタキシャル層を成長させ、積層させ
る。こうしたシリコンエピタキシャル層では、膜厚と膜
質が極めて重要となるが、従来こうした特性の検査は、
不純物濃度測定により為されている。
【0003】エピタキシャル層不純物濃度測定は、表面
に酸化膜を形成させて行う。形成された酸化膜に、測定
装置の水銀プローブの水銀をコンタクトさせると、酸化
膜が欠乏層を形成してショトキーダイオードが形成され
る。このショトキーダイオードの特性値を測定すること
によって、エピタキシャル層不純物濃度測定が為される
ものである。
【0004】したがって、エピタキシャル層不純物濃度
測定の前処理として酸化膜を形成させる必要がある。そ
して濃度測定の原理上、この酸化膜の膜厚は少なくとも
15オングストローム、好ましくは20オングストロー
ム程度が必要とされる。
【0005】従来、ウエーハ上に酸化膜を形成させる方
法として、過酸化水素水中でウエーハをボイルするもの
があったが、この方法によって得られる酸化膜の膜厚は
高々10オングストローム程度が限界であり、これ以上
の膜厚の形成は困難であった。
【0006】そこで前記工程に加えて、約1時間半程
度、窒素ガスのブローをかける処理によって約5オング
ストローム前後を追加形成させる方法が適用されたが、
過酸化水素水ボイルによる10オングストロームの膜厚
を加えて合計で約15オングストロームの酸化膜を形成
する時間として、通常で2時間、最大で約3時間もの長
時間を要する上、酸化膜形成過程に安定性を欠き、再現
性にも劣るといった問題があった。しかも全体の膜厚は
15オングストローム前後にとどまり、これ以上の膜厚
を得るのが困難といった問題があった。したがって、こ
の酸化膜形成方法も適切ではなかった。
【0007】さらに、拡散炉によりウエーハを高温度で
酸化させる熱酸化方式は、形成すべき酸化膜が薄膜にな
ると、大気の巻き込み等により膜の均一性に問題が生じ
る。その上、膜厚においても必ずしも所望の範囲が得ら
れるものではなかった。
【0008】そこで、気体放電による酸化膜形成方法お
よび酸化膜形成装置が開発された。このような従来の酸
化膜形成方法および酸化膜形成装置として、例えば放電
により発生するオゾンの酸化作用を利用するものが知ら
れている。(例えば特開平4―39931号公報あるい
は特開平7―033405号公報で開示されている。)
これらの技術は、気体中に設けた電極に交流高電圧を印
加して気体放電を発生させることにより、オゾンを発生
させる原理的構成をとっている。
【0009】すなわち、気体中に設けた電極に印加する
交流高電圧を増加させて強い電場を形成させると、電子
なだれの発生が急増し、その空間電荷の遮蔽作用で電離
が一時止まり、やがて再び電子なだれが発生し、このよ
うにして小さな間歇放電であるコロナ放電状態となる。
こうしたコロナ放電や、あるいは電極面への絶縁物敷設
によりコロナを抑制した無声放電によって、オゾンを大
量発生させ、このオゾンの酸化作用を利用してシリコン
ウエーハを酸化し、酸化膜を形成していた。
【0010】ところで前記のようなコロナ放電や無声放
電の発生する状態から、投入電力をさらに増加させて電
場をさらに強くすると、放電領域が電極表面の特定部分
に限定されるとともに、発光強度が強くなって、アーク
放電に転移する。その結果、電力は電極の加熱に消費さ
れることになり、オゾンの発生には寄与しなくなる。し
たがって、前記のような従来のオゾンの酸化作用に基づ
く構成では、コロナ放電や無声放電の発生が開始される
状態から、アーク放電に転移する状態にいたるまでの範
囲内に、オゾン酸化による酸化膜形成の操業条件を設定
する構成となっている。
【0011】
【発明が解決しようとする課題】ところが、前記のよう
なコロナ放電や無声放電の発生するオゾンの酸化作用に
基づく構成により形成されるシリコン酸化膜は、15オ
ングストローム以上の膜厚の酸化膜を形成させるのが困
難であり、しかも所定の膜厚形成に要する時間が非常に
長いという欠点がある。さらに、酸化膜形成プロセスが
安定性に問題を有し、酸化膜形成の再現性に劣るといっ
た不具合いもあった。
【0012】本発明は従来技術の前記のような課題や欠
点を解決するためなされたもので、その目的は濃度測定
前処理時間の短縮が可能であり、しかも工程が安定して
酸化膜形成の再現性にすぐれる、半導体装置の酸化膜形
成方法および酸化膜形成装置を提供することにある。
【0013】
【課題を解決するための手段】本発明に先だって発明者
は、シリコンウエーハ表面の酸化膜形成過程のメカニズ
ムについて考察したところ、酸化膜形成は、シリコン基
板のシリコン原子がすでに形成された酸化シリコン膜を
通して移動して酸化シリコン膜の表面で進行するのでは
なく、酸素がすでに形成された酸化シリコン膜中を濃度
勾配にしたがって拡散し、シリコン〜酸化シリコン界面
(Si―SiO2 界面)で反応することにより酸化膜形
成が進行するものと解釈された。ここで、Si―SiO
2 界面ではSiは化学量論的に過剰な状態にあると推定
できる。
【0014】ところで、単結晶の酸化シリコン(水晶)
の抵抗率が1022Ωcmと高い値であるのに比して、ウ
エーハ上に形成された酸化シリコン膜の抵抗率は1016
Ωcm程度にすぎない。これは、ウエーハ上に形成され
た酸化シリコン膜の結合度および稠密度が比較的低いこ
とを示すものであり、原子の移動通過が容易な程度に空
隙が存在することを示している。
【0015】したがって、オゾンを用いる従来の構成で
は、オゾンがこの酸化膜中の空隙を順に通過することで
界面に達し、界面においてオゾンが分解されて酸素分子
と発生期の酸素が生じ、この発生期の酸素が界面のシリ
コンを酸化させて酸化シリコン膜(SiO2 )となり、
この新しく形成された酸化シリコン膜が加わって酸化シ
リコン膜厚が増加するものと考察できる。したがって、
酸化シリコン膜厚の増加にともない、界面は徐々にウエ
ーハ内部方向に移動する。
【0016】ところで、オゾンはミクロ的には大寸法で
あるから、酸化シリコン膜厚が増加するにつれ、通過す
べき空隙が深くなり(あるいは空隙の階層が多くな
り)、通過が容易でなくなる。すなわち、膜厚の増加に
つれて酸化シリコン膜中を拡散する際の抵抗(膜拡散抵
抗)が増大し、これによってオゾンの拡散が阻止されて
界面に至らず、形成膜厚に限界(例えば15オングスト
ローム程度の限界)が生じるものと考察される。
【0017】あるいは、界面においてオゾンから生成し
た酸素分子は、本来であれば酸化膜表面まで再拡散して
膜から放出されるのであるが、前記境膜拡散抵抗が増大
するにつれ、酸素分子の放出も減少し、よって酸素分子
が界面近傍や酸化膜内に残留して分圧を高め、この分圧
によりオゾンの境膜表面から界面への拡散が阻害される
ことで、形成膜厚に限界が生じるものとも考察できる。
【0018】そこで発明者は、シリコンと反応する酸素
原子あるいは酸素分子の最適の形態について、従来のオ
ゾン(発生期の酸素を酸化剤として用いる)に代わり、
酸素イオン(一価あるいは二価の負イオン)に着目し
た。すなわち、酸素イオンは、オゾンに比してミクロ的
に寸法が小さいから、膜厚が深くなっても膜拡散抵抗が
増大せず、よって酸素イオンが容易に酸化膜勾配中を移
動してSi―SiO2 界面に至ることが可能になる。こ
のうち例えば一価の酸素イオンは、界面においてシリコ
ンから電子を奪って正荷電のシリコンにするとともに、
自身は二価の負のイオンとなり、この正荷電のシリコン
と反応して酸化シリコン膜を形成すると考察できる。し
たがって、イオン反応による酸化膜形成方法が好適と考
察できる。
【0019】さらに、オゾン生成よりも主として酸素イ
オンの生成が容易な構成の、酸化膜形成装置が好適と考
察される。
【0020】前記目的を達成するため本発明に係る半導
体装置の酸化膜形成方法は、酸素イオンを半導体基板面
に接触させて薄膜の酸化膜を前記半導体基板面に形成さ
せることを特徴とする。この方法によれば、酸素イオン
にかかる拡散抵抗が小さいことにより、界面への拡散が
容易になり、膜厚増加がなされる。
【0021】とりわけ、前記酸素イオンが、負極性の直
流高電圧に基づき形成された電場内に気体酸素を導入し
てイオン化させることにより生成される構成の酸化膜形
成方法であれば、オゾン発生を殆ど伴わずに気体酸素が
イオン化される。
【0022】さらに前記酸素イオンが、気体酸素を負極
性の直流高電圧が印加された電極に当ててイオン化させ
ることにより生成される構成の酸化膜形成方法の場合
は、気体酸素のイオン化がとりわけ効率的になされる。
【0023】また、前記目的を達成するため本発明に係
る半導体装置の酸化膜形成装置は、負極性の直流高電圧
を発生させる高電圧源と、一方の電極に前記負極性の直
流高電圧が印加され、空間部を隔てて配設された一対の
電極と、気体酸素が流される、前記電極と直角方向の上
流から前記空間部を経て下流に向かい形成された流路チ
ャネルと、前記流路チャネルの上流側から気体酸素を供
給する酸素源と、前記流路チャネル下流側に配設され、
半導体基板を、前記電極間を経た気体酸素により曝され
る位置に載置可能な基板台とを備えて構成される。
【0024】前記構成の装置によれば、高電圧源の発生
させる負極性の直流高電圧が一方の電極に印加された一
対の電極間に強い電場が形成され、この電場を横断して
電極間に設けられた流路チャネルの上流から、酸素源に
よって供給された気体酸素が下流に向かい流れる過程
で、例えば電子なだれで生じ、電場で加速された電子が
気体酸素に衝突すると、酸素イオンが形成され、流路チ
ャネル下流に配設された基板台上に載置された半導体基
板が、この酸素イオンによって曝され、イオン反応によ
り酸化膜が半導体基板面に形成される。
【0025】さらに、前記の少なくとも一対の電極と、
流路チャネルと、基板台がチャンバー内に格納された構
成である場合は、酸素イオンが空気中の分子等と結合す
るのが抑制され、酸素イオンが半導体基板上に効率的に
接触する。
【0026】また、前記チャンバーは閉じた構造であ
り、かつ前記チャンバー内の圧力が大気圧以上に加圧さ
れた構成である場合は、チャンバー内の酸素圧力および
酸素イオン圧力が高くなり、気体酸素のイオン化ならび
に酸素イオンによるイオン反応が促進される。
【0027】あるいは、閉じた構造の前記チャンバー内
の圧力が大気圧以下に減圧された構成である場合は、チ
ャンバー内の空気中の分子等が減少する結果、こうした
分子巻き込み機会が少なくなり、酸化膜の膜質が向上す
る。
【0028】
【発明の実施の形態】以下、この発明の実施の形態を添
付図面に基づいて説明する。図1は本発明に係る半導体
装置の酸化膜形成装置の一実施形態を説明する断面模式
図である。図1に示されるように、本発明に係る半導体
装置の酸化膜形成装置1は、中空半球状で内部の圧力P
が大気圧とされたチャンバー7の上端に、一対の電極
2、3が空間部4を隔てて配設され、一方の電極2に
は、負極性の直流高電圧を発生させる高電圧源からの負
極性の直流高電圧Vが印加され、他方の電極3は接地さ
れている。これによって、電極2、3間の空間部4内
に、電位勾配を有する電場が電極を結ぶ方向に形成され
ている。
【0029】さらに電極2、3と直角方向の上流から、
空間部4を経て下流に向かい流路チャネル5が形成さ
れ、この流路チャネル5の上流側から酸素源によって気
体酸素12が供給される。気体酸素12の流量は4〜5
リットル/分程度が好ましく、気体酸素12は空間部4
を経て下流に流される。流路チャネル5の下流側には、
半導体基板15が載置可能な基板台6が配設されてい
る。そして、これら一対の電極2、3と、流路チャネル
5と、基板台6がチャンバー7内に格納される。
【0030】前記において、電極2、3、あるいは空間
部4から半導体基板15に至る距離が、電極2〜3間の
寸法、あるいは空間部4寸法の15〜20倍の範囲とな
るよう、基板台6の位置が設定されることが好ましい。
【0031】また、電極2、3は図1に示されるよう
に、流路チャネル5内に突出させない構成の他にも、図
2に示されるように、電極2A、3Aの先端を流路チャ
ネル5内に突出させる構成も可能である。
【0032】電極の好ましい形状は、図3にその斜視図
が示されるような、先端が尖った構造の電極2Bの他、
図4に示されるような、先端に複数個の尖部が設けられ
電極2Cや、図5に示されるような、先端が小面積の平
坦部分を構成する板形状の電極2Dも適用可能である。
【0033】チャンバー7内の圧力Pは、図1に示され
る構成では下端が大気圧に開放されていて、1気圧であ
る。このほか、チャンバーを加圧可能な閉じた構造と
し、例えば上限が5atm程度の加圧下で酸素イオン化
および酸化膜形成プロセスを進行させることもできる。
【0034】あるいは逆に、チャンバーを減圧可能な閉
じた構造とし、例えば下限が0.1atm程度の減圧下
で酸素イオン化および酸化膜形成プロセスを進行させる
こともできる。
【0035】つぎに動作を説明する。まず酸化膜16を
形成すべき半導体基板15を、基板台6上に載置する。
これにより半導体基板15は、空間部4を経た酸素イオ
ン13に曝される位置に置かれる。さらに電極2、3に
直角方向から、気体酸素12を流路チャネル5に供給し
て、気体酸素12が空間部4を通過する状態とする。
【0036】つぎに電極2に印加される負電圧をさらに
低くすると、電流が増加する。これは一度、電離によっ
て生じた電子が電場によって加速され、十分な運動エネ
ルギーが付与されて他の分子に衝突して、この分子を電
離することによる。1個の分子が電離するたびに、電子
が1個生成されて増加するが、これらの電子が次々と衝
突電離で多数の新しい電子とイオンを生じ、いわゆる電
子なだれが発生する。
【0037】こうして生じたイオンは気体分子に衝突し
て電子を出し、電場が十分に強ければ、さらにこの電子
が電場によって加速され他の分子に衝突し、分子が電離
して電子を生成して、他の電子なだれを発生させる。こ
のように、主として電子なだれにより生成される多数の
電子のうちの高エネルギーのものは、電子なだれの再生
成と維持に費やされ、他の比較的低エネルギーの電子は
酸素分子に付着して、負の一価あるいは二価の酸素イオ
ンになると考えられる。
【0038】ここで電場が所定の強度以下であると、す
なわち負の高電圧が所定電圧よりも高い(すなわち正側
にずれる)と、イオン化に必要なエネルギーが供給され
ず、反応が進行しない。
【0039】一方、電場が所定の強度以上であると、す
なわち負の高電圧が所定電圧よりも低い(さらに負側に
ずれる)と、エネルギーはイオン化に要するもの以上が
与えられる結果、電子なだれの発生が急増し、前記従来
技術で述べたように、コロナ放電や無声放電が発生して
オゾンが発生するという好ましくない状態になる。
【0040】そこで本実施形態では、有意な電子なだれ
の発生が開始される状態から始まり、コロナ放電や無声
放電が発生する以前までの範囲内に、主として操業条件
を設定する構成としている。すなわち、負の直流高電圧
Vを調節して、電場を適切な強度範囲とすることによっ
て、酸素イオン生成が高効率になされる条件を具現でき
る。
【0041】本発明の装置で実施可能な負の直流高電圧
Vは、−3KV〜−15KVの範囲である。また、好ま
しい負の直流高電圧Vの範囲は、−5KV〜−12KV
である。さらに、最も好ましい負の直流高電圧Vの範囲
は、−8KV〜−10KVである。また、電流値は0.
1〜20mA程度が好ましい。
【0042】このような操業範囲内では、空間部4内に
形成されている電場によって発生した電子なだれに基づ
く、加速された電子の衝突により気体酸素12がイオン
化され、主として負の一価の酸素イオン13となる。こ
の酸素イオン13はチャンバー7内を下方に移動して、
やがて電極2、3から所定の距離に置かれた半導体基板
15(ウエーハ)と接触する。酸素イオン13は結合性
が高くなっているため、半導体基板15上でシリコンと
結合して酸化シリコン膜(SiO2 )16が形成され
る。
【0043】ところで、図2に示されるように電極2
A、3Aが空間部4内に突出した構成の際は、気体酸素
12のうちで直接、電極2Aに衝突した分は、電極面上
でエネルギーを得てイオン化される。この電極への接触
によるイオン化は、効率にすぐれる一方で、高エネルギ
ーが直接作用するため、オゾンが生成されることがあ
り、よってオゾン生成を抑えて酸素イオン生成を促進さ
せる操業条件の最適化が必要になる。
【0044】酸素イオン13は、電極2、3から遠ざか
るにしたがって結合性が高くなる。従って、本発明の装
置は、前記のように電極2、3、あるいは空間部4から
半導体基板15に至る距離が所定距離だけ離れるよう基
板台6を設定をして、結合性の高くなった酸素イオン1
3中に半導体基板15を置く構成とすることが好まし
い。
【0045】チャンバー7は、気体酸素12や酸素イオ
ン13が空気中の分子、および周囲の物体と結合するの
を抑制して、酸素イオン13を半導体基板15に集中さ
せるための隔離手段であり、これによって厚い膜厚形成
の環境を整える。
【0046】チャンバー7を閉じた構造として、チャン
バー7内の圧力Pを大気圧以上に加圧する構成では、加
圧にともないチャンバー7内の酸素圧力が高くなり、気
体酸素12のイオン化が促進される。さらに、酸素イオ
ン圧力が高くなることにより、酸素イオン13による酸
化膜形成反応が促進される。
【0047】あるいは、閉じた構造の前記チャンバー7
内の圧力Pを大気圧以下に減圧する構成の場合は、チャ
ンバー7内の空気中の分子等が減少する結果、形成され
る酸化膜上への、こうした分子巻き込み機会が少なくな
り、よって酸化膜16の膜質が向上する。
【0048】本発明に係る酸化膜形成装置の膜形成速度
は、図6に示すように膜形成開始後5分で10オングス
トロームの膜厚が得られ、開始後13分で15オングス
トロームの膜厚が得られる。これは従来の過酸化水素水
ボイルおよび窒素ガスブロー処理による、15オングス
トロームの膜厚形成に要した2時間に比すると約9分の
1の時間と、劇的に短縮することができる。
【0049】さらに、従来の技術では不可能であった2
5オングストローム以上といった厚い膜の形成が、35
分程度という短時間で形成可能になった。また、この膜
厚は、処理時間により任意のものに形成することができ
る。なお、製造現場においてエピタキシャル層不純物濃
度測定に用いる酸化膜の形成に要する時間としては、例
えば15分程度が実用的である。
【0050】つぎに、本発明に係る酸化膜形成装置で形
成された酸化膜を、濃度測定器によって測定した結果と
その評価につき説明する。図7および図8は、濃度別サ
ンプルによる相関性評価を示す。まず図7は、濃度の異
なる3種のウエーハにつき、本発明に係る酸化膜形成装
置で形成した酸化膜の濃度と、従来法による酸化膜の濃
度を、それぞれ3回ずつ測定した結果の比較図であり、
図8は、図7の測定値の相関性評価図である。
【0051】両図に示されるように、本発明に係る酸化
膜形成装置により形成された酸化膜に基づくエピタキシ
ャル層不純物濃度測定値と、従来の処理により形成され
た酸化膜に基づくエピタキシャル層不純物濃度測定値
は、平均値においても僅少誤差におさまり、また範囲も
所望値におさまり、さらに両測定値には有意な相関があ
ると判定できる。これによって、従来の酸化膜形成方法
を、本発明に係る酸化膜形成方法に置換するに、測定値
上の何等の問題もないことを確認することができる。
【0052】つぎに、本発明に係る酸化膜形成装置によ
り形成された酸化膜の再現性および安定性を、図9〜図
11に基づいて説明する。図9は同一種類(同一品番1
31―3)の合計20サンプルのウエーハについての濃
度測定値であり、1サンプルにつき3回の濃度測定で平
均値Xと範囲Rを得ている。なお図中では一部のサンプ
ル値の表示を省略している。
【0053】さらに図10は、図9の測定値の平均値分
布を示す線図であり、濃度Xの平均値を打点した管理図
(Xバー管理図)である。また図11は、図9の測定値
の範囲分布を示す線図であり、範囲を打点した管理図
(R管理図)である。図9〜図11から明らかなよう
に、範囲Rは0.01以内にあり、これによって本発明
に係る酸化膜形成装置により形成された酸化膜は、優れ
た再現性と安定性を実現していることがわかる。
【0054】なお、本発明の構成においては、前記のよ
うに酸化膜形成速度が速く、しかも厚膜が容易に形成可
能であるから、従来技術で為されていたような、酸化膜
形成時の半導体基板の加熱を必要としないので、装置構
成を簡単にできる。
【0055】また、前記の説明中で考察の部分は、事実
である現象を蓋然性ある論拠により説明したものである
が、理論的に確立されたものではない。したがって、他
の論拠による説明も可能であるものの、それにより本発
明の構成および結果が変わることはない。
【0056】さらに、前記で述べた実施形態は、あくま
でも一例にすぎず、本発明の主旨および構成の範囲内に
おいて他の種々の実施形態が可能であることは論をまた
ない。
【0057】
【発明の効果】本発明に係る半導体装置の酸化膜形成方
法は、酸素イオンを半導体基板面に接触させて、半導体
基板面に薄膜の酸化膜を形成させる構成であるから、酸
素イオンにかかる拡散抵抗が小さいことにより、界面が
より深くなっても界面への酸素イオン拡散が容易であ
り、この結果、形成される酸化膜の膜厚を増加させるこ
とができるという効果を有する。
【0058】 本発明の請求項1に係る半導体装置の酸
化膜形成方法は、負極性の直流高電圧に基づき形成され
た電場内に気体酸素を導入してイオン化させることによ
り、酸素イオンを生成させる構成であるから、ブラシ放
電やコロナ放電およびアーク放電等の火花放電が発生し
ない条件下での操業が容易になり、しかもオゾン発生を
殆ど伴わずに気体酸素をイオン化できる。
【0059】 本発明の請求項2に係る半導体装置の酸
化膜形成方法は、気体酸素を負極性の直流高電圧が印加
された電極に当ててイオン化させることにより酸素イオ
ンを生成させる構成であるから、気体酸素のイオン化が
とりわけ効率的になされる。
【0060】 また、本発明の請求項3に係る半導体装
置の酸化膜形成装置は、負極性の直流高電圧を発生させ
る高電圧源と、一方の電極に負極性の直流高電圧が印加
された一対の電極と、電極間に設けられ、電極と直角方
向の上流から電極間を経て電極と直角方向の下流に至り
形成された気体酸素の流路チャネルと、流路チャネルの
上流から気体酸素を供給する酸素源と、流路チャネル下
流に配設され、半導体基板を、電極間を経た気体酸素に
より曝される位置に載置可能な基板台とを備えて構成す
るものであるから、電極間に強い電場が形成され、この
電場を横断する流路チャネルを気体酸素が流れる過程
で、加速された電子の衝突により酸素イオンが形成さ
れ、基板台上の半導体基板が、この酸素イオンによって
曝される。このイオン反応によって、厚い酸化膜を半導
体基板面に形成できる。
【0061】 さらに、請求項4に係る半導体装置の酸
化膜形成装置は、一対の電極と、流路チャネルと、基板
台をチャンバー内に格納する構成であるから、発生した
酸素イオンが逸散したり、あるいは空気中の分子等と結
合して消費されるのを抑制でき、酸素イオンを半導体基
板上に効率的に接触させることが可能になり、厚い酸化
膜をしかも短時間で形成できる。
【0062】 また、請求項5に係る半導体装置の酸化
膜形成装置は、閉じた構造のチャンバー内の圧力を大気
圧以上に加圧する構成であるから、チャンバー内の酸素
の圧力が高くなり、気体酸素を効率的にイオン化でき
る。さらに、酸素イオン圧力も高くなることにより、酸
素イオンの酸化膜内への拡散を促進でき、さらに界面で
のイオン反応を促進できて、厚い膜厚の酸化膜を短時間
に形成させることができる。
【0063】 また、請求項6に係る半導体装置の酸化
膜形成装置は、閉じた構造のチャンバー内の圧力を大気
圧以下に減圧する構成であるから、チャンバー内の空気
中の分子等が減少し、この結果、酸化膜形成過程でこう
した分子巻き込みの機会を少なくでき、よって酸化膜の
膜質を向上させることが可能になる。
【0064】前記のように、本発明に係る方法および装
置により、酸化膜を再現性よく、安定して形成させるこ
とができ、しかも従来の方法および装置に比して、極め
て短時間で酸化膜形成をなし得るから、よってその産業
上の効果は刮目すべきものがある。
【図面の簡単な説明】
【図1】本発明に係る半導体装置の酸化膜形成装置の一
実施形態を説明する断面模式図である。
【図2】電極の先端を流路チャネル内に突出させた構成
の説明図である。
【図3】本発明に係る半導体装置の酸化膜形成装置に適
用される電極の実施例の斜視図である。
【図4】本発明に係る半導体装置の酸化膜形成装置に適
用される電極の別の実施例の斜視図である。
【図5】本発明に係る半導体装置の酸化膜形成装置に適
用される電極の他の実施例の斜視図である。
【図6】本発明に係る酸化膜形成装置の膜形成速度の例
を示す線図である。
【図7】本発明に係る酸化膜形成装置で形成された酸化
膜と、従来法による酸化膜の濃度測定結果の比較図であ
る。
【図8】図7の測定値の相関性評価図である。
【図9】本発明に係る酸化膜形成装置で形成された酸化
膜の濃度測定値の、再現性および安定性を示す図であ
る。
【図10】図9の測定値の平均値分布を示す線図であ
る。
【図11】図9の測定値の範囲分布を示す線図である。
【符号の説明】
1……半導体装置の酸化膜形成装置、2……電極、3…
電極、4……空間部、5……流路チャネル、6……基板
台、7……チャンバー、12……気体酸素、13……酸
素イオン、15……半導体基板(ウエーハ)、16……
酸化膜、P……チャンバー内圧、V……負の直流高電
圧。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/31 H01L 21/312 H01L 21/314 H01L 21/316 H01L 21/318

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】酸素イオンを半導体基板面に接触させて薄
    膜の酸化膜を前記半導体基板面に形成させる半導体装置
    の酸化膜形成方法において、 前記酸素イオンは、負極性の直流高電圧に基づき形成さ
    れた電場内に気体酸素を導入してイオン化させることに
    より生成されることを特徴とする半導体装置の酸化膜形
    成方法。
  2. 【請求項2】酸素イオンを半導体基板面に接触させて薄
    膜の酸化膜を前記半導体基板面に形成させる半導体装置
    の酸化膜形成方法において、 前記酸素イオンは、気体酸素を負極性の直流高電圧が印
    加された電極に当ててイオン化させることにより生成さ
    れることを特徴とする半導体装置の酸化膜形成方法。
  3. 【請求項3】負極性の直流高電圧を発生させる高電圧源
    と、一方の電極に前記負極性の直流高電圧が印加され、
    空間部を隔てて配設された一対の電極と、気体酸素が流
    される、前記電極と直角方向の上流から前記空間部を経
    て下流に向かい形成された流路チャネルと、前記流路チ
    ャネルの上流側から気体酸素を供給する酸素源と、前記
    流路チャネル下流側に配設され、半導体基板を、前記電
    極間を経た気体酸素により曝される位置に載置可能な基
    板台と、を備えて構成されたことを特徴とする半導体装
    置の酸化膜形成装置。
  4. 【請求項4】前記の少なくとも一対の電極と、流路チャ
    ネルと、基板台がチャンバー内に格納された構成を特徴
    とする請求項記載の半導体装置の酸化膜形成装置。
  5. 【請求項5】前記チャンバーは閉じた構造であり、かつ
    前記チャンバー内の圧力が大気圧以上に加圧された構成
    を特徴とする請求項記載の半導体装置の酸化膜形成装
    置。
  6. 【請求項6】前記チャンバーは閉じた構造であり、かつ
    前記チャンバー内の圧力が大気圧以下に減圧された構成
    を特徴とする請求項記載の半導体装置の酸化膜形成装
    置。
JP13237696A 1996-05-27 1996-05-27 半導体装置の酸化膜形成方法および酸化膜形成装置 Expired - Fee Related JP3489334B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP13237696A JP3489334B2 (ja) 1996-05-27 1996-05-27 半導体装置の酸化膜形成方法および酸化膜形成装置
US08/862,359 US6140250A (en) 1996-05-27 1997-05-23 Method for forming oxide film of semiconductor device, and oxide film forming apparatus capable of shortening pre-processing time for concentration measurement
US09/675,235 US6564743B1 (en) 1996-05-27 2000-09-29 Method for forming oxide film of semiconductor device, and oxide film forming apparatus capable of shortening pre-processing time for concentration measurement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13237696A JP3489334B2 (ja) 1996-05-27 1996-05-27 半導体装置の酸化膜形成方法および酸化膜形成装置

Publications (2)

Publication Number Publication Date
JPH09321040A JPH09321040A (ja) 1997-12-12
JP3489334B2 true JP3489334B2 (ja) 2004-01-19

Family

ID=15079937

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13237696A Expired - Fee Related JP3489334B2 (ja) 1996-05-27 1996-05-27 半導体装置の酸化膜形成方法および酸化膜形成装置

Country Status (2)

Country Link
US (2) US6140250A (ja)
JP (1) JP3489334B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2268952C1 (ru) * 2004-08-02 2006-01-27 Институт физики полупроводников Сибирского отделения Российской академии наук Способ создания окисных пленок
JP2013254794A (ja) * 2012-06-05 2013-12-19 Fujitsu Ltd 酸化膜の製造方法
US9196591B2 (en) * 2014-02-17 2015-11-24 International Business Machines Corporation Chip with shelf life

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3650929A (en) * 1963-08-16 1972-03-21 Licentia Gmbh Oxidizing method and apparatus
US4062747A (en) * 1976-06-15 1977-12-13 Bell Telephone Laboratories, Incorporated Native growth of semiconductor oxide layers
US4246296A (en) * 1979-02-14 1981-01-20 Bell Telephone Laboratories, Incorporated Controlling the properties of native films using selective growth chemistry
US4300989A (en) * 1979-10-03 1981-11-17 Bell Telephone Laboratories, Incorporated Fluorine enhanced plasma growth of native layers on silicon
US4374867A (en) * 1981-11-06 1983-02-22 Bell Telephone Laboratories, Incorporated Method of growing oxide layer on indium gallium arsenide
JPH0635323B2 (ja) * 1982-06-25 1994-05-11 株式会社日立製作所 表面処理方法
US4690746A (en) * 1986-02-24 1987-09-01 Genus, Inc. Interlayer dielectric process
US4920917A (en) * 1987-03-18 1990-05-01 Teijin Limited Reactor for depositing a layer on a moving substrate
US4859253A (en) * 1988-07-20 1989-08-22 International Business Machines Corporation Method for passivating a compound semiconductor surface and device having improved semiconductor-insulator interface
US5312778A (en) * 1989-10-03 1994-05-17 Applied Materials, Inc. Method for plasma processing using magnetically enhanced plasma chemical vapor deposition
JPH07122142B2 (ja) * 1990-12-25 1995-12-25 中外炉工業株式会社 シートプラズマcvd装置
US5494522A (en) * 1993-03-17 1996-02-27 Tokyo Electron Limited Plasma process system and method
US5661043A (en) * 1994-07-25 1997-08-26 Rissman; Paul Forming a buried insulator layer using plasma source ion implantation
US5571576A (en) * 1995-02-10 1996-11-05 Watkins-Johnson Method of forming a fluorinated silicon oxide layer using plasma chemical vapor deposition

Also Published As

Publication number Publication date
JPH09321040A (ja) 1997-12-12
US6140250A (en) 2000-10-31
US6564743B1 (en) 2003-05-20

Similar Documents

Publication Publication Date Title
US20060003603A1 (en) Method and apparatus for processing
KR20000035507A (ko) 전계 방사형 전자원 및 그 제조방법 및 상기 전자원을이용한디스플레이
KR100385638B1 (ko) 폴리카보네이트 에칭 마스크를 이용하는 플라즈마 에칭 방법
JP3489334B2 (ja) 半導体装置の酸化膜形成方法および酸化膜形成装置
JP4124675B2 (ja) シリコンウェハを低温酸化する方法およびその装置
KR100834612B1 (ko) 실리콘계 피처리물의 처리 방법, 처리 장치 및 반도체장치의 제조 방법
Mizokuro et al. Mechanism of low temperature nitridation of silicon oxide layers by nitrogen plasma generated by low energy electron impact
Kellogg Pulsed laser atom-probe study of clean and oxygen-covered silicon
JPH03229886A (ja) 大気圧グロープラズマエッチング方法
JP2005252031A (ja) プラズマ窒化方法
JP2004241482A (ja) シリコン基板の処理方法、その方法により処理されたシリコン基板および太陽電池
JPH03260073A (ja) 薄膜形成方法
Fujii et al. Enhancement of negative-ion-assisted silicon oxidation by radio-frequency bias
JPH01307225A (ja) 負イオン生成方式及び基板処理方式
JP2005294551A (ja) シリコン系被処理物の酸化処理方法、酸化処理装置および半導体装置の製造方法
CN110571140A (zh) 提高SiC MOS器件性能的含氧元素的氧化后处理方法
JP3222615B2 (ja) 表面処理装置
Murakami et al. Fabrication of nano electron source using beam-assisted process
Dolique et al. Low-temperature voltage enhanced UV-assisted oxidation of silicon
JP2001176870A (ja) 窒化膜形成方法
JP3795423B2 (ja) ガスクラスターイオンビームによる薄膜形成方法
JP2004047580A (ja) 成膜装置
JPH1081588A (ja) 半導体ダイヤモンド及びその形成方法
JPH1012612A (ja) 窒化酸化膜の形成方法
JP5156978B2 (ja) 半導体装置の製造装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031007

LAPS Cancellation because of no payment of annual fees