KR100834612B1 - 실리콘계 피처리물의 처리 방법, 처리 장치 및 반도체장치의 제조 방법 - Google Patents

실리콘계 피처리물의 처리 방법, 처리 장치 및 반도체장치의 제조 방법 Download PDF

Info

Publication number
KR100834612B1
KR100834612B1 KR1020060028972A KR20060028972A KR100834612B1 KR 100834612 B1 KR100834612 B1 KR 100834612B1 KR 1020060028972 A KR1020060028972 A KR 1020060028972A KR 20060028972 A KR20060028972 A KR 20060028972A KR 100834612 B1 KR100834612 B1 KR 100834612B1
Authority
KR
South Korea
Prior art keywords
silicon
workpiece
plasma
oxygen
semiconductor device
Prior art date
Application number
KR1020060028972A
Other languages
English (en)
Other versions
KR20060105588A (ko
Inventor
다께시 야마우찌
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20060105588A publication Critical patent/KR20060105588A/ko
Application granted granted Critical
Publication of KR100834612B1 publication Critical patent/KR100834612B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H01J37/32311—Circuits specially adapted for controlling the microwave discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Silicon Compounds (AREA)

Abstract

본 발명은 실리콘계 피처리물을 산소 라디칼을 포함하는 플라즈마 분위기에 노출하는 공정, 및 상기 플라즈마 분위기하에서 상기 피처리물에 직류 전압을 저항 소자를 통해서 인가하여 산화하는 공정을 포함하는 실리콘계 피처리물의 처리 방법에 관한 것이다.
실리콘계 피처리물, 산소 라디칼, 직류 전압, 이방성 산화, 반도체 장치

Description

실리콘계 피처리물의 처리 방법, 처리 장치 및 반도체 장치의 제조 방법 {METHOD FOR TREATING SILICONE-BASED MATERIAL TO BE TREATED, TREATMENT APPARATUS AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
도 1은 본 발명의 실시 형태에 따른 처리 장치를 나타내는 개략 사시도.
도 2는 종래의 산소 라디칼에 의한 산화 모델을 나타내는 개략도.
도 3은 본 발명의 실시 형태에 따른 전계 인가에 의한 라디칼 산화 모델을 나타내는 개략도.
도 4는 본 발명의 실시예 1에 이용되는 볼록부 구조를 갖는 실리콘 웨이퍼를 나타내는 단면도.
도 5는 본 발명의 실시예 1에 있어서의 직류 전압과, 볼록부의 바닥부 및 측부의 산화막 두께, 및 (측부의 산화막 두께)/(바닥부의 산화막 두께)의 비와의 관계를 나타내는 특성도.
도 6은 본 발명의 실시예 1 및 비교예 1의 파세트[Facet]를 설명하기 위한 볼록부 구조를 갖는 실리콘 웨이퍼를 나타내는 단면도.
도 7은 비교예 1에 있어서의 고주파 전력과 실리콘 웨이퍼의 산화 속도의 관계, 및 고주파 전력과 파세트와의 관계를 나타내는 특성도.
도 8은 실시예 1에 있어서의 고주파 전력과 실리콘 웨이퍼의 산화 속도의 관 계, 및 고주파 전력과 파세트와의 관계를 나타내는 특성도.
<도면의 주요 부분에 대한 부호의 간단한 설명>
1... 진공 챔버
2... 처리실
3... 플라즈마 생성실
4... 홀더
5... 직류 전원
6... 저항 소자
7... 가스 공급관
8... 유전체 창
9... 도파관
10... 슬릿
11... 실리콘 웨이퍼
12... 상부
13... 측부
14... 바닥부
15... 볼록부
16... 플라즈마
17... 산소 라디칼
18... Si
19... 산화막
20... 전자
본원은 2005년 3월 31일에 출원된 선행 일본 특허 출원 제2005-100326호 (이의 전문이 본원에 참고로 인용됨)에 기초하며, 이로부터의 우선권의 이익을 청구한다.
본 발명은 실리콘계 피처리물의 처리 방법, 처리 장치 및 반도체 장치의 제조 방법에 관한 것이다.
종래 반도체 장치의 제조 공정에서 실리콘계 피처리물, 예를 들면 실리콘 기판(이하, 실리콘 웨이퍼라 함)의 산화는, 1000℃ 정도의 산소 분위기 중에서 가열하는 열 산화법이 이용되고 있다. 이러한 온도에서의 산화는, 실리콘 웨이퍼 중의 불순물이 확산되거나, 산화막 중에 응력이 발생하는 문제가 있다.
특히, 실리콘 웨이퍼에 도핑된 불순물이 As, B 또는 P인 경우에는, 1000℃까지 가열함으로써 확산을 일으킨다. 가열 온도를 600℃ 이하까지 내림으로써 불순물의 확산을 억제할 수 있지만, 산화 속도가 늦어져서 산화막의 형성이 곤란해진다.
이로부터, 산소(O2) 분자에 고주파나 마이크로파의 전력을 인가하여 플라즈마화하고, 생성된 산소 라디칼(산소 원자)에 의해 실리콘 웨이퍼를 저온 산화하는 방법이 알려져 있다. 산소 원자는, 산소 분자와 비교하여 확산 계수가 크기 때문에, 400℃ 정도의 저온에서도 실용적인 산화 속도가 얻어진다.
산소 라디칼을 이용한 저온 산화에서는, 등방적으로 산화가 진행되기 때문에, 예를 들면 실리콘 웨이퍼 상에 볼록형 구조물을 형성하여 이 구조물을 산화하는 경우, 그의 상부, 측벽 및 바닥부는 모두 거의 동일한 막 두께의 산화막이 형성된다. 그 결과, 볼록형 구조물의 상부나 바닥부를 산화하고, 측벽의 산화를 억제하고자 하는 경우에는, 산소 라디칼을 이용하는 저온 산화 방법으로는 곤란하다.
한편, 종래의 열 산화법에서는 상기 실리콘 웨이퍼의 볼록형 구조물에서의 상부 및 바닥부와 측벽에서, 실리콘의 면 방위가 다르기 때문에 산화 속도에 차가 생기고, 상부측의 실리콘 면 방위, 통상 (100)면에 있어서는 선택적으로 산화가 진행된다. 이 때문에, 선택 산화가 가능해지지만, 상술한 바와 같이 고온에서의 산화에 의한 불순물 확산의 과제가 있다.
본 발명의 일 양태에 따르면, 볼록부를 갖는 실리콘계 피처리물을 산소 라디칼을 포함하는 플라즈마 분위기에 노출하는 공정; 및
상기 플라즈마 분위기하에서 상기 피처리물에 직류 전압을 저항 소자를 통해서 인가하여 상기 피처리물을 산화 처리함으로써 상기 볼록부의 측부에 상기 볼록부의 상부 및 상기 볼록부 주위의 산화막보다 얇은 두께의 산화막을 형성하는 공정
을 포함하는 것을 특징으로 하는 실리콘계 피처리물의 처리 방법이 제공된다.
삭제
삭제
본 발명의 다른 양태에 따르면, 챔버;
상기 챔버 내의 처리실에 배치되어 실리콘계 피처리물을 유지하는 홀더;
상기 챔버 내의 처리실에 산소 라디칼을 포함하는 플라즈마를 생성하여 공급하는 수단;
상기 피처리물에 직류 전압을 공급하는 직류 전원; 및
상기 피처리물과 상기 직류 전원 사이에 배치되는 저항 소자
를 구비하고, 상기 피처리물에 상기 저항 소자를 통해 직류 전압을 인가한 상태에서, 상기 챔버 내의 처리실에서 상기 산소 라디칼을 포함하는 플라즈마를 공급하여 상기 피처리물을 처리하도록 구성된 것을 특징으로 하는 처리 장치가 제공된다.
삭제
삭제
삭제
삭제
삭제
여기서, 실리콘계 피처리물로서는, 예를 들면 홈 등이 가공된 요철부를 갖는 실리콘 기판을 들 수 있다. 또한, 실리콘계 피처리물은 실리콘 기판, 이 기판 상에 형성된 절연막 및 이 절연막 상에 형성된 다결정 실리콘과 같은 실리콘의 볼록형 구조물로 구성된다.
본 발명의 다른 양태에 따르면, 볼록부를 갖는 실리콘 기판을 산소 라디칼을 포함하는 플라즈마에 노출하는 공정; 및
상기 플라즈마 분위기하에서 상기 기판에 직류 전압을 저항 소자를 통해서 인가하여 산화 처리함으로써 상기 볼록부의 측부에 그의 상부 및 볼록부 주위의 산화막보다 얇은 두께의 산화막을 형성하는 공정
을 포함하는 반도체 장치의 제조 방법이 제공된다.
이하, 본 발명의 실시 형태를 상세히 설명한다.
도 1은 실시 형태에 따른 처리 장치를 나타내는 개략 사시도이다.
진공 챔버 (1)은, 실리콘계 피처리물을 산화 처리하는, 예를 들면 직사각형상의 처리실 (2)와, 이 처리실 (2)의 상부에 연통(連通)하여 배치된, 예를 들면 원통상의 플라즈마 생성실 (3)으로 구성되어 있다. 상기 처리실 (2)는, 진공 펌프로 탈기되는 배기관(도시하지 않음)이 연결되어 있다. 히터가 내장된, 예를 들면 원판상의 홀더 (4)는, 상기 처리실 (2) 내에 배치되어 있다. 직류 전원 (5)는, 상기 홀더 (4)에 저항 소자 (6)을 통해서 접속되어 있다. 이 저항 소자 (6)은, 0.5 내지 1.5 MΩ의 저항치를 갖는 것이 바람직하다.
가스 공급관 (7)은 상기 플라즈마 생성실 (3)의 상부 측벽에 연결되어 있다. 마이크로파가 투과되는 석영 유리제의 유전체 창 (8)은 상기 플라즈마 생성실 (3)의 상부에 위치하도록 설치되어 있다. 방형(方形) 도파관 (9)는, 그 도파관 (9)의 마이크로파 방출측이 상기 유전체 창 (8)에 설치되어 있다. 상기 도파관 (9)는, 그 내부를 전파하는 마이크로파의 전계 방향에 수직인 면 (H면)과, 이 H면에 대하여 수직방향으로 신장하는 마이크로파의 전계 방향에 평행한 면 (E면)과, 마이크로파 도입측과 반대측에서 H면 및 E면에 대하여 수직이며, 마이크로파를 반사하는 반사면을 갖는다. 상기 유전체 창 (8)에 대향하는 상기 도파관 (9)의 H면에는, 서로 평행하는 2개의 슬릿 (10)이 개구되고, 그 도파관 (9)에 전파된 마이크로파는 상기 슬릿 (10) 및 유전체 창 (8)을 통해서 상기 플라즈마 생성실 (3)에 방사된다.
다음에, 상술한 처리 장치를 이용하여 실리콘계 피처리물, 예를 들면 홈 가공에 의해 형성된 볼록부를 갖는 실리콘 기판(실리콘 웨이퍼)의 산화 처리 방법을 설명한다.
우선, 상기 구조의 실리콘 웨이퍼 (11)을 처리실 (2) 내의 홀더 (4)에 유지시킨다. 계속해서, 홀더 (4)의 히터에 의해 상기 실리콘 웨이퍼 (11)을 가열한다. 이 상태로 진공 펌프를 작동하여 진공 챔버 (1) 내의 가스를 도시하지 않는 배기관을 통해서 배기한다. 동시에, 산소를 포함하는 가스(예를 들면, 산소(O2)를 아르곤(Ar)으로 희석한 혼합 가스)를 가스 공급관 (7)을 통해서 상기 진공 챔버 (1)의 플라즈마 생성실 (3)에 공급한다.
상기 진공 챔버 (1) 내가 소정의 압력이 된 시점에서 도시하지 않는 마이크로파 전원으로부터 마이크로파를 방형 도파관 (9) 내에 도입함으로써 마이크로파를 슬릿 (10) 및 유전체 창 (8)을 통해서 상기 플라즈마 생성실 (3)에 방사한다. 이 마이크로파의 전계에 의해서, Ar 및 O2 가스가 전리되어 전자를 생성하고, 플라즈마화하여 고전자 밀도(예를 들면, 1011 cm-3 이상)의 플라즈마가 발생한다. 이 때, 플라즈마 중에는 Ar 이온, O2 이온, O 이온, O 원자(라디칼) 및 전자가 생성된다. O 원자는, O2 분자에 전자가 충돌함으로써 해리되어 생성된다. O 원자는 여기 상태에 있고, 활성화되어 반응성이 높아진다. 이 상태를 산소 라디칼이라 부른다.
상술한 플라즈마의 발생에 전후하여 직류 전압 전원 (5)로부터 직류 전압을 홀더 (4)에 직접 인가하면, 실리콘 웨이퍼의 노출면에 자연 산화막이 형성되어 있는 경우에는 직류 전압이 인가되지 않는다. 인가하는 직류 전압을 높이면, 절연 파괴가 생겨 플라즈마가 불안정(이상한 방전)해진다. 이로부터, 직류 전압, 예를 들면 플러스의 직류 전압을 저항 소자 (6)을 통해서 홀더 (4)에 인가함으로써, 직류 전류를 실리콘 웨이퍼 (11)에 직접 인가하는 것이 가능해진다. 따라서, 히터에 의해 가열되며, 또한 플러스의 직류 전압이 인가된 실리콘 웨이퍼 (11)은 플라즈마 중에서 생성된 산소 라디칼과 반응하여 이방성(異方性)의 산화가 이루어진다.
이러한 실시 형태의 방법으로의 이방성의 산화 처리를 행한 경우와, 산소 라디칼만으로 실리콘 웨이퍼를 산화 처리한 경우를 비교하여 이하에 상술한다. 도 2는, 산소 라디칼만에 의한 실리콘 기판의 산화를 나타내는 모델도, 도 3은 실시 형태에 의한 이방성의 산화를 나타내는 모델도이다. 또한, 도 2 및 도 3의 실리콘 웨이퍼 (11)은 상부 (12) 및 측부 (13)을 가지고, 실리콘 웨이퍼 (11) 표면을 바닥부 (14)로 하는 볼록부 (15)가 형성되어 있다.
도 2에 나타내는 산소 라디칼만에 의한 실리콘 웨이퍼의 산화 처리 방법에 있어서, 실리콘 웨이퍼 (11)을 플라즈마 (16)에 노출하면, 산소 라디칼 (17)은 열 운동에 의해 플라즈마 (16) 중에 확산되어 실리콘 웨이퍼 (11)에 도달한다. 일반적으로, 라디칼 등의 중성 입자는 그의 온도가 챔버 벽의 온도와 거의 동일하고, 300 내지 400 K 정도가 되며, 또한 전기적으로 중성이다. 이 때문에, 산소 라디칼은 전계에 의해 가속되지 않는다. 그 결과, 그 열 운동의 방향성은 랜덤하고, 볼록부 (15)를 포함하는 실리콘 웨이퍼 (11) 표면에서도 방향성을 갖지 않고 실리콘 웨이퍼 (11)의 구성 원소인 Si (18)의 산화가 진행된다. 따라서, 볼록부 (15)의 상부 (12), 측부 (13) 및 바닥부 (14)에서는, 거의 동등한 산화가 진행되고, 형성된 산화막 (19)의 두께는 거의 동일해진다.
한편, 도 3에 나타내는 플러스의 직류 전압을 인가하는 실시 형태의 산화 처리 방법에 있어서, 실리콘 웨이퍼 (11)은 그 체적 저항치가 수 Ωㆍcm 정도의 반도체이기 때문에, 직류 전원 (5)로부터 실리콘 웨이퍼 (11)에 인가한 플러스의 직류 전압은 거의 강하시키지 않고 실리콘 웨이퍼 (11) 표면에 형성되는 산화막 (19)에 가해지게 된다. 이 직류 전압에 의해 플라즈마 (16) 중의 전자 (20)은 산화막 (19)에 방향성을 가지고 당겨지고, 볼록부 (15)에 있어서 그의 상부 (12) 및 바닥부 (14)의 산화막 (19)에 선택적으로 부착되며, 볼록부 (15)의 측부 (13)에 대해서는 부착되기 어려워진다. 부착된 전자 (20)에 의해 산화막 (19) 표면에, 예를 들면, 수 V 내지 수십 V의 전압이 발생하여, 산화막 (19) 표면과 실리콘 웨이퍼 (11) 사이에 전계가 발생한다. 이 전계에 의해 실리콘 웨이퍼 (11)의 구성 원소인 Si (18)이 이온화하여 산화막 (19) 중에 확산되어 산화를 촉진시킨다. 상기 전계는 상기 전자 (20)의 부착량에 비례하기 때문에, 볼록부 (15)의 상부 (12) 및 바닥부 (14)에서 커지고, 측부 (13)에서 작아진다. 그 결과, 상기 볼록부 (15)의 상부 (12) 및 바닥부 (14)에서는 상기 큰 전계에 의한 산화 촉진 효과가 나타나며, 산화막 (19)가 두껍게 형성된다. 상기 볼록부 (15)의 측부 (13)에서는, 전계에 의한 산화촉진 효과가 낮고, 주로 라디칼 산화만의 산화 효과가 되기 때문에, 산화막 (19)가 얇게 형성된다. 따라서, 이러한 작용에 의해 볼록부 (15)의 상부 (12) 및 바닥부 (14)에는 두꺼운 산화막 (19)를, 볼록부 (15)의 측부 (13)에는 얇은 산화막 (19)를 형성하는 이방성의 산화가 이루어진다.
또한, 상기 실리콘 웨이퍼 (11)을 산소 라디칼을 포함하는 플라즈마 (16)에 노출하고, 직류 전압을 저항 소자를 통해서 인가함으로써, 그의 볼록부 (15)에서의 스퍼터링 현상이 억제 또는 방지되어, 볼록부 (15)를 포함하는 실리콘 웨이퍼 (11)을 양호하게 이방성 산화시킬 수 있다.
실시 형태에서는, 산소 라디칼에 의한 산화를 채용함으로써 상기 실리콘 웨이퍼의 가열 온도를 실리콘 웨이퍼에 도핑된 불순물의 확산을 일으키는 1000℃보다 충분히 낮은, 예를 들면 400 내지 600℃로 하는 것이 가능해진다.
상기 산소를 포함하는 가스는, 헬륨, 네온, 아르곤, 크립톤, 크세논과 같은 희가스와 산소와의 혼합 가스를 이용하는 것이 바람직하다. 특히, 이 혼합 가스 중의 산소 비율은 6 체적％ 이하, 보다 바람직하게는 0.5 내지 6 체적％의 범위로 하는 것이 바람직하다. 이러한 산소 비율의 혼합 가스는, 상술한 전계에 관여하는 전자를 플라즈마 중에 보다 많이 발생시키는 것이 가능해진다. 이 때문에, 이방성 산화를 보다 한층 실행하기 쉬워진다. 상기 희가스 중에서, 특히 아르곤은 다른 희가스에 비해 저가이며, 전자의 생성량을 증대할 수 있기 때문에 바람직하다.
상기 직류 전압은, 0.5 내지 1.5 MΩ의 저항치를 갖는 저항 소자를 통해서 홀더(또는 실리콘 웨이퍼)에 인가하는 것이 바람직하다.
상기 저항 소자(예를 들면, 저항치가 0.5 내지 1.5 MΩ)에 공급하는 직류 전압은 -1.0 kV 내지 1.0 kV로 하고, 실리콘 웨이퍼에 -2 내지 2 mA의 전류를 주입하는 것이 바람직하다. 주입하는 전류치를 -2 mA 미만으로 하면, 이방성 산화가 곤란해질 우려가 있다. 한편, 주입하는 전류치가 2 mA를 초과하면, 형성된 산화막에 핀 홀 등이 발생하여 막질을 저하시킬 우려가 있다.
상기 실리콘 웨이퍼에의 직류 전압의 인가에 있어서, 플러스의 직류 전압을 실리콘 웨이퍼에 인가하는 것이 바람직하다. 이와 같이 상기 실리콘 웨이퍼에 플러스 전압을 인가함으로써 상술한 플라즈마 중의 전자에 대하여 효율적으로 전계를 가하는 것이 가능해져, 이방성 산화를 보다 한층 실행하기 쉬워진다.
이상, 실시 형태에 따르면 볼록부를 갖는 실리콘 웨이퍼와 같은 실리콘계 피처리물을 산소 라디칼을 포함하는 플라즈마 분위기에 노출시키고, 이 분위기하에서 상기 기판에 직류 전압을 저항 소자를 통해서 인가함으로써, 실리콘계 피처리물의 노출면에 자연 산화막이 형성되어 있어도, 실리콘계 피처리물에 직류 전류를 직접 인가하는 것이 가능해진다. 이러한 직류 전압의 인가에 의해서, 1000℃보다 낮은 온도(예를 들면, 400 내지 600℃에서), 즉 실리콘계 피처리물의 불순물의 확산을 억제할 수 있는 온도에서 상기 실리콘계 피처리물의 이방성 산화를 행하는 것이 가능해진다.
또한, 실시 형태에 따르면 상기 실리콘계 피처리물의 이방성 산화를 실시할 수 있는 처리 장치를 제공할 수 있다.
또한, 실시 형태에 따르면 볼록부를 갖는 실리콘 기판(예를 들면, 실리콘 웨이퍼)를 산소 라디칼을 포함하는 플라즈마에 노출시키고, 직류 전압을 저항 소자를 통해서 인가함으로써, 그 볼록부에서의 스퍼터링 현상을 발생시키지 않고, 즉 볼록부의 형상 변화를 일으키지 않으며, 볼록부를 포함하는 실리콘 웨이퍼를 이방성 산화시킬 수 있다. 이러한 이방성 산화는, 예를 들면 반도체 장치의 제조시에서의 홈 내면의 산화 공정을 포함하는 매립 소자 분리 영역의 형성, 게이트 전극 주변의 산화막 형성 등에 적용할 수 있다.
또한, 상술한 실시 형태에서는 플라즈마 발생 수단으로서 마이크로파를 진공 챔버의 플라즈마 생성실에 방사시키기 위한 도파관을 이용하였지만, 유도 결합 플라즈마(ICP; Inductively Coupled Plasma)를 이용할 수도 있다.
이하, 본 발명의 실시예를 설명한다.
(실시예 1)
도 4에 나타내는 상부 (12) 및 측부 (13)을 가지고, 표면을 바닥부 (14)로 하는 볼록부 (15)가 형성된 실리콘 웨이퍼 (11)을 준비하였다. 이 실리콘 웨이퍼 (11)을 상술한 도 1에 나타내는 처리 장치의 처리실 (2) 내의 홀더 (4)에 유지시켰다. 계속해서, 상기 홀더 (4)의 히터에 의해 상기 실리콘 웨이퍼 (11)을 400℃로 가열하였다. 이 상태에서 진공 펌프를 작동하여 진공 챔버 (1) 내의 가스를 도시하지 않는 배기관을 통해서 배기하였다. 동시에, 아르곤, 산소 및 수소의 혼합 가스를 가스 공급관 (7)을 통해서 아르곤에 대한 산소의 비율(O2/Ar+O2)이 1.4 체적％가 되도록 약 510 sccm의 유량으로 상기 진공 챔버 (1) 상부의 플라즈마 생성실 (3)에 공급하였다. 진공 챔버 (1) 내의 압력이 150 Pa가 된 시점에서 상기 실리콘 웨이퍼 (11)에 직류 전압 전원 (5)로부터 1.5 MΩ의 저항 소자 (6)을 통해서 -1.0 kV 내지 1.0 kV의 직류 전압을 인가하였다. 이 인가에 전후하여 도시하지 않는 마이크로파 전원으로부터 2 kW의 마이크로파를 방형 도파관 (9) 내에 도입함으로써 마이크로파를 슬릿 (10) 및 유전체 창 (8)을 통해서 상기 플라즈마 생성실 (3)에 방사하고, 전자 밀도가 3×1011 cm-3의 플라즈마를 발생시켜, 상기 실리콘 웨이퍼 (11)을 5 분간 산화 처리하였다.
산화 처리 후의 실리콘 웨이퍼 (11)에 대하여, 도 4에 나타내는 볼록부 (15)에서의 바닥부 (14)의 산화막 두께 (t1) 및 측부 (13)의 산화막 두께 (t2)를 측정하였다. 그 결과를 도 5에 나타내었다. 또한, 도 5에 있어서 횡축은 저항 소자에 인가하는 직류 전압, 좌측 종축은 바닥부 및 측부의 산화막 두께, 우측 종축은 (측부의 산화막 두께)/(바닥부의 산화막 두께)의 비를 나타낸다.
도 5로부터 분명한 바와 같이, 실리콘 웨이퍼에 직류 바이어스 전압을 인가하면, 도 4에 나타내는 볼록부 (15)의 측부 (13)에 형성되는 산화막의 두께 (t2)는 직류 바이어스 전압 무인가에 비해 변화가 작지만, 바닥부 (14)에 형성되는 산화막의 두께는 증대하여, 이방성의 산화가 이루어지는 것을 알 수 있다. 특히, 직류 바이어스 전압(저항 소자에 공급되는 직류 바이어스 전압)이 -1.0 kV 내지 1.0 kV인 범위에서, 바닥부 (14)에 형성되는 산화막의 두께는 현저히 증대되고, (측부의 산화막 두께)/(바닥부의 산화막 두께)의 비도 작아져서, 보다 높은 이방성의 산화가 이루어진다.
또한, 비교예 1로서, 상술한 실시예 1에 있어서의 직류 전압 대신에 고주파 전원으로부터 13.56 MHz의 고주파 전력을 홀더 (4)에 직접 인가한 것 외에, 동일한 산화 처리를 실시하였다. 고주파 전력과 실리콘 웨이퍼의 산화 속도의 관계, 및 고주파 전력과 산화 처리 후의 실리콘 웨이퍼 볼록부의 상부 어깨부의 스퍼터링에 의해 깎이는 양과의 관계를 조사하였다. 여기서, 스퍼터링에 의해 깎이는 양은, 도 6에 나타내는 산화 처리 후의 실리콘 웨이퍼 (11)의 볼록부 (15)의 상부 어깨부의 파세트[Facet]=A/B로부터 구하였다. 그 결과를 도 7에 나타내었다.
또한, 상술한 실시예 1의 산화 처리에 있어서의 직류 전압(직류 전원으로부터의 공급 전압)과 실리콘 웨이퍼의 산화 속도의 관계, 및 직류 전압과 산화 처리 후의 실리콘 웨이퍼 볼록부의 상부 어깨부의 스퍼터링에 의해 깎이는 양(파세트[Facet]=A/B)와의 관계를 조사하였다. 그 결과를 도 8에 나타내었다.
도 7로부터 분명한 바와 같이, 실리콘 웨이퍼에 고주파 전력을 직접 인가하는 비교예 1에서는, 고주파 전력의 증가에 따라 산화 속도는 증가하지만, 파세트도 증가하여 볼록부의 형상이 변화하는 것을 알 수 있다. 이것은, 플라즈마 중에서 생성된 이온이 고주파 전계에 의해 형성되는 자기(自己) 바이어스 전위에 의해 실리콘 웨이퍼측으로 들어가고, 그 들어간 이온이 웨이퍼와 충돌하여 스퍼터링을 야기하기 때문이다. 특히, 볼록부의 상부 각은 스퍼터링 수율이 높아, 깎이기 쉬우며 형상이 변형되기 쉽다.
이에 대하여, 도 8에 나타낸 바와 같이 직류 전압을 1.5 MΩ의 저항 소자를 통해서 실리콘 웨이퍼 인가하는 실시예 1에서는, 이상한 방전을 일으키지 않고 플라즈마를 생성할 수 있고, 상술한 이방성의 산화를 실행할 수 있다. 특히, -1 kV까지의 직류 전압을 인가함으로써 산화 속도는 증가하지만, 파세트는 거의 변화없고 일정하다. 이것은 직류 전압의 인가에 의한 스퍼터링 현상이 거의 일어나지 않는 것을 의미한다. 따라서, 고주파 전력의 인가와 달리, 볼록부 형상이 변화되지 않고 이방성의 산화가 가능해진다.
추가의 이점 및 변형이 당업자에게 용이하게 발생할 것이다. 따라서, 이의 보다 넓은 측면에서의 본 발명은 본원에 나타내고 기재한 구체적인 상세사항 및 대표적인 실시 형태에 의해 한정되지 않는다. 따라서, 첨부되는 특허청구범위 및 이들의 등가물에 의해 정의되는 바와 같이, 일반적인 발명의 개념의 취지 또는 범주에 벗어남 없이 다양하게 변형될 수 있다.
본 발명에 따르면 볼록부를 갖는 실리콘 웨이퍼와 같은 실리콘계 피처리물을 산소 라디칼을 포함하는 플라즈마 분위기에 노출시키고, 이 분위기하에서 상기 기판에 직류 전압을 저항 소자를 통해서 인가함으로써, 실리콘계 피처리물의 노출면에 자연 산화막이 형성되어 있어도, 실리콘계 피처리물에 직류 전류를 직접 인가하는 것이 가능해진다. 이러한 직류 전압의 인가에 의해서, 1000℃보다 낮은 온도(예를 들면, 400 내지 600℃에서), 즉 실리콘계 피처리물의 불순물의 확산을 억제할 수 있는 온도에서 상기 실리콘계 피처리물의 이방성 산화를 행하는 것이 가능해진다.

Claims (21)

  1. 볼록부를 갖는 실리콘계 피처리물을 산소 라디칼을 포함하는 플라즈마 분위기에 노출하는 공정; 및
    상기 플라즈마 분위기하에서 상기 피처리물에 직류 전압을 저항 소자를 통해서 인가하여 상기 피처리물을 산화 처리함으로써 상기 볼록부의 측부에 상기 볼록부의 상부 및 상기 볼록부 주위의 산화막보다 얇은 두께의 산화막을 형성하는 공정
    을 포함하는 것을 특징으로 하는 실리콘계 피처리물의 처리 방법.
  2. 제1항에 있어서, 상기 실리콘계 피처리물이 홈 등이 가공된 요철부를 갖는 실리콘 기판인 실리콘계 피처리물의 처리 방법.
  3. 제1항에 있어서, 상기 볼록부를 갖는 실리콘계 피처리물이 실리콘 기판, 및 이 실리콘 기판 상에 있는 볼록부를 갖는 것이며, 상기 볼록부 상에는 절연막이 형성되어 있는 것을 특징으로 하는 실리콘계 피처리물의 처리 방법.
  4. 제1항에 있어서, 상기 플라즈마가 산소를 포함하는 가스에 마이크로파의 전계를 가함으로써 발생되는 것인 실리콘계 피처리물의 처리 방법.
  5. 제4항에 있어서, 상기 산소를 포함하는 가스가 헬륨, 네온, 아르곤, 크립톤, 크세논의 군에서 선택되는 1종 이상의 희가스와 산소와의 혼합 가스인 실리콘계 피 처리물의 처리 방법.
  6. 제5항에 있어서, 상기 혼합 가스 중의 산소 비율이 0 초과 6 체적％ 이하인 실리콘계 피처리물의 처리 방법.
  7. 제5항에 있어서, 상기 혼합 가스 중의 산소 비율이 0.5 내지 6 체적％인 실리콘계 피처리물의 처리 방법.
  8. 제5항에 있어서, 상기 희가스가 아르곤인 실리콘계 피처리물의 처리 방법.
  9. 제1항에 있어서, 상기 피처리물이 400 내지 600℃의 온도로 가열되는 실리콘계 피처리물의 처리 방법.
  10. 제1항에 있어서, 상기 저항 소자가 0.5 내지 1.5 MΩ의 저항치를 갖는 실리콘계 피처리물의 처리 방법.
  11. 제1항에 있어서, 상기 피처리물에 인가하는 직류 전압이 플러스의 직류 전압인 실리콘계 피처리물의 처리 방법.
  12. 챔버;
    상기 챔버 내의 처리실에 배치되어 실리콘계 피처리물을 유지하는 홀더;
    상기 챔버 내의 처리실에 산소 라디칼을 포함하는 플라즈마를 생성하여 공급하는 수단;
    상기 피처리물에 직류 전압을 공급하는 직류 전원; 및
    상기 피처리물과 상기 직류 전원 사이에 배치되는 저항 소자
    를 구비하고, 상기 피처리물에 상기 저항 소자를 통해 직류 전압을 인가한 상태에서, 상기 챔버 내의 처리실에서 상기 산소 라디칼을 포함하는 플라즈마를 공급하여 상기 피처리물을 처리하도록 구성된 것을 특징으로 하는 처리 장치.
  13. 제12항에 있어서, 상기 저항 소자가 0.5 내지 1.5 MΩ의 저항치를 갖는 것인 처리 장치.
  14. 볼록부를 갖는 실리콘 기판을 산소 라디칼을 포함하는 플라즈마에 노출하는 공정; 및
    상기 플라즈마 분위기하에서 상기 기판에 직류 전압을 저항 소자를 통해서 인가하여 산화 처리함으로써 상기 볼록부의 측부에 그의 상부 및 볼록부 주위의 산화막보다 얇은 두께의 산화막을 형성하는 공정
    을 포함하는 반도체 장치의 제조 방법.
  15. 제14항에 있어서, 상기 플라즈마가 산소를 포함하는 가스에 마이크로파의 전계를 가함으로써 발생되는 반도체 장치의 제조 방법.
  16. 제15항에 있어서, 상기 산소를 포함하는 가스가 헬륨, 네온, 아르곤, 크립 톤, 크세논의 군에서 선택되는 1종 이상의 희가스와 산소와의 혼합 가스인 반도체 장치의 제조 방법.
  17. 제16항에 있어서, 상기 혼합 가스 중의 산소 비율이 0 초과 6 체적％ 이하인 반도체 장치의 제조 방법.
  18. 제16항에 있어서, 상기 혼합 가스 중의 산소 비율이 0.5 내지 6 체적％인 반도체 장치의 제조 방법.
  19. 제16항에 있어서, 상기 희가스가 아르곤인 반도체 장치의 제조 방법.
  20. 제14항에 있어서, 상기 기판이 400 내지 600℃의 온도로 가열되는 반도체 장치의 제조 방법.
  21. 제14항에 있어서, 상기 저항 소자가 0.5 내지 1.5 MΩ의 저항치를 갖는 것인 반도체 장치의 제조 방법.
KR1020060028972A 2005-03-31 2006-03-30 실리콘계 피처리물의 처리 방법, 처리 장치 및 반도체장치의 제조 방법 KR100834612B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00100326 2005-03-31
JP2005100326A JP2006286662A (ja) 2005-03-31 2005-03-31 シリコン系被処理物の酸化処理方法、酸化処理装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20060105588A KR20060105588A (ko) 2006-10-11
KR100834612B1 true KR100834612B1 (ko) 2008-06-02

Family

ID=37030613

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060028972A KR100834612B1 (ko) 2005-03-31 2006-03-30 실리콘계 피처리물의 처리 방법, 처리 장치 및 반도체장치의 제조 방법

Country Status (5)

Country Link
US (1) US20060219659A1 (ko)
JP (1) JP2006286662A (ko)
KR (1) KR100834612B1 (ko)
CN (1) CN1841674A (ko)
TW (1) TW200703443A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5138261B2 (ja) * 2007-03-30 2013-02-06 東京エレクトロン株式会社 シリコン酸化膜の形成方法、プラズマ処理装置および記憶媒体
KR101249611B1 (ko) * 2008-01-24 2013-04-01 도쿄엘렉트론가부시키가이샤 실리콘 산화막의 형성 방법, 기억 매체, 및 플라즈마 처리 장치
JP4845917B2 (ja) 2008-03-28 2011-12-28 株式会社東芝 半導体装置の製造方法
CN103077883B (zh) * 2013-01-11 2016-08-24 武汉新芯集成电路制造有限公司 一种背照式cmos影像传感器制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0729898A (ja) * 1993-07-15 1995-01-31 Tadahiro Omi 半導体製造方法
JPH11354462A (ja) * 1998-06-11 1999-12-24 Nissin Electric Co Ltd パルスバイアス酸素負イオン注入方法及び注入装置
US20020072185A1 (en) 2000-12-08 2002-06-13 Chen Wei Wen Method of forming gate structure
KR20020054907A (ko) * 2000-12-28 2002-07-08 박종섭 플라즈마 증착장비 및 이를 이용한 증착막 형성방법
KR20020082013A (ko) * 2001-04-23 2002-10-30 한국과학기술연구원 Ｅｃｒ과 스퍼터 결합형 상온 화학 증착 시스템 및 이를이용한 복합 금속막 제조 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4630566A (en) * 1984-08-16 1986-12-23 Board Of Trustees Operating Michigan State University Microwave or UHF plasma improved apparatus
US4950376A (en) * 1988-06-21 1990-08-21 Agency Of Industrial Science & Technology Method of gas reaction process control
US6361645B1 (en) * 1998-10-08 2002-03-26 Lam Research Corporation Method and device for compensating wafer bias in a plasma processing chamber
JP4105353B2 (ja) * 1999-07-26 2008-06-25 財団法人国際科学振興財団 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0729898A (ja) * 1993-07-15 1995-01-31 Tadahiro Omi 半導体製造方法
JPH11354462A (ja) * 1998-06-11 1999-12-24 Nissin Electric Co Ltd パルスバイアス酸素負イオン注入方法及び注入装置
US20020072185A1 (en) 2000-12-08 2002-06-13 Chen Wei Wen Method of forming gate structure
KR20020054907A (ko) * 2000-12-28 2002-07-08 박종섭 플라즈마 증착장비 및 이를 이용한 증착막 형성방법
KR20020082013A (ko) * 2001-04-23 2002-10-30 한국과학기술연구원 Ｅｃｒ과 스퍼터 결합형 상온 화학 증착 시스템 및 이를이용한 복합 금속막 제조 방법

Also Published As

Publication number Publication date
KR20060105588A (ko) 2006-10-11
TW200703443A (en) 2007-01-16
JP2006286662A (ja) 2006-10-19
TWI309435B (ko) 2009-05-01
US20060219659A1 (en) 2006-10-05
CN1841674A (zh) 2006-10-04

Similar Documents

Publication Publication Date Title
US8889534B1 (en) Solid state source introduction of dopants and additives for a plasma doping process
JP5706946B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
US8968588B2 (en) Low electron temperature microwave surface-wave plasma (SWP) processing method and apparatus
JP2006019413A (ja) 処理方法及び装置
JPH07335612A (ja) 半導体集積回路装置の製造方法
JPS61136229A (ja) ドライエツチング装置
US5972235A (en) Plasma etching using polycarbonate mask and low pressure-high density plasma
US9343291B2 (en) Method for forming an interfacial layer on a semiconductor using hydrogen plasma
KR100834612B1 (ko) 실리콘계 피처리물의 처리 방법, 처리 장치 및 반도체장치의 제조 방법
JP2010050188A (ja) プラズマドーピング装置
US10008564B2 (en) Method of corner rounding and trimming of nanowires by microwave plasma
JPH11168090A (ja) 半導体製造方法
KR101977120B1 (ko) 실리콘 및 게르마늄을 함유하는 기판에 있어서 실리콘을 우선 산화하는 방법
JP4643168B2 (ja) シリコン基板の酸化処理方法
JP2003142471A (ja) プラズマ処理装置及び構造体の製造方法
JP2005252031A (ja) プラズマ窒化方法
JP2002170820A (ja) 薄膜トランジスタの製造方法およびそれに用いられるプラズマ処理装置
JP4142492B2 (ja) プラズマ処理方法
KR101192613B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
JP3258441B2 (ja) マイクロ波プラズマ処理装置およびマイクロ波プラズマ処理方法
Hasegawa et al. Mechanism of oxidation of Si surfaces exposed to O2/Ar microwave-excited plasma
KR20000029408A (ko) 마이크로파 인가기, 이를 구비한 플라즈마 처리 장치, 및플라즈마 처리 방법
JP2005285942A (ja) プラズマ処理方法及びプラズマ処理装置
JP3373466B2 (ja) プラズマ処理装置及びプラズマ処理方法
JPH06168895A (ja) 絶縁膜形成方法及び装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee