JP2002170820A - 薄膜トランジスタの製造方法およびそれに用いられるプラズマ処理装置 - Google Patents

薄膜トランジスタの製造方法およびそれに用いられるプラズマ処理装置

Info

Publication number
JP2002170820A
JP2002170820A JP2000364709A JP2000364709A JP2002170820A JP 2002170820 A JP2002170820 A JP 2002170820A JP 2000364709 A JP2000364709 A JP 2000364709A JP 2000364709 A JP2000364709 A JP 2000364709A JP 2002170820 A JP2002170820 A JP 2002170820A
Authority
JP
Japan
Prior art keywords
plasma
substrate
film
processing chamber
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000364709A
Other languages
English (en)
Inventor
Tetsuya Yamauchi
哲也 山内
Hideo Saito
秀男 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2000364709A priority Critical patent/JP2002170820A/ja
Publication of JP2002170820A publication Critical patent/JP2002170820A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】 比較的低温条件のもとで薄膜トランジスタの
ゲート絶縁膜を形成するための薄膜トランジスタの製造
方法と、それに用いられるプラズマ処理装置を提供す
る。 【解決手段】 プロセスチャンバ1内に基板5を載置し
て加熱するためのヒータステージ4が設けられ、その背
面に排気口2が設けられている。プロセスチャンバ1内
の上部には、プラズマ生成用の高周波電力を供給するた
めの電極3と、ガス導入口14が設けられている。電極
3とヒータステージ4との間には、電極3によって生成
されるプラズマの密度分布に応じてその開口率が変えら
れている複数の開口部19が設けられたプレート6が配
設されている。開口部19およびその周辺部分のプレー
ト6の表面には、石英ガラス等の誘電体部材7がはめ込
まれている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、薄膜トランジスタ
の製造方法およびそれに用いられるプラズマ処理装置に
関し、特に、液晶表示装置等に用いられる薄膜トランジ
スタの製造方法と、その薄膜トランジスタを形成するた
めのプラズマ処理装置とに関するものである。
【0002】
【従来の技術】液晶表示装置等においては、ガラス基板
上に薄膜トランジスタ(Thin Film Transistor 以下、
「TFT」と記す。)が形成される。このTFTを形成
する際には、ゲート電極となるポリシリコン膜上にゲー
ト絶縁膜が形成される。ゲート絶縁膜は、材料としてT
EOS(Tetra Ethyl Ortho Silicate)やシラン系ガス
を用いたプラズマCVD(Chemical Vapor Depositio
n)法により形成される。
【0003】また、ガラス基板の代わりに石英基板を用
いる場合ではより高温処理が可能になり、この場合に
は、熱酸化法によりポリシリコン膜の表面を酸化してゲ
ート絶縁膜が形成される。
【0004】
【発明が解決しようとする課題】上記のように、基板と
して石英基板を用いることでより高温処理を行うことが
できるが、同様の処理を比較的安価なガラス基板に施そ
うとすると、熱によりガラス基板には歪が生じてしま
う。ガラス基板に歪を生じさせないためには温度として
600℃以下の比較的低い温度による処理が必要にな
り、ゲート絶縁膜を低温条件のもとで形成するためのさ
まざまな手法が検討されている。
【0005】ところが、600℃以下の比較的低温条件
のもとで形成されたシリコン酸化膜には、高温条件のも
とで形成されたシリコン酸化膜に比べて、絶縁耐性が低
い、低電界印加時のリーク電流が大きい、界面準位密度
や固定電荷が多い、酸化レートがおそいなどの問題があ
る。
【0006】本発明は上記問題点を解決するためになさ
れたものであり、1つの目的は600℃以下の比較的低
温条件のもとで、絶縁耐性等の特性に優れた薄膜トラン
ジスタのゲート絶縁膜を形成するための薄膜トランジス
タの製造方法を提供することであり、他の目的はそれに
用いられるプラズマ処理装置を提供することである。
【0007】
【課題を解決するための手段】本発明の1つの局面にお
ける薄膜トランジスタの製造方法は、基板上にシリコン
膜を形成する工程と酸化工程とを備えている。酸化工程
では、シリコン膜が形成された基板を処理室に導入して
処理室に酸素プラズマを生成し、酸素プラズマの生成領
域にシリコン膜を晒すことなくシリコン膜の表面を酸化
する。
【0008】この薄膜トランジスタの製造方法によれ
ば、プラズマの生成領域にシリコン膜が晒されないの
で、シリコン膜とシリコン酸化膜(直接酸化)との界面
やシリコン膜のバルクへのダメージが抑えられて、清浄
度が高く欠陥の少ないシリコン酸化膜とシリコン酸化膜
との界面が得られる。その結果、600℃以下の比較的
低温条件のもとで比較的短時間で、絶縁耐性等の特性に
優れた薄膜トランジスタにおけるゲート絶縁膜となる膜
を形成することができる。
【0009】より具体的には、酸化工程では、酸素プラ
ズマ中に存在する酸素ラジカルによってシリコン膜が直
接酸化される。
【0010】そして、酸化工程では、処理室において酸
素プラズマが生成される空間と基板が配置される空間と
を仕切るプレート部を設け、プレート部に設けられた開
口部を介して酸素ラジカルがシリコン膜に到達するよう
にするのが好ましい。
【0011】この場合には、シリコン基板が酸素プラズ
マに晒されるのを確実に阻止することができるととも
に、基板側へ酸素ラジカルが均一に送り込まれてシリコ
ン膜を均一に酸化することができる。
【0012】好ましくは、酸化工程では、酸素プラズマ
は、酸素(O2)またはオゾン(O3)に加えて、ヘリウ
ム(He)、ネオン(Ne)、アルゴン(Ar)、クリ
プトン(Kr)およびキセノン(Xe)からなる群から
選ばれる少なくとも1種類の希ガスを含むガスによって
生成される。
【0013】この場合には、酸素のみからなるガスでプ
ラズマを生成させた場合と比べて、酸素ラジカルの生成
密度が高くなり、シリコン膜の酸化レートを上昇させる
ことができる。
【0014】また好ましくは、酸化工程では、酸素プラ
ズマは、水(H2O)または過酸化水素水(H22)を
さらに含むガスによって生成される。
【0015】この場合には、この場合には、シリコン膜
にダメージを与えることなく、シリコン膜の酸化レート
をさらに上昇させることができる。
【0016】また、比較的膜厚の厚いシリコン酸化膜を
形成するには、酸化工程の後に、基板を大気に晒すこと
なく処理室内に基板を保持した状態で処理室内に材料ガ
スを導入し、基板上にシリコン酸化膜を形成する成膜工
程を備えていることが好ましい。
【0017】この場合には、処理室内に配置された基板
を大気に晒すことなく成膜工程が連続して行われること
で、界面の清浄度を維持した状態でシリコン酸化膜がよ
り早いレートにて形成される。
【0018】本発明の他の局面におけるプラズマ処理装
置は、処理室とプラズマ発生源とガス導入口とを備えて
いる。プラズマ発生源は処理室においてプラズマを生成
する。ガス導入口は、プラズマ発生源により処理室内に
生成されたプラズマと、処理室内に導入される基板との
間に配設され、その基板に所定の膜を形成するための材
料ガスを供給する。そして、プラズマは、処理室に導入
される基板がプラズマの生成領域に直接晒されない位置
に形成される。
【0019】このプラズマ処理装置によれば、基板上に
形成される膜等にプラズマによるダメージを与えること
なくプラズマ処理を施すことができる。
【0020】好ましくは、処理室をプラズマが生成され
る空間と、基板が導入される空間とに仕切るプレート部
を備え、プレート部には酸素プラズマ中に存在する酸素
ラジカルを基板が導入される空間へ導くための開口部が
形成されている。
【0021】この場合には、プレート部の存在により、
プラズマが基板へダメージを及ぼすのを確実に阻止する
ことができるとともに、プラズマ中に存在する酸素ラジ
カルがより均一に基板側へ送られて、基板に施される処
理(酸化処理)をその面内において均一に行うことがで
きる。
【0022】また好ましくは、プレート部の開口部の表
面は誘電体材料で被覆されている。この場合には、誘電
体材料が被覆されていない部分と比べて、酸素ラジカル
の消失を抑制でき、基板に施される処理の速度低下を抑
えることができる。
【0023】
【発明の実施の形態】実施の形態1 本発明の実施の形態1に係るプラズマ処理装置について
説明する。
【0024】まず、プラズマ処理装置について説明す
る。図1に示すように、アルミニウムからなるプロセス
チャンバ1内に基板5を載置して加熱するためのヒータ
ステージ4が設けられている。ヒータステージ4の背面
のプロセスチャンバ1には排気口2が設けられている。
その排気口2にはプロセスチャンバ1内を真空にするた
めのポンプ(図示せず)が接続されている。
【0025】プロセスチャンバ1内の上部には、プラズ
マ生成用の高周波電力を供給するための電極3と、ガス
導入口14が設けられている。また、電極3とヒータス
テージ4との間には、プレート6が配設されている。
【0026】プレート6はアルミニウム製であり、その
表面はアルマイト処理が施されている。プレート6には
開口部19が形成され、その開口部19およびその周辺
部分のプレート6の表面には、石英ガラス等の誘電体部
材7がはめ込まれている。
【0027】このプラズマ処理装置では、ガス導入口1
4よりガスを導入し、電極3に高周波電源からマッチン
グ回路を介して電力を供給することで、電極3とプレー
ト6との間の空間にプラズマ15が生成される。このよ
うに、プレート6が設けられていることで、プラズマ処
理の際に基板5がプラズマの生成領域に直接晒されるこ
とがなくなる。
【0028】プラズマを生成する手段としては上記構成
のほかに、たとえば図2に示すように、プロセスチャン
バ1内を区切るように誘電体窓13を設け、この誘電体
窓13を挟んで基板5が配置される空間とは反対側の空
間にプラズマ生成用の高周波電力を供給するためのコイ
ル11を配設し、基板5が配置される空間にプラズマ1
5(誘導結合プラズマ)を生成させるようにしてもよ
い。
【0029】また、図3に示すように、誘電体窓13を
挟んで基板5が配置される空間とは反対側の空間にプラ
ズマ生成のための高周波電力を供給するためのアンテナ
12を配設し、基板5が配置される空間にプラズマ15
(マイクロ波プラズマ)を生成させるようにしてもよ
い。なお、いずれの場合でも、プラズマ生成領域は基板
5が直接晒されない位置に形成される。
【0030】これらの場合には、放電室(基板が配置さ
れる空間)内において電極を設けることなくプラズマを
生成させることができ、汚染の少ない均一で高密度のプ
ラズマを生成することができる。
【0031】なお、高周波の電力の周波数については特
に限定されない。また、高密度のプラズマを生成しやす
いマイクロ波を用いる場合では、図3に示すように、ア
ンテナ12を用いるほか、図4に示すように、導波管1
6から誘電体窓13を介して直接高周波電力を供給する
ようにしてもよい。さらに、マイクロ波を用いる場合で
は、2つ以上の電力供給源を設けたり、導波管を分岐す
る等の方法によりマクロ波を2箇所以上のところから供
給することでより広範囲にプラズマを生成することがで
きる。
【0032】図1に示すプラズマ処理装置では、上記の
ようにプレート6が設けられている。このプレート6に
は、図5および図6に示すように、酸素プラズマ15中
の酸素ラジカルを基板5が配置された空間へ導くための
複数の開口部19が形成されている。また、このプレー
ト6内には、プロセス用の材料ガスを供給するための通
路41が設けられている。
【0033】この通路41は、図6に示すようにプレー
ト6の側面から直径約6mmの穴18を縦方向と横方向
とに貫通させることで形成されている。外部からガスを
供給する配管を接続する部分4箇所(図5の配管17を
参照)以外のプレート6の側面に開口した穴18は塞が
れることになる。そして、開口部19は、縦横に走る配
管41によって囲まれているプレート6の領域に形成さ
れている。
【0034】さらに、このプレート6の基板が配置され
る側の面には、図7に示すように、隣り合う開口部19
の間にプロセス材料ガスを噴出するための噴出口8が4
ヶ所設けられている。
【0035】開口部19は、電極3によって生成される
プラズマの密度分布に応じてその開口率が変えられてい
る。開口率は、プレートを配設しない状態で直接酸化を
行った場合の酸化膜の膜厚分布に対して膜厚に反比例す
るように変化している。
【0036】ここで、開口率とは、この場合、次のよう
に定義される。たとえば、図7に示された1つの開口部
19aに注目すると、この開口部19aとこれに隣接す
る8つの開口部19b〜19iを含む矩形状の領域(領
域A)に対する開口部19a〜19iの領域(領域B)
の比(面積比)をいう。
【0037】たとえば、開口部の形状を正方形とした場
合、プレート6の中央付近では、開口部19a〜19i
の一辺の長さは5mmであり、隣り合う開口部19a〜
19i間の間隔は9mmである。したがって、領域Aの
面積は1089mm2、領域Bの面積は225mm2とな
って、開口率は20.7%となる。
【0038】一方、プレート6の周辺では、開口部19
a〜19iの一辺の長さは7mmであり、隣り合う開口
部19a〜19i間の間隔は9mmである。したがっ
て、領域Aの面積は1521mm2、領域Bの面積は4
41mm2となって、開口率は29.0%となる。つま
り、このプラズマ処理装置のプレート6では、周辺の方
が中央部よりも開口率が高くなるように開口部19が形
成されている。
【0039】なお、必ずしも周辺の方が中央部よりも開
口率が高くなるように開口部が形成されているわけでは
なく、プラズマを生成する手段(プラズマ源の構造)に
よっては、中央部の方が周辺よりも開口率が高くなるよ
うに開口部が形成される場合もある。
【0040】このプラズマ処理装置に用いられているプ
レート6は、プラズマ処理が施される基板5から上方に
70mmのところに位置している。プレート6の寸法
は、短辺450mm、長辺550mm、厚み10mmで
ある。隣り合う開口部19の間隔は9mmである。開口
部の寸法はプレート6の短辺側と長辺側とでは異なって
いる。
【0041】たとえば、プレート6の短辺側には開口部
19は30列設けられている。中央付近に位置する14
個の開口部の短辺側の長さは5mm、その外側にそれぞ
れ位置する5個の開口部の短辺側の長さは6mm、さら
にその外側にそれぞれ位置する3個の開口部の短辺側の
長さは7mmである。
【0042】一方、プレート6の長辺側には開口部19
は44列設けられている。中央付近に位置する14個の
開口部の長辺側の長さは5mm、その外側にそれぞれ位
置する5個の開口部の短辺側の長さは6mm、さらにそ
の外側にそれぞれ位置する10個の開口部の短辺側の長
さは7mmである。
【0043】また、上述したように、開口部19および
その周辺部分のプレート6の表面には、石英ガラス等の
誘電体部材7が形成されている。この誘電体部材7とし
ては、たとえば、図8に示すように、開口部19にはめ
込むことのできる石英ガラス7などが好ましい。
【0044】このように、図1に示すプラズマ処理装置
ではプレートを設けたが、図2〜図4に示すプラズマ処
理装置では、対向電極を設けることなくプラズマを生成
することができること、そして、プラズマ15の領域と
基板5との距離をある程度確保することで基板5におけ
るプラズマ処理の均一性が向上するため、図1に示すよ
うなプレート6を設けずに、材料ガス噴出口8を設けた
供給配管31だけを配設させてもよい。
【0045】この場合の材料ガス供給配管としては、表
面にアルマイト処理が施された外径1/4インチのアル
ミニウム製配管を30mm間隔で格子状に接続するとと
もに、各配管に10mmピッチにて2個の直径0.5m
mのガス噴出口を設けたものが好ましい。
【0046】また、処理が施される基板表面において材
料ガスの分布を均一にするため、ガスが噴出す方向を基
板に垂直な方向に対して適切な角度となるようにガス噴
出口を設けることが好ましい。この角度は、処理が施さ
れる基板とガス噴出口が設けられた配管との距離によっ
て決定され、たとえば、この距離を60mmと設定した
場合には、約9.5°とすればよい。
【0047】実施の形態2 次に、上述したプラズマ処理装置を用いた酸化処理の一
例について説明する。
【0048】まず、シリコン膜が形成された基板をプラ
ズマ処理装置のロードロックチャンバにセットする。そ
のロードロックチャンバ内を排気して、基板5をプロセ
スチャンバ内に移動させる。次に、基板をヒータステー
ジ4(図1参照)上に載置し、基板を600℃以下の所
定の温度に加熱する。基板が所定の温度に達した段階で
プラズマ生成用のガス導入口より希ガスで希釈(1〜1
0%)した酸素ガスと気化した水を総流量の50%以下
にて供給する。
【0049】その後、高周波電力を供給してプラズマを
生成する。なお、基板の温度としては、良質な膜を形成
するためには低くても200℃程度に設定することが望
ましく、また、プロセスチャンバ1内の圧力を0.1〜
3Torr程度とすることが望ましいが、こられの条件
に限定されるものではない。
【0050】また、希ガスとしては膜の特性および酸化
レートの観点からクリプトン(ガス)を用いることが望
ましいが、クリプトンガスは高価であるため、コストの
点からアルゴンガスを用いてもよい。
【0051】図9に示すように、プロセスチャンバ1内
で生成したプラズマ15中の酸素ラジカル9はイオンに
比べてその寿命が長いため、プレート6に形成された開
口部19を通り抜けて基板5に到達する。酸素ラジカル
がプレート6を通り抜ける際に、プレート6の表面が石
英からなる誘電体部材7で覆われていることで酸素ラジ
カルの消滅が抑えられて、酸素ラジカルが基板5に効率
よく到達する。基板5上に到達した酸素ラジカル9によ
り基板5上に形成されたシリコン膜21の表面が直接酸
化されて絶縁膜22が形成される。
【0052】所望の厚さの絶縁膜22が形成された後、
引き続き同じプロセスチャンバ1において、図10に示
すように、CVD用材料ガス10としてモノシランをプ
ロセスガス導入口8からプロセスチャンバ1内に供給す
る。そして、モノシランと酸素ラジカル9と接触させる
ことにより、絶縁膜22を覆うように基板5上にシリコ
ン酸化膜23を形成する。このようにして、酸化処理が
行われる。
【0053】次に、上述した酸化処理を薄膜トランジス
タの形成に適用する場合について説明する。図11に、
本プラズマ処理装置を用いて形成された薄膜トランジス
タの断面構造を示す。薄膜トランジスタはp型またはn
型のいずれでもよく、液晶表示装置における薄膜トラン
ジスタアレイやドライバ回路に適用される。
【0054】図11に示すように、ガラスの基板5上に
下地膜として膜厚100〜300nm(1000〜30
00Å)のシリコン酸化膜34を形成する。そのシリコ
ン酸化膜34上に膜厚30〜50nm(300〜500
Å)のアモルファスシリコン膜(図示せず)を形成す
る。その後、そのアモルファスシリコン膜にレーザ光を
照射してアモルファスシリコン膜を多結晶化して多結晶
シリコン膜を形成する。
【0055】その多結晶シリコン膜にエッチングを施す
ことにより、島状の多結晶シリコン膜31、32、33
をそれぞれ形成する。多結晶シリコン膜31は最終的に
チャネル部となり、多結晶シリコン膜32はオフセット
部となり、多結晶シリコン膜33はソース・ドレイン部
となる。
【0056】次に、島状の多結晶シリコン膜31〜33
が形成された基板5をプロセスチャンバ1内に導入し
て、上述したように、酸素ラジカルにより多結晶シリコ
ン膜31〜33を酸化する。このとき、酸素プラズマを
生成するためのガスとして、たとえば、クリプトン3L
/min(3000sccm)、酸素0.1L/min
(100sccm)、気化した水0.5L/min(5
00sccm)とする。
【0057】酸素ラジカルにより多結晶シリコン膜3
1、32、33の表面に膜厚5nm(50Å)のシリコ
ン酸化膜22を形成後、連続して基板5の表面近傍にモ
ノシランガスを供給して、CVD(Chemical Vapor Dep
osition)法により膜厚100nm(1000Å)のシ
リコン酸化膜23を形成する。これらシリコン膜22、
23は、薄膜トランジスタにおけるゲート絶縁膜とな
る。
【0058】その後、膜厚350nm(3500Å)の
アルミニウム膜(図示せず)を形成する。そのアルミニ
ウム膜にエッチングを施すことによりゲート電極35を
形成する。このとき、ゲート電極35を形成するための
レジストを残した状態でゲート電極35を陽極酸化する
ことにより、ゲート電極35の側壁に酸化層(図示せ
ず)を形成する。
【0059】次に、高濃度不純物のイオンドーピングを
行う。不純物してはP型の場合にはボロン等、N型の場
合にはリン等が好ましい。その後、ゲート電極35の側
壁に形成された酸化層を除去し、低濃度不純物のイオン
ドーピングを行う。
【0060】次に、層間絶縁膜として膜厚300〜90
0nm(3000〜9000Å)のシリコン酸化膜38
を形成する。その後、シリコン酸化膜38にコンタクト
ホールを形成し、そのコンタクトホールを埋めるように
アルミニウム膜(図示せず)を形成する。
【0061】そのアルミニウム膜にエッチングを施すこ
とによりソース・ドレイン電極36を形成する。その
後、パッシベーション膜37を形成し、熱拡散による水
素化処理を施す。以上により、薄膜トランジスタが形成
される。
【0062】上述した薄膜トランジスタの形成方法で
は、ゲート絶縁膜を形成するための酸化方法に特徴があ
り、各膜厚値や薄膜トランジスタの構造については一例
に過ぎない。
【0063】次に、上述した酸化方法によって形成され
るシリコン酸化膜の評価について説明する。まず、ガラ
ス基板上に載置したシリコンウェハ(P型(1,0,
0))を基板とした。そのシリコンウェハ上にシリコン
酸化膜を形成し、そのシリコン酸化膜上にアルミニウム
電極を形成したMOS(Metal Oxide Semiconductor)
キャパシタを試料として作成した。
【0064】そして、このMOSキャパシタのC−V特
性から表面固定電荷密度を求めた。得られた表面固定電
荷密度(界面密度)の値は1010/cm2代の比較的低
い値であった。また、絶縁耐圧は、8〜10MeV(リ
ーク電流1×10-6A/cm 2のとき)であり、リーク
電流は1×10-11A代(電圧2MeVのとき)であっ
た。これらの値は高温処理により形成したシリコン酸化
膜と同レベルであった。
【0065】これは、実施の形態1において説明したプ
ラズマ処理装置を用いることで、酸素ラジカルによるシ
リコン膜の直接酸化により良好なシリコン膜とシリコン
酸化膜との界面が得られ、また、プラズマ中のイオンに
よるダメージを基板に与えることなくシリコン酸化膜を
形成することで、界面の電気的特性が良好になっている
ものと考えられる。そして、このプラズマ処理装置を用
いることで、比較的低温度(600℃以下)であって
も、大面積の基板に均一に膜を形成することができるこ
とがわかった。
【0066】なお、上述したプラズマ処理装置を用いた
製造方法では、基板5の加熱、シリコン膜21の直接酸
化およびプラズマCVDによるシリコン酸化膜の形成工
程を同一のプロセスチャンバ内で処理させたが、それぞ
れ専用のプロセスチャンバを設け、基板を搬送する搬送
装置を設置した真空チャンバで各プロセスチャンバ間を
結ぶようにしてもよい。これにより、各プロセスの最適
化を用に行うことができる、また、各プロセスチャンバ
のメンテナンスも容易に行うことができようになる。
【0067】今回開示された実施の形態はすべての点で
例示であって、制限的なものではないと考えられるべき
である。本発明は上記の説明ではなくて特許請求の範囲
によって示され、特許請求の範囲と均等の意味および範
囲内でのすべての変更が含まれることが意図される。
【0068】
【発明の効果】本発明の1つの局面における薄膜トラン
ジスタの製造方法によれば、プラズマの生成領域にシリ
コン膜が晒されないので、シリコン膜とシリコン酸化膜
(直接酸化)との界面やシリコン膜のバルクへのダメー
ジが抑えられて、清浄度が高く欠陥の少ないシリコン酸
化膜とシリコン酸化膜との界面が得られる。その結果、
600℃以下の比較的低温条件のもとで比較的短時間
で、絶縁耐性等の特性に優れた薄膜トランジスタにおけ
るゲート絶縁膜となる膜を形成することができる。
【0069】より具体的には、酸化工程では、酸素プラ
ズマ中に存在する酸素ラジカルによってシリコン膜が直
接酸化される。
【0070】そして、酸化工程では、処理室において酸
素プラズマが生成される空間と基板が配置される空間と
を仕切るプレート部を設け、プレート部に設けられた開
口部を介して酸素ラジカルがシリコン膜に到達するよう
にすることで、シリコン基板が酸素プラズマに晒される
のを確実に阻止することができるとともに、基板側へ酸
素ラジカルが均一に送り込まれてシリコン膜を均一に酸
化することができる。
【0071】好ましくは、酸化工程では、酸素プラズマ
は、酸素(O2)またはオゾン(O3)に加えて、ヘリウ
ム(He)、ネオン(Ne)、アルゴン(Ar)、クリ
プトン(Kr)およびキセノン(Xe)からなる群から
選ばれる少なくとも1種類の希ガスを含むガスによって
生成されることで、酸素のみからなるガスでプラズマを
生成させた場合と比べて、酸素ラジカルの生成密度が高
くなり、シリコン膜の酸化レートを上昇させることがで
きる。
【0072】また好ましくは、酸化工程では、酸素プラ
ズマは、水(H2O)または過酸化水素水(H22)を
さらに含むガスによって生成されることで、シリコン膜
にダメージを与えることなく、シリコン膜の酸化レート
をさらに上昇させることができる。
【0073】また、比較的膜厚の厚いシリコン酸化膜を
形成するには、酸化工程の後に、基板を大気に晒すこと
なく処理室内に基板を保持した状態で処理室内に材料ガ
スを導入し、基板上にシリコン酸化膜を形成する成膜工
程を備えていることが好ましく、この場合には、処理室
内に配置された基板を大気に晒すことなく成膜工程が連
続して行われることで、界面の清浄度を維持した状態で
シリコン酸化膜がより早いレートにて形成される。
【0074】本発明の他の局面におけるプラズマ処理装
置によれば、基板上に形成される膜等にダメージを与え
ることなくプラズマ処理を施すことができる。
【0075】好ましくは、処理室をプラズマが生成され
る空間と、基板が導入される空間とに仕切るプレート部
を備え、プレート部には酸素プラズマ中に存在する酸素
ラジカルを基板が導入される空間へ導くための開口部が
形成されていることで、プレート部の存在により、プラ
ズマが基板へダメージを及ぼすのを確実に阻止すること
ができるとともに、プラズマ中に存在する酸素ラジカル
がより均一に基板側へ送られて、基板に施される処理を
その面内おいて均一に行うことができる。
【0076】また好ましくは、プレート部の開口部の表
面は誘電体材料で被覆されていることで、誘電体材料が
被覆されていない部分と比べて、酸素ラジカルの消失を
抑制でき、基板に施される処理(酸化処理)の速度低下
を抑えることができる。
【図面の簡単な説明】
【図1】 本発明の実施の形態1に係るプラズマ処理装
置の一断面図である。
【図2】 同実施の形態において、第1の変形例に係る
プラズマ処理装置の一断面図である。
【図3】 同実施の形態において、第2の変形例に係る
プラズマ処理装置の一断面図である。
【図4】 同実施の形態において、第3の変形例に係る
プラズマ処理装置の一断面図である。
【図5】 同実施の形態において、図1に示すプラズマ
処理装置に用いられているプレートの斜視図である。
【図6】 同実施の形態において、図5に示すプレート
の部分拡大斜視図である。
【図7】 同実施の形態において、図5に示すプレート
の基板側の表面を示す平面図である。
【図8】 同実施の形態において、プレートに装着され
る誘電体部材の斜視図である。
【図9】 本発明の実施の形態2に係る酸化処理の一工
程を示す断面図である。
【図10】 同実施の形態において、図9に示す工程の
後に行われる工程を示す断面図である。
【図11】 同実施の形態において、薄膜トランジスタ
の構造を示す断面図である。
【符号の説明】
1 プロセスチャンバ、2 排気口、3 電極、4 加
熱ステージ、5 基板、6 プレート、7 誘電体部
材、8 材料ガス導入口、9 酸素ラジカル、10 材
料ガス、11 コイル、12 アンテナ、13 誘電体
窓、14 ガス導入口、15 酸素プラズマ、16 導
波管、17 配管、18 穴、19 開口部、21 シ
リコン膜、22 絶縁膜、23 シリコン酸化膜、3
1、32、33 多結晶シリコン膜、34 シリコン酸
化膜、35 ゲート電極、36 ソース・ドレイン電
極、37 パッシベーション膜、38 シリコン酸化
膜、41通路。
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F045 AA08 AA20 AB04 AB32 AD05 AD06 AE17 AE19 AE21 AF03 BB07 CA15 DP03 EF17 EH11 EH13 5F058 BA20 BB04 BB07 BD04 BF07 BF23 BF29 BF73 5F110 BB02 CC02 DD02 DD13 EE03 EE34 FF02 FF09 FF22 FF29 GG02 GG13 GG25 HJ01 HJ12 HL03 HM15 NN03 NN04 NN23 PP03 QQ09 QQ21

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 基板上にシリコン膜を形成する工程と、 前記シリコン膜が形成された前記基板を処理室に導入し
    て前記処理室に酸素プラズマを生成し、前記酸素プラズ
    マの生成領域に前記シリコン膜を晒すことなく前記シリ
    コン膜の表面を酸化する酸化工程とを備えた、薄膜トラ
    ンジスタの製造方法。
  2. 【請求項2】 前記酸化工程では、前記酸素プラズマ中
    に存在する酸素ラジカルによって前記シリコン膜が酸化
    される、請求項1記載の薄膜トランジスタの製造方法。
  3. 【請求項3】 前記酸化工程では、前記処理室において
    前記酸素プラズマが生成される空間と前記基板が配置さ
    れる空間とを仕切るプレート部を設け、前記プレート部
    に設けられた開口部を介して前記酸素ラジカルが前記シ
    リコン膜に到達する、請求項2記載の薄膜トランジスタ
    の製造方法。
  4. 【請求項4】 前記酸化工程では、前記酸素プラズマ
    は、酸素(O2)またはオゾン(O3)に加えて、ヘリウ
    ム(He)、ネオン(Ne)、アルゴン(Ar)、クリ
    プトン(Kr)およびキセノン(Xe)からなる群から
    選ばれる少なくとも1種類の希ガスを含むガスによって
    生成される、請求項1〜3のいずれかに記載の薄膜トラ
    ンジスタの製造方法。
  5. 【請求項5】 前記酸化工程では、前記酸素プラズマ
    は、水(H2O)または過酸化水素水(H22)をさら
    に含むガスによって生成される、請求項4記載の薄膜ト
    ランジスタの製造方法。
  6. 【請求項6】 前記酸化工程の後に、前記基板を大気に
    晒すことなく前記処理室内に前記基板を保持した状態で
    前記処理室内に材料ガスを導入し、前記基板上にシリコ
    ン酸化膜を形成する成膜工程を備えた、請求項1〜5の
    いずれかに記載の薄膜トランジスタの製造方法。
  7. 【請求項7】 処理室と、 前記処理室においてプラズマを生成するためのプラズマ
    発生源と、 前記プラズマ発生源により前記処理室内に生成されたプ
    ラズマと、前記処理室内に導入される基板との間に配設
    され、その基板に所定の膜を形成するための材料ガスを
    供給するガス導入口とを備え、 前記プラズマは、前記処理室に導入される基板が前記プ
    ラズマの生成領域に直接晒されない位置に生成される、
    プラズマ処理装置。
  8. 【請求項8】 前記処理室を前記プラズマが生成される
    空間と前記基板が導入される空間とに仕切るプレート部
    を備え、 前記プレート部には、前記酸素プラズマ中に存在する酸
    素ラジカルを前記基板が導入される空間へ導くための開
    口部が形成された、請求項7記載のプラズマ処理装置。
  9. 【請求項9】 前記プレート部の少なくとも前記開口部
    およびその近傍の表面は誘電体材料で被覆されている、
    請求項8記載のプラズマ処理装置。
JP2000364709A 2000-11-30 2000-11-30 薄膜トランジスタの製造方法およびそれに用いられるプラズマ処理装置 Withdrawn JP2002170820A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000364709A JP2002170820A (ja) 2000-11-30 2000-11-30 薄膜トランジスタの製造方法およびそれに用いられるプラズマ処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000364709A JP2002170820A (ja) 2000-11-30 2000-11-30 薄膜トランジスタの製造方法およびそれに用いられるプラズマ処理装置

Publications (1)

Publication Number Publication Date
JP2002170820A true JP2002170820A (ja) 2002-06-14

Family

ID=18835598

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000364709A Withdrawn JP2002170820A (ja) 2000-11-30 2000-11-30 薄膜トランジスタの製造方法およびそれに用いられるプラズマ処理装置

Country Status (1)

Country Link
JP (1) JP2002170820A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003100646A (ja) * 2001-09-27 2003-04-04 Sekisui Chem Co Ltd 放電プラズマ処理装置
JP2005268798A (ja) * 2004-03-15 2005-09-29 Sharp Corp 酸化物薄膜を製造する方法
JPWO2004008519A1 (ja) * 2002-07-17 2005-11-17 東京エレクトロン株式会社 酸化膜形成方法および電子デバイス材料
JPWO2004047157A1 (ja) * 2002-11-20 2006-04-13 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
JP2007048968A (ja) * 2005-08-10 2007-02-22 Mitsui Eng & Shipbuild Co Ltd ゲート絶縁膜及びその製造方法
TWI399839B (zh) * 2009-09-28 2013-06-21 Powertech Technology Inc 內置於半導體封裝構造之中介連接器
US8895388B2 (en) 2006-07-21 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device and a non-volatile semiconductor storage device including the formation of an insulating layer using a plasma treatment

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003100646A (ja) * 2001-09-27 2003-04-04 Sekisui Chem Co Ltd 放電プラズマ処理装置
JPWO2004008519A1 (ja) * 2002-07-17 2005-11-17 東京エレクトロン株式会社 酸化膜形成方法および電子デバイス材料
JPWO2004047157A1 (ja) * 2002-11-20 2006-04-13 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
JP4673063B2 (ja) * 2002-11-20 2011-04-20 東京エレクトロン株式会社 プラズマ処理装置
JP2005268798A (ja) * 2004-03-15 2005-09-29 Sharp Corp 酸化物薄膜を製造する方法
JP4703224B2 (ja) * 2004-03-15 2011-06-15 シャープ株式会社 酸化物薄膜を製造する方法
JP2007048968A (ja) * 2005-08-10 2007-02-22 Mitsui Eng & Shipbuild Co Ltd ゲート絶縁膜及びその製造方法
US8895388B2 (en) 2006-07-21 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device and a non-volatile semiconductor storage device including the formation of an insulating layer using a plasma treatment
TWI399839B (zh) * 2009-09-28 2013-06-21 Powertech Technology Inc 內置於半導體封裝構造之中介連接器

Similar Documents

Publication Publication Date Title
TWI325600B (ja)
TW473865B (en) Plasma CVD apparatus for large area CVD film
KR100440632B1 (ko) Cvd 장치의 클리닝 방법
US7759598B2 (en) Substrate treating method and production method for semiconductor device
US20160005833A1 (en) Feol low-k spacers
US20050136610A1 (en) Process for forming oxide film, apparatus for forming oxide film and material for electronic device
JP2003109941A (ja) プラズマ処理装置および表面処理方法
JPH08167596A (ja) プラズマ処理装置、プラズマ処理方法及び半導体装置の作製方法
JP2004172397A (ja) プラズマ処理装置およびプラズマ処理方法
JP4694108B2 (ja) 酸化膜形成方法、酸化膜形成装置および電子デバイス材料
JP5116357B2 (ja) シリコン層へのドーパント元素の導入方法、ポリシリコン太陽電池の製造方法、ポリシリコン型薄膜トランジスタの製造方法
US9343291B2 (en) Method for forming an interfacial layer on a semiconductor using hydrogen plasma
US7910495B2 (en) Plasma oxidizing method, plasma processing apparatus, and storage medium
WO2010095330A1 (ja) シリコン酸化膜の成膜方法および半導体装置の製造方法
JP4126517B2 (ja) 気相加工装置
JP3838397B2 (ja) 半導体製造方法
JP2002170820A (ja) 薄膜トランジスタの製造方法およびそれに用いられるプラズマ処理装置
TW201829821A (zh) 高壓退火及降低濕蝕刻速率
KR20060105588A (ko) 실리콘계 피처리물의 처리 방법, 처리 장치 및 반도체장치의 제조 방법
JP2023551182A (ja) 堆積残留物制御のためのシステム及び方法
JP3837718B2 (ja) Cvd装置及びcvd装置における成膜後の後処理工程を行う方法
US20120234491A1 (en) Plasma processing method and plasma processing apparatus
JP2005252012A (ja) 成膜方法、半導体素子の形成方法、半導体装置、及び表示装置
JP2015056499A (ja) 基板処理方法及び基板処理装置
TWI423336B (zh) 半導體元件及其製造方法,以及製造半導體元件之裝置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080205