JPWO2004047157A1 - プラズマ処理装置及びプラズマ処理方法 - Google Patents

プラズマ処理装置及びプラズマ処理方法 Download PDF

Info

Publication number
JPWO2004047157A1
JPWO2004047157A1 JP2004553212A JP2004553212A JPWO2004047157A1 JP WO2004047157 A1 JPWO2004047157 A1 JP WO2004047157A1 JP 2004553212 A JP2004553212 A JP 2004553212A JP 2004553212 A JP2004553212 A JP 2004553212A JP WO2004047157 A1 JPWO2004047157 A1 JP WO2004047157A1
Authority
JP
Japan
Prior art keywords
plasma
opening
plasma processing
diameter
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004553212A
Other languages
English (en)
Other versions
JP4673063B2 (ja
Inventor
敏雄 中西
敏雄 中西
西田　辰夫
辰夫 西田
成則 尾▲崎▼
成則 尾▲崎▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JPWO2004047157A1 publication Critical patent/JPWO2004047157A1/ja
Application granted granted Critical
Publication of JP4673063B2 publication Critical patent/JP4673063B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32633—Baffles
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/06—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases
    • C23C8/36—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases using ionised gases, e.g. ionitriding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H01J37/32211—Means for coupling power to the plasma
    • H01J37/3222—Antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3211—Nitridation of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Solid-Phase Diffusion Into Metallic Material Surfaces (AREA)

Abstract

本発明によれば，シリコン基板表面を窒化処理するにあたり，プラズマ発生部とシリコン基板との間に，開口部を有する仕切り板が配置され，シリコン基板表面における電子密度が，１ｅ＋７（個・ｃｍ−３）〜１ｅ＋９（個・ｃｍ３）となるように制御される。本発明によれば，シリコン基板及び窒化膜の劣化が効果的に抑制される。

Description

本発明は，プラズマを用いてシリコン基板を窒化処理したり，あるいは酸化処理するプラズマ処理装置及びプラズマ処理方法に関するものである。
発明の背景
プラズマを用いたシリコン基板の窒化処理に際しては，例えば，マイクロ波励起されたアルゴンあるいはクリプトンのような希ガスプラズマ中に，窒素あるいは窒素と水素，あるいはＮＨ３ガスのような窒素を含んだガスを導入する。これにより，ＮラジカルあるいはＮＨラジカルを発生させ，シリコン酸化膜表面を窒化膜に変換する。また，シリコン基板表面をマイクロ波プラズマにより直接に窒化する方法もある。
従来の装置及び方法によると，シリコン酸化膜（シリコン基板）上に入射したイオンにより，下地膜（Ｓｉ，ＳｉＯ２）又は，成膜している膜（ＳｉＮ）がダメージを受けることがある。膜のダメージにより，基板が劣化し，リーク電流の増大，界面特性の劣化によるトランジスタ特性の劣化等の不都合を招く場合がある。
また，別の問題として，シリコン酸化膜とシリコン窒化膜との界面への酸素の拡散により，シリコン窒化膜の膜厚が必要以上に増大することがあった。
本発明は，上記のような状況に鑑みてなされたものであり，シリコン基板（シリコン酸化膜）及び窒化膜の劣化を効果的に抑制可能なプラズマ処理装置及びプラズマ処理方法を提供することを第１の目的とする。
また，シリコン窒化膜の膜厚増大を効果的に抑制可能なプラズマ処理装置及びプラズマ処理方法を提供することを第２の目的とする。
上記目的を達成するために，本発明の第１の態様に係るプラズマ処理装置は，プラズマ発生部とシリコン基板との間に，開口部を有する仕切り板を配置している。
このように処理容器内に仕切り板を配置することにより，シリコン基板上に到達するイオンエネルギーが緩和され，シリコン基板や窒化膜自体へのダメージを効果的に抑制可能となる。また，仕切り板の開口部を透過してシリコン基板に達したガスの基板上での流速が増すことになり，シリコン基板表面の酸素分圧が低下し，窒化膜からシリコン基板の表面側に抜ける酸素の量が増加する。その結果，窒化膜の厚さ増大を効果的に抑制可能となる。
仕切り板としては，シリコン基板の形状に対応した領域内に配置された多数の開口部を有するものを使用することが好ましい。この際，各開口部の開口面積は，例えば，１３ｍｍ２〜４５０ｍｍ２，仕切り板の厚さは，３ｍｍ〜７ｍｍ，仕切り板の位置は，シリコン基板の表面から２０〜４０ｍｍ上方とすることが好ましい。
また開口部の大きさについていうと，各開口部は全て同一の大きさであってもよいが，前記仕切板における中央部の開口部の径を，該中央部の外側に位置する開口部の径よりも小さく設定してもよい。これによって，シリコン基板の中央部の窒化膜の厚さ増大を，その外側よりもさらに抑制することができる。例えば中央部の開口部の直径を９．５ｍｍ，該中央部の外側に位置する開口部の直径を１０ｍｍとすることができる。さらにまた前記仕切板における中央部の開口部の径を，該中央部の外側に位置する開口部の径よりも大きく設定した場合には，シリコン基板の中央部の窒化膜の厚さ増大を，その外側よりも促進することができる。
また本発明は，プラズマを用いて酸化処理する装置にも適用できる。すなわち，処理容器内に配置されたシリコン基板に対して，プラズマを用いて酸化処理を行うプラズマ処理装置において，プラズマ発生部と前記シリコン基板との間に，開口部を有する仕切板が配置された装置も提案できる。この場合も，仕切板における中央部の開口部の径は，該中央部の外側に位置する開口部の径よりも小さく設定してもよい。例えば中央部の開口部の直径は２ｍｍ，該中央部の外側に位置する開口部の直径は２．５ｍｍに設定してもよい。さらにまたその逆に仕切板における中央部の開口部の径を，該中央部の外側に位置する開口部の径よりも大きく設定してもよい。
本発明の他の態様に係るプラズマ処理方法においては，シリコン基板表面における電子密度が１ｅ＋７（個・ｃｍ−３）〜１ｅ＋９（個・ｃｍ−３）となるように制御される。上述のように，シリコン基板上のイオンエネルギーとイオン密度が弱まることにより，シリコン基板や窒化膜へのダメージを効果的に抑制することができる。
更に，本発明の他の態様に係るプラズマ処理方法においては，シリコン基板表面におけるガス流速が１ｅ−２（ｍ・ｓｅｃ−１）〜１ｅ＋１（ｍ・ｓｅｃ−１）がとなるように制御される。上述のように，シリコン基板上のガス流速が増すと，シリコン基板表面の酸素分圧が低下し，窒化膜からシリコン基板の表面側に抜ける酸素の量が増加する。その結果，窒化膜の厚さ増大を効果的に抑制することができる。
図１は，本発明の実施例に係るプラズマ処理装置の構成を示す概略図である。
図２は，実施例に使用されるプラズマバッフルプレートの平面図である。
図３の（Ａ）〜（Ｃ）は，実施例のプラズマ処理工程の一部を示す概略図である。
図４は，窒化処理の時間の経過に伴う膜中の窒素含有割合の変化を示すグラフである。
図５は，処理圧力の変化に伴う電子密度の変化を示すグラフである。
図６は，処理圧力の変化に伴う電子温度の変化を示すグラフである。
図７は，開口部の大きさが中央部とその外周とでは異なったプラズマバッフルプレートの平面図である。
図１は，本発明の実施例に係るプラズマ処理装置１０の概略構成を示す。プラズマ処理装置１０は，被処理基板としてのシリコンウエハＷを保持する基板保持台１２が形成された処理容器１１を有し，処理容器１１内の空気（ガス）は排気ポート１１Ａ，１１Ｂを介して排気される。なお，基板保持台１２は，シリコンウエハＷを加熱するヒータ機能を有している。
処理容器１１の上方は，基板保持台１２上のシリコンウエハＷに対応して開口部が形成されている。この開口部は，石英やＡｌ２Ｏ３からなる誘電体板１３によって塞がれている。誘電体板１３の上（外側）には，アンテナとして機能するスロット板１４が配置されている。このスロット板１４は，導電性を有する材質，たとえば銅の薄い円板からなり，多数の長孔１４ａが形成されている。これら長孔１４ａは，全体として同心円状，あるいは略渦巻状に配列されている。
スロット板１４の上（外側）には，石英，アルミナ，窒化アルミニウム等からなる誘電体板１５が配置されている。この誘電体板１５は，遅波板又は波長短縮板と呼ばれることがある。誘電体板１５の上（外側）には，冷却プレート１６が配置されている。冷却プレート１６の内部には，冷媒が流れる冷媒路１６ａが設けられている。また，処理容器１１の上端中央には，マイクロ波供給装置１７で発生させた例えば２．４５ＧＨｚのマイクロ波を導入する同軸導波管１８が設けられている。
処理容器１１内のシリコンウエハＷの上方には，石英，アルミナ又は金属からなる，仕切板としてのプラズマバッフルプレート２０が配置される。プラズマバッフルプレート２０は，処理容器１１の内壁に設けられた石英製のライナー２１によって保持されている。プラズマバッフルプレート２０の詳細については，後述する。基板保持台１２の周囲には，アルミニウムからなるガスバッフル板２６が配置されている。ガスバッフル板２６の下面には石英カバー２８が設けられている。
処理容器１１の内壁には，ガスを導入するためのガスノズル２２が設けられている。ガスノズルから供給されるガスの流量は，マスフローコントローラ２３によって制御される。処理容器１１の内壁の内側には，容器全体を囲むように冷媒流路２４が形成されている。
図２は，プラズマバッフルプレート２０の構造を示す。プラズマバッフルプレート２０は，厚さ３ｍｍ〜７ｍｍ（例えば，約５ｍｍ）の円盤状のプレートの中央付近に多数の開口部２０ａを形成することによって構成される。なお，図中の開口部２０ａの大きさ，配置等は模式的に示したものであり，実際に使用するものとは異なる場合があることは言うまでもない。
プラズマバッフルプレート２０は，例えば，石英，アルミニウム，アルミナ，シリコン，金属等から成形することができる。プラズマバッフルプレート２０の位置は，シリコンウエハＷの表面から高さＨ２（２０ｍｍ〜５０ｍｍ，例えば３０ｍｍ）とし，シャワープレート１４の下面から距離Ｈ１（４０ｍｍ〜１１０ｍｍ，例えば８０ｍｍ）とする。プラズマバッフルプレート２０がシリコンウエハＷ表面に近すぎると，均一な酸化・窒化処理の妨げになる。一方，プラズマバッフルプレート２０がシリコンウエハＷの表面から遠すぎると，プラズマ密度が低下し，酸化・窒化が進行し難くなる。
直径約２００ｍｍのシリコンウエハＷを処理する場合には，プラズマバッフルプレート２０の直径Ｄ１を３６０ｍｍ，開口部２０ａが配置される領域の直径Ｄ２を２５０ｍｍとすることができる。直径約３００ｍｍのシリコンウエハＷを扱う場合には，ウエハの大きさに応じて，Ｄ１，Ｄ２の大きさを適宜変更する。また，シリコンウエハＷ表面の均一な処理を図るため，Ｄ２の値は，プラズマバッフルプレート２０のシリコンウエハＷからの距離Ｈ２に応じて設定することが好ましいが，例えば１５０ｍｍ以上あることが好ましい。
プラズマバッフルプレート２０に形成される開口部２０ａの直径としては，２．５ｍｍ〜１０ｍｍに設定することができる。例えば，開口部２０ａの直径を２．５ｍｍとした場合には，その数は，１０００〜３０００程度とすることができる。また，開口部２０ａの直径を５．０ｍｍ又は１０．０ｍｍとした場合には，その数は，３００〜７００程度とすることができる。開口部２０ａの成形にはレーザ加工法を採用することができる。なお，開口部２０ａの形状は円形に限らず，スリット状であってもよい。この時，各開口部２０ａの開口面積を３ｍｍ２〜４５０ｍｍ２とすることが好ましい。開口部２０ａの開口面積が大きすぎると，イオン密度が高くなり，ダメージを低減できない。一方，開口面積が小さすぎると，プラズマ密度が低下し，酸化・窒化が進行し難くなる。また，開口部２０ａの開口面積は，プラズマバッフルプレート２０の厚さを考慮して設定することが好ましい。
上記のような構成のプラズマ処理装置１０を用いてプラズマ処理を行う際には，まず，排気ポート１１Ａ，１１Ｂを介して処理容器１１内部の排気が行われ，処理容器１１が所定の処理圧に設定される。その後，ガスノズル２２からアルゴン，Ｋｒ等の不活性ガスと共に酸化ガスや窒化ガスが導入される。
また，同軸導波管１８を通って供給される周波数が，数ＧＨｚ，例えば２．４５ＧＨｚのマイクロ波を，誘電体板１５，スロット板１４，誘電体板１３を介して処理容器１１中に導入する。処理容器１１内での高密度マイクロ波プラズマ励起によって形成されたラジカルは，プラズマバッフルプレート２０を介してシリコンウエハＷの表面に達する。シリコンウエハＷに到達したラジカル（ガス）は，ウエハ表面に沿って径方向（放射方向）に流れ，速やかに排気される。これにより，ラジカルの再結合が抑制され，効率的で非常に一様な基板処理が，低温において可能になる。
図３（Ａ）〜（Ｃ）は，図１のプラズマ処理装置１０を使った本実施例による基板処理プロセスを示す。
シリコン基板３１（シリコンウエハＷに対応）を処理容器１１中に導入し，ガスノズル２２からＫｒと酸素の混合ガスを導入する。このガスをマイクロ波プラズマで励起することにより原子状酸素（酸素ラジカル）Ｏ＊が形成される。そうすると，図３（Ａ）に示すように，かかる原子状酸素Ｏ＊は，プラズマバッフルプレート２０を介してシリコン基板３１の表面に達する。
原子状酸素によってシリコン基板３１の表面を処理することにより，図３（Ｂ）に示すように，シリコン基板３１の表面に厚さが１．６ｎｍのシリコン酸化膜３２が形成される。このようにして形成されたシリコン酸化膜３２は，４００℃程度の非常に低い基板温度で形成されたにもかかわらず，１０００℃以上の高温で形成された熱酸化膜に匹敵するリーク電流特性を有する。
次に，図３（Ｃ）に示す工程において，処理容器１１中にアルゴンと窒素の混合ガスを供給し，基板温度を４００℃に設定してマイクロ波を供給することによりプラズマを励起する。
図３（Ｃ）の工程では，処理容器１１の内圧を０．７Ｐａに設定し，アルゴンガスを例えば１０００ＳＣＣＭの流量で，また窒素ガスを例えば４０ＳＣＣＭの流量で供給する。その結果，シリコン酸化膜３２の表面がシリコン窒化膜３２Ａに変換される。なお，シリコン酸化膜３２は，熱酸化膜であってもよい。
図３（Ｃ）の工程は，２０秒間以上，例えば４０秒間継続され，その結果，シリコン窒化膜３２Ａは成長し，ターンアラウンド点を過ぎるとシリコン窒化膜３２Ａの下のシリコン酸化膜３２中の酸素がシリコン基板３１中に侵入を開始する。
本実施例においては，処理容器１１内にプラズマバッフルプレート２０を配置しているため，シリコンウエハＷ上に到達するイオンエネルギーとプラズマ密度が減少する。具体的には，シリコンウエハＷ表面における電子密度が１ｅ＋７（個・ｃｍ−３）〜１ｅ＋９（個・ｃｍ−３）となるように制御される。これにより，シリコン酸化膜３２や窒化膜３２Ａへのダメージを与えると思われるイオン密度が減少し，シリコン酸化膜３２や窒化膜３２Ａへのダメージが緩和される。
シリコンウエハＷの表面の電子密度を制御する場合，例えば（ａ）プラズマバッフルプレート２０の径を小さくする，（ｂ）プラズマバッフルプレート２０とウエハＷ表面との間隔を大きくする，（ｃ）ラズマバッフルプレート２０の厚さを大きくする，ことにより電子密度を下げることができる。
また，プラズマバッフルプレート２０の開口部２０ａを通過してシリコンウエハＷに達したガスは，ウエハＷ上での流速が増加する。具体的には，シリコンウエハＷ表面におけるガス流速が１ｅ−２（ｍ・ｓｅｃ−１）〜１ｅ＋１（ｍ・ｓｅｃ−１）となるように制御される。その結果，シリコンウエハＷ表面の酸素分圧が低下し，窒化膜３２ＡからシリコンウエハＷの表面側に抜ける酸素の量が増加するため，窒化膜３２Ａの膜厚増大が緩和される。そのようなガス流速の制御は，開口部２０ａの大きさの調整によってなされ，小さくするほど流速は増加する。
さらにまたプラズマ処理装置１０は，スロット板１４を使用してマイクロ波によるプラズマを発生させているので，低いパワーで高密度のプラズマを発生させることができ，この点からも基板に対するダメージが極めて少ない処理を実施することが可能である。
次にプラズマ処理装置１０を用いて，シリコン基板に対して実際に窒化処理を行った結果を図４〜図６に示す。本発明の効果を明らかにするため，プラズマバッフルプレート２０を持たない従来のプラズマ処理装置との比較も併せて示されている。なお処理の条件は，次の通りである。
すなわち，基板温度は４００℃，マイクロ波のパワーは１５００Ｗ，処理容器内の圧力は５０〜２０００ｍＴｏｒｒ，窒素ガスの流量は４０〜１５０ｓｃｃｍ，アルゴンガスの流量は１０００〜２０００ｓｃｃｍである。
図４は，処理時間−膜中の窒素の割合を示しており，プラズマバッフルプレートを持たない従来の装置では，１０秒間に約３０％の窒素の割合増加をみるが，本発明のようにプラズマバッフルプレートを持った装置によれば，時間の経過に伴う膜中の窒素の割合増加が緩やかである。したがって本発明の方が，窒化レートを制御しやすくなっている。
図５は，処理圧力を変えた際の電子密度の変化を示しており，本発明のようにプラズマバッフルプレートを持った装置の方が，全ての圧力値で，従来よりも電子密度が低くなっていることが確認できる。したがって，本発明によれば，窒化膜に対するダメージを抑えることが確認できた。
図６は，処理圧力を変えた際の電子温度の変化を示しており，本発明のようにプラズマバッフルプレートを持った装置の方が，全ての圧力値で，従来よりも電子温度が低くなっていることが確認できる。したがって，本発明によれば，チャージアップに起因する基板に対するダメージを従来よりも抑えることが可能である。
なお前記した実施例で使用したプラズマバッフルプレート２０は，開口部２０ａの大きさが全て同一のものを使用したが，図７に示したように，直径Ｄ３で示される円形の中央部領域の開口部２０ｂの大きさを，直径Ｄ２で示されるその外側の領域の開口部２０ｂよりも小さく設定してもよい。例えば開口部２０ａの直径が１０ｍｍの場合，中央部の開口部２０ｂの直径は，それより小さい，例えば９．５ｍｍに設定してもよい。
このように中央部の開口部２０ｂの大きさを，その外側の領域に位置する開口部２０ａよりも小さくすることで，当該中央部を通過する窒素ラジカルの量を減少させることができ，それによって基板中央部での窒化を抑えることができる。したがって，例えば中央部の膜厚が増大するような傾向にある装置特性，処理特性があった場合には，図７に示したような中央部の開口部２０ｂの径が小さいプラズマバッフルプレート２０を使用することによって，中央部の膜厚の成長を抑制し，結果的に基板全体として均一な窒化処理を行ない，均一な膜厚を実現できる。
逆に中央部の開口部２０ｂの大きさを，その外側の領域に位置する開口部２０ａよりも大きくすると，当該中央部を通過する窒素ラジカルの量を他よりも増加させて基板中央部での窒化を促進させることができる。したがって，例えば中央部の膜厚が他よりも減少するような傾向にある装置特性，処理特性があった場合には，そのように中央部の開口部２０ｂの大きさが，その外側の領域に位置する開口部２０ａよりも大きいプラズマバッフルプレート２０を使用することで，均一な膜厚を実現できる。
またプラズマバッフルプレート２０自体の厚さを変化させることにより，窒化レートの制御できる。すなわちプラズマバッフルプレート２０の厚さを大きくすると窒化レートをより抑制することができる。
さらにまた前記実施の形態におけるプラズマ処理装置は，窒化処理を行う装置として構成されていたが，装置構成自体はそのままで，これを酸化処理の装置としても使用できる。
既述した窒化処理の場合と同様，プラズマバッフルプレートを採用することで，イオンエネルギーとイオン密度を減少させ，シリコン酸化膜へのダメージを緩和させることができる。
本発明は，半導体デバイスの製造工程における窒化膜，酸化膜の形成にとって非常に有効である。
 符号の説明
１０ プラズマ処理装置
１１ プラズマ処理容器
１２ 基板保持台
２０ プラズマバッフルプレート
２０ａ 開口部
３１ シリコン基板
３２ シリコン酸化膜
３２Ａ シリコン窒化膜
Ｗ シリコン基板

Claims (15)

  1. 処理容器内に配置されたシリコン基板に対して，プラズマを用いて窒化処理を行うプラズマ処理装置であって，
    プラズマ発生部と前記シリコン基板との間に，開口部を有する仕切り板が配置されている。
  2. 請求項１のプラズマ処理装置において，
    前記仕切り板は，前記シリコン基板の形状に対応した領域内に配置された多数の開口部を有し，
    各開口部の開口面積は，１３ｍｍ２〜４５０ｍｍ２である。
  3. 請求項１のプラズマ処理装置において，
    前記仕切り板の厚さは，３ｍｍ〜７ｍｍである。
  4. 請求項１のプラズマ処理装置において，
    前記仕切り板の位置は，前記シリコン基板の表面から２０〜４０ｍｍ上方である。
  5. 請求項１のプラズマ処理装置において，
    前記仕切板における各開口部の径は，全て同一である。
  6. 請求項１に記載のプラズマ処理装置において，
    前記仕切板における中央部の開口部の径は，該中央部の外側に位置する開口部の径よりも小さい。
  7. 請求項６に記載のプラズマ処理装置において，
    中央部の開口部の直径は９．５ｍｍであり，該中央部の外側に位置する開口部の直径は１０ｍｍである。
  8. 請求項１に記載のプラズマ処理装置において，
    前記仕切板における中央部の開口部の径は，該中央部の外側に位置する開口部の径よりも大きい。
  9. 処理容器内に配置されたシリコン基板に対して，プラズマを用いて酸化処理を行うプラズマ処理装置であって，
    プラズマ発生部と前記シリコン基板との間に，開口部を有する仕切板が配置されている。
  10. 請求項９に記載のプラズマ処理装置において，
    前記仕切板における各開口部の径は，全て同一である。
  11. 請求項９に記載のプラズマ処理装置において，
    前記仕切板における中央部の開口部の径は，該中央部の外側に位置する開口部の径よりも小さい。
  12. 請求項１１に記載のプラズマ処理装置において，
    中央部の開口部の直径は２ｍｍであり，該中央部の外側に位置する開口部の直径は２．５ｍｍである。
  13. 請求項９に記載のプラズマ処理装置において，
    前記仕切板における中央部の開口部の径は，該中央部の外側に位置する開口部の径よりも大きい。
  14. 処理容器内に配置されたシリコン基板に対して，プラズマを用いて窒化処理を行うプラズマ処理方法において，
    前記シリコン基板表面における電子密度が１ｅ＋７（個・ｃｍ−３）〜１ｅ＋９（個・ｃｍ−３）となるように制御される。
  15. 処理容器内に配置されたシリコン基板に対して，プラズマを用いて窒化処理を行うプラズマ処理方法において，
    前記シリコン基板表面におけるガス流速が１ｅ−２（ｍ・ｓｅｃ−１）〜１ｅ＋１（ｍ・ｓｅｃ−１）となるように制御される。
JP2004553212A 2002-11-20 2003-11-20 プラズマ処理装置 Expired - Fee Related JP4673063B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002335893 2002-11-20
JP2002335893 2002-11-20
PCT/JP2003/014797 WO2004047157A1 (ja) 2002-11-20 2003-11-20 プラズマ処理装置及びプラズマ処理方法

Publications (2)

Publication Number Publication Date
JPWO2004047157A1 true JPWO2004047157A1 (ja) 2006-04-13
JP4673063B2 JP4673063B2 (ja) 2011-04-20

Family

ID=32321786

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004553212A Expired - Fee Related JP4673063B2 (ja) 2002-11-20 2003-11-20 プラズマ処理装置

Country Status (7)

Country Link
US (1) US20050205013A1 (ja)
JP (1) JP4673063B2 (ja)
KR (3) KR100900589B1 (ja)
CN (2) CN100490073C (ja)
AU (1) AU2003284598A1 (ja)
TW (1) TWI252517B (ja)
WO (1) WO2004047157A1 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006310736A (ja) * 2005-03-30 2006-11-09 Tokyo Electron Ltd ゲート絶縁膜の製造方法および半導体装置の製造方法
WO2006106665A1 (ja) * 2005-03-31 2006-10-12 Tokyo Electron Limited 基板の窒化処理方法および絶縁膜の形成方法
TW200709296A (en) * 2005-05-31 2007-03-01 Tokyo Electron Ltd Plasma treatment apparatus and plasma treatment method
JP2007042951A (ja) * 2005-08-04 2007-02-15 Tokyo Electron Ltd プラズマ処理装置
JP2007149788A (ja) * 2005-11-24 2007-06-14 Aqua Science Kk リモートプラズマ装置
JP4943047B2 (ja) * 2006-04-07 2012-05-30 東京エレクトロン株式会社 処理装置及び処理方法
JP5425361B2 (ja) * 2006-07-28 2014-02-26 東京エレクトロン株式会社 プラズマ表面処理方法、プラズマ処理方法およびプラズマ処理装置
KR101123538B1 (ko) * 2006-07-28 2012-03-15 도쿄엘렉트론가부시키가이샤 석영제부재
TW200834730A (en) * 2006-09-29 2008-08-16 Tokyo Electron Ltd Method for forming silicon oxide film, plasma processing apparatus and storage medium
KR101253785B1 (ko) * 2006-12-28 2013-04-12 주식회사 케이씨텍 기판 표면처리장치
US20080236490A1 (en) * 2007-03-29 2008-10-02 Alexander Paterson Plasma reactor with an overhead inductive antenna and an overhead gas distribution showerhead
JP4838197B2 (ja) * 2007-06-05 2011-12-14 東京エレクトロン株式会社 プラズマ処理装置，電極温度調整装置，電極温度調整方法
US8512509B2 (en) * 2007-12-19 2013-08-20 Applied Materials, Inc. Plasma reactor gas distribution plate with radially distributed path splitting manifold
JP2009177088A (ja) * 2008-01-28 2009-08-06 Tokyo Electron Ltd 基板処理装置
US20110226280A1 (en) * 2008-11-21 2011-09-22 Axcelis Technologies, Inc. Plasma mediated ashing processes
US20100130017A1 (en) * 2008-11-21 2010-05-27 Axcelis Technologies, Inc. Front end of line plasma mediated ashing processes and apparatus
WO2011042949A1 (ja) * 2009-10-05 2011-04-14 株式会社島津製作所 表面波プラズマｃｖｄ装置および成膜方法
US9070760B2 (en) * 2011-03-14 2015-06-30 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US9048190B2 (en) * 2012-10-09 2015-06-02 Applied Materials, Inc. Methods and apparatus for processing substrates using an ion shield
US9230819B2 (en) * 2013-04-05 2016-01-05 Lam Research Corporation Internal plasma grid applications for semiconductor fabrication in context of ion-ion plasma processing
US9245761B2 (en) 2013-04-05 2016-01-26 Lam Research Corporation Internal plasma grid for semiconductor fabrication
US9147581B2 (en) 2013-07-11 2015-09-29 Lam Research Corporation Dual chamber plasma etcher with ion accelerator
CN104342632B (zh) * 2013-08-07 2017-06-06 北京北方微电子基地设备工艺研究中心有限责任公司 预清洗腔室及等离子体加工设备
JP2017157778A (ja) 2016-03-04 2017-09-07 東京エレクトロン株式会社 基板処理装置
US11424107B2 (en) * 2018-06-29 2022-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Temperature-controlled plasma generation system

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05163573A (ja) * 1991-12-12 1993-06-29 Canon Inc 薄膜形成装置および薄膜形成方法
JPH08167596A (ja) * 1994-12-09 1996-06-25 Sony Corp プラズマ処理装置、プラズマ処理方法及び半導体装置の作製方法
JP2001081570A (ja) * 1999-09-16 2001-03-27 Nissin Electric Co Ltd 薄膜形成方法及び装置
JP2002016056A (ja) * 2000-06-29 2002-01-18 Nec Corp リモートプラズマｃｖｄ装置及び膜形成方法
JP2002170820A (ja) * 2000-11-30 2002-06-14 Sharp Corp 薄膜トランジスタの製造方法およびそれに用いられるプラズマ処理装置
JP2004047580A (ja) * 2002-07-09 2004-02-12 Arieesu Gijutsu Kenkyu Kk 成膜装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2892070B2 (ja) * 1989-01-26 1999-05-17 キヤノン株式会社 堆積膜形成装置
FR2653633B1 (fr) * 1989-10-19 1991-12-20 Commissariat Energie Atomique Dispositif de traitement chimique assiste par un plasma de diffusion.
JP3288490B2 (ja) * 1993-07-09 2002-06-04 富士通株式会社 半導体装置の製造方法及び半導体装置の製造装置
JP2611732B2 (ja) * 1993-12-13 1997-05-21 日本電気株式会社 プラズマ処理装置
US5783100A (en) * 1994-03-16 1998-07-21 Micron Display Technology, Inc. Method of high density plasma etching for semiconductor manufacture
US5900103A (en) * 1994-04-20 1999-05-04 Tokyo Electron Limited Plasma treatment method and apparatus
JP3317209B2 (ja) * 1997-08-12 2002-08-26 東京エレクトロンエイ・ティー株式会社 プラズマ処理装置及びプラズマ処理方法
JP3364675B2 (ja) * 1997-09-30 2003-01-08 東京エレクトロンエイ・ティー株式会社 プラズマ処理装置
US6238527B1 (en) * 1997-10-08 2001-05-29 Canon Kabushiki Kaisha Thin film forming apparatus and method of forming thin film of compound by using the same
US6203657B1 (en) * 1998-03-31 2001-03-20 Lam Research Corporation Inductively coupled plasma downstream strip module
US6335293B1 (en) * 1998-07-13 2002-01-01 Mattson Technology, Inc. Systems and methods for two-sided etch of a semiconductor substrate
JP2000100790A (ja) * 1998-09-22 2000-04-07 Canon Inc プラズマ処理装置及びそれを用いた処理方法
US7091605B2 (en) * 2001-09-21 2006-08-15 Eastman Kodak Company Highly moisture-sensitive electronic device element and method for fabrication
JP4504511B2 (ja) * 2000-05-26 2010-07-14 忠弘 大見 プラズマ処理装置
JP4382265B2 (ja) * 2000-07-12 2009-12-09 日本電気株式会社 酸化シリコン膜の形成方法及びその形成装置
JP4366856B2 (ja) * 2000-10-23 2009-11-18 東京エレクトロン株式会社 プラズマ処理装置
JP2003092291A (ja) * 2001-09-19 2003-03-28 Hitachi Kokusai Electric Inc 基板処理装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05163573A (ja) * 1991-12-12 1993-06-29 Canon Inc 薄膜形成装置および薄膜形成方法
JPH08167596A (ja) * 1994-12-09 1996-06-25 Sony Corp プラズマ処理装置、プラズマ処理方法及び半導体装置の作製方法
JP2001081570A (ja) * 1999-09-16 2001-03-27 Nissin Electric Co Ltd 薄膜形成方法及び装置
JP2002016056A (ja) * 2000-06-29 2002-01-18 Nec Corp リモートプラズマｃｖｄ装置及び膜形成方法
JP2002170820A (ja) * 2000-11-30 2002-06-14 Sharp Corp 薄膜トランジスタの製造方法およびそれに用いられるプラズマ処理装置
JP2004047580A (ja) * 2002-07-09 2004-02-12 Arieesu Gijutsu Kenkyu Kk 成膜装置

Also Published As

Publication number Publication date
AU2003284598A1 (en) 2004-06-15
US20050205013A1 (en) 2005-09-22
WO2004047157A1 (ja) 2004-06-03
JP4673063B2 (ja) 2011-04-20
KR100810794B1 (ko) 2008-03-07
KR20050075442A (ko) 2005-07-20
KR100900589B1 (ko) 2009-06-02
TW200419649A (en) 2004-10-01
KR20070110942A (ko) 2007-11-20
KR100883697B1 (ko) 2009-02-13
CN101414560A (zh) 2009-04-22
TWI252517B (en) 2006-04-01
CN100490073C (zh) 2009-05-20
KR20070110943A (ko) 2007-11-20
CN1714430A (zh) 2005-12-28

Similar Documents

Publication Publication Date Title
JP4673063B2 (ja) プラズマ処理装置
KR100997868B1 (ko) 플라즈마 처리 장치 및 플라즈마 처리 방법
KR100914542B1 (ko) 반도체 장치의 제조 방법, 플라즈마 산화 처리 방법, 플라즈마 처리 장치 및 이 플라즈마 처리 장치를 제어하는 컴퓨터 판독 가능한 기억 매체
JP4979575B2 (ja) 基板の窒化処理方法および絶縁膜の形成方法
KR100945770B1 (ko) 실리콘 산화막의 형성 방법, 반도체 장치의 제조 방법 및컴퓨터 기억 매체
KR100966927B1 (ko) 절연막의 제조 방법 및 반도체 장치의 제조 방법
JP2006135161A (ja) 絶縁膜の形成方法及び装置
KR101477831B1 (ko) 플라즈마 질화 처리에 있어서의 챔버 내의 전처리 방법, 플라즈마 처리 방법, 및 플라즈마 처리 장치
US20080093658A1 (en) Method for Nitriding Tunnel Oxide Film, Method for Manufacturing Non-Volatile Memory Device, Non-Volatile Memory Device, Control Program and Computer-Readable Recording Medium
JP5358436B2 (ja) プラズマ処理方法およびプラズマ処理装置
JPWO2006046634A1 (ja) ゲート絶縁膜の形成方法，半導体装置及びコンピュータ記録媒体
JP2005150637A (ja) 処理方法及び装置
WO2008038787A1 (fr) Procédé de formation d'un film d'oxyde de silicium, appareil de traitement au plasma et support de stockage
WO2008038788A1 (fr) Procédé de formation d'un film d'oxyde de silicium, appareil de traitement au plasma et support de stockage
KR101255905B1 (ko) 실리콘 산화막의 형성 방법 및 장치
TW200830411A (en) Plasma oxidizing method
US7910493B2 (en) Semiconductor device manufacturing method, semiconductor device, plasma nitriding treatment method, control program and computer storage medium
KR100883696B1 (ko) 플라즈마 처리 장치
JP2009224755A (ja) 半導体デバイスの製造方法及び基板処理装置
KR102614922B1 (ko) 기판 처리 장치 및 기판 처리 방법
JP2010238739A (ja) プラズマ処理方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051205

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090414

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090914

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100323

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101012

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110118

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110120

R150 Certificate of patent or registration of utility model

Ref document number: 4673063

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140128

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees