JP4979575B2 - 基板の窒化処理方法および絶縁膜の形成方法 - Google Patents

基板の窒化処理方法および絶縁膜の形成方法 Download PDF

Info

Publication number
JP4979575B2
JP4979575B2 JP2007512744A JP2007512744A JP4979575B2 JP 4979575 B2 JP4979575 B2 JP 4979575B2 JP 2007512744 A JP2007512744 A JP 2007512744A JP 2007512744 A JP2007512744 A JP 2007512744A JP 4979575 B2 JP4979575 B2 JP 4979575B2
Authority
JP
Japan
Prior art keywords
plasma
substrate
nitriding
nitrogen
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007512744A
Other languages
English (en)
Other versions
JPWO2006106665A1 (ja
Inventor
稔 本多
敏雄 中西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2007512744A priority Critical patent/JP4979575B2/ja
Publication of JPWO2006106665A1 publication Critical patent/JPWO2006106665A1/ja
Application granted granted Critical
Publication of JP4979575B2 publication Critical patent/JP4979575B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/338—Changing chemical properties of treated surfaces
    • H01J2237/3387—Nitriding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3211—Nitridation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、プラズマを用いて半導体基板等の被処理基板を処理し、シリコン窒化膜を形成させる基板の窒化処理方法および絶縁膜の形成方法に関する。
各種半導体装置の製造過程では、例えばトランジスタのゲート絶縁膜等として、シリコン窒化膜の形成が行なわれる。シリコン窒化膜を形成する方法としては、ＣＶＤ（Chemical Vapor Deposition）によりシリコン窒化膜を堆積させる方法のほか、例えば、プラズマ処理によってシリコン酸化膜に窒素を導入してシリコン酸窒化膜を形成する方法が提案されている（例えば、特許文献１）。
一方、近年では半導体装置の微細化に伴い、ゲート絶縁膜の薄膜化が進んでおり、膜厚が数ｎｍと薄いゲート絶縁膜を形成することが要求されている。このため、シリコンを直接窒化処理してシリコン窒化膜を形成することも検討されている。
シリコン基板に直接窒素を導入して表面にシリコン窒化膜を形成する方法としては、処理室内にアンモニアガスを導入した状態でシリコン基板を加熱し、紫外線を照射する方法が提案されている（例えば、特許文献２）。なお、この特許文献２には、平行平板型のプラズマ処理装置を用い、アンモニアガスのプラズマを形成してシリコン基板を直接窒化処理する方法も開示されているが、その場合の問題点として、プラズマの非常に高いエネルギーによって、シリコン基板にダメージが生じることや、目的としない反応が生じてシリコン窒化膜の膜質を損なうことが指摘されている。つまり、特許文献２では、プラズマによりシリコン基板を窒化処理する場合の問題を回避するため、プラズマを用いない紫外線による窒化処理を提案しているのである。
特開２００１−２７４１４８号公報（特許請求の範囲など） 特開２００３−２４３３８７号公報（特許請求の範囲、段落０００８〜００１５、図８）
前記特許文献２において指摘されているように、プラズマによりシリコンを直接窒化して窒化膜を形成する方法の場合、非常に高いエネルギーを持ったイオンが膜中に打ち込まれることで、膜質が劣化してしまう、所謂プラズマダメージの問題がある。このようなプラズマダメージは、例えばトランジスタなどのデバイスの特性に悪影響を与え、その性能を低下させてしまうことが懸念されている。
また、シリコンを直接プラズマ窒化処理する場合、例えば経時的なＮ濃度の減少（Ｎ抜け）や酸化が起こりやすいという課題があり、特に膜厚が薄くなるほどN抜けや酸化が原因で膜質が低下しやすく、安定な窒化膜の形成が難しいという問題があった。
従って、本発明の目的は、プラズマを利用してシリコンを直接窒化し、良質で薄い窒化膜を形成できる技術を提供することにある。
上記課題を解決するため、本発明の第１の観点によれば、プラズマ処理装置の処理室内で基板表面のシリコンに対して窒素含有プラズマを作用させて窒化処理する基板の窒化処理方法であって、
処理圧力が１．３３Ｐａ〜１３３３Ｐａであり、処理温度が６００℃〜９００℃であり、プラズマ生成領域におけるプラズマポテンシャル（Ｖｐ）と前記基板におけるフローティングポテンシャル（Ｖｆ）との電位差（Ｖｐ−Ｖｆ）である前記基板近傍のシース電圧（Ｖｄｃ）を３．５［Ｖ］以下に制御して前記窒素含有プラズマによる窒化処理を行なう、基板の窒化処理方法が提供される。
上記第１の観点において、前記窒素含有プラズマは、複数のスロットを有する平面アンテナにて前記処理室内にマイクロ波を導入して形成されるものであることが好ましい。
また、前記処理室内のプラズマ発生領域と前記被処理基板との間に、孔径が２．５〜１０ｍｍの複数の貫通開口を有する誘電体プレートであって、前記基板に対応する前記誘電体プレートの領域内で、前記基板の面積に対する前記貫通開口の合計の開口面積比率が１０〜５０％である誘電体プレートを介在させて処理を行なうことが好ましい。また、処理圧力は、６６．７Ｐａ〜２６６．６Ｐａであることがより好ましい。
また、前記誘電体プレートを使用しない場合の処理圧力は、９３．３Ｐａ〜１３３３Ｐａとすることが好ましい。
また、前記シリコン窒化膜の膜厚は、１〜５ｎｍであることが好ましい。
また、本発明の第２の観点によれば、シリコンが露出する基板表面を窒素含有プラズマに曝してシリコンを直接窒化処理し、前記基板表面にシリコン窒化膜を形成する絶縁膜の形成方法であって、
前記窒素含有プラズマのプラズマポテンシャル（Ｖｐ）と前記基板のフローティングポテンシャル（Ｖｆ）との電位差（Ｖｐ−Ｖｆ）である前記基板近傍のシース電圧（Ｖｄｃ）を３．５［Ｖ］以下に制御して前記シリコンを窒化処理することにより、前記基板表面にシリコン窒化膜を形成する、絶縁膜の形成方法が提供される。
上記第２の観点において、前記窒素含有プラズマは、希ガスと窒素ガスの混合ガスのプラズマであることが好ましい。
また、前記窒素含有プラズマは、複数のスロットを有する平面アンテナを介して伝播されるマイクロ波によって形成されるものであることが好ましい。
また、前記窒素含有プラズマは、複数の貫通開口を有する誘電体プレートの上方に形成され、前記貫通開口を通過して前記誘電体プレートの下方に移行し、前記基板表面に到達するものであることが好ましい。この場合、前記基板に対応する前記誘電体プレートの領域内で、前記基板の面積に対する前記貫通開口の合計の開口面積比率が１０〜５０％であることが好ましい。また、前記窒素含有プラズマを生成する圧力は、１．３３Ｐａ〜１３３３Ｐａであることが好ましい。また、前記誘電体プレートの上方に形成された前記窒素含有プラズマの電子温度は、０．７〜２［ｅＶ］であることが好ましい。また、前記誘電体プレートの下方に移行した前記窒素含有プラズマの電子温度は、１［ｅＶ］以下であることが好ましい。
また、上記第２の観点において、処理温度が６００℃〜９００℃であることが好ましい。
本発明の第３の観点によれば、プラズマを発生させるプラズマ供給源と、
被処理基板を載置する基板支持台が内設された真空排気可能な処理容器と、
前記処理容器内で基板表面のシリコンに対して、処理圧力が１．３３Ｐａ〜１３３３Ｐａであり、処理温度が６００℃〜９００℃であり、プラズマ生成領域におけるプラズマポテンシャル（Ｖｐ）と前記基板におけるフローティングポテンシャル（Ｖｆ）との電位差（Ｖｐ−Ｖｆ）である前記基板近傍のシース電圧（Ｖｄｃ）を３．５［Ｖ］以下に制御して窒素含有プラズマにより窒化処理を行なう基板の窒化処理方法が行なわれるように制御する制御部と、
を備えた、プラズマ処理装置が提供される。
本発明によれば、シース電圧（Ｖｄｃ）を３．５［Ｖ］以下に制御して窒素含有プラズマによりシリコンを直接窒化処理することにより、プラズマダメージを抑制しつつ、良質で、かつ薄いシリコン窒化膜を形成することができる。
すなわち、本発明方法により得られるシリコン窒化膜は、例えば５ｎｍ以下の薄膜であっても、Ｎ抜けや酸化が起こりにくく、安定して高いＮ濃度を維持することが可能になる。このように安定な窒化膜を形成できる本発明方法は、微細化が進む半導体装置の製造過程で、例えば１〜５ｎｍ程度（好ましくは、１〜２ｎｍ）の薄いゲート絶縁膜等を形成する目的で有利に利用できる。
また、シース電圧（Ｖｄｃ）を０〜２［Ｖ］に制御することにより、シリコン窒化膜中のＮ濃度をより高め、膜質をより優れたものにすることができる。
さらに、複数のスロットを有する平面アンテナにて処理室内にマイクロ波を導入して窒素含有プラズマを形成することにより、プラズマの電子温度とイオンエネルギーをさらに低下させ、基板へのプラズマダメージをよりいっそう低減することができる。
また、処理室内のプラズマ発生領域と被処理基板との間に、複数の貫通開口を有する誘電体プレートを介在させることにより、シース電圧（Ｖｄｃ）の制御を容易に行なうことが可能である。この場合、誘電体プレートに加え、処理圧力を６．７Ｐａ〜１３３３Ｐａから選択することにより、また、処理温度を６００〜９００℃から選択することによって、シース電圧（Ｖｄｃ）をさらに容易に所望の値に調整できる。つまり、プラズマ処理装置のハード構成と処理条件とを組み合わせることで、よりきめ細かく、かつ容易にシース電圧（Ｖｄｃ）を制御できる。
本発明に利用可能なプラズマ処理装置の一例を示す概略断面図である。 プレートの説明に供する平面図である。 プレートの説明に供する要部断面図である。 平面アンテナ部材の説明に供する図面である。 プラズマ処理装置におけるＶｄｃを説明するための模式図である。 プレートを配置したプラズマ処理装置におけるＶｄｃを説明するための模式図である。 Ｖｄｃに関する基礎的なデータを示し、プレートの孔径とＶｄｃとの関係を示すグラフ図面である。 Ｖｄｃに関する基礎的なデータを示し、処理圧力とＶｄｃとの関係を示すグラフ図面である。 ＸＰＳ分析による膜中のＮ濃度とＳｉＮ膜厚との関係を示すグラフであり、放置時間３時間での結果を示す。 ＸＰＳ分析による膜中のＮ濃度とＳｉＮ膜厚との関係を示すグラフであり、放置時間２４時間での結果を示す。 ＸＰＳ分析による放置時間３〜２４時間での膜中のＮ濃度の変化率とＳｉＮ膜厚との関係を示すグラフである。 ＸＰＳ分析によるＳｉＮ膜中のＯ濃度と膜厚との関係を示すグラフであり、放置時間３時間での結果を示す。 ＸＰＳ分析によるＳｉＮ膜中のＯ濃度と膜厚との関係を示すグラフであり、放置時間２４時間での結果を示す。 ＸＰＳ分析による放置時間３〜２４時間での膜中のＯ濃度の変化率とＳｉＮ膜厚との関係を示すグラフである。 ＸＰＳ分析によるＳｉＮ膜中のＮ濃度とＶｄｃとの関係を示すグラフである。 窒化処理時間とＳｉＮ膜厚との関係を示すグラフである。 ＸＰＳ分析による膜中のＮ濃度とＳｉＮ膜厚との関係を示すグラフであり、放置時間３時間の結果を示す。 ＸＰＳ分析による膜中のＮ濃度とＳｉＮ膜厚との関係を示すグラフであり、放置時間２４時間での結果を示す。 ＸＰＳ分析による放置時間３〜２４時間での膜中のＮ濃度の変化率とＳｉＮ膜厚との関係を示すグラフである。 ＸＰＳ分析による放置時間３〜２４時間でのＳｉＮ膜中のＯ濃度の変化率と膜厚との関係を示すグラフである。
以下、適宜添付図面を参照して本発明の実施の形態について具体的に説明する。図１は、本発明に好適に利用可能なプラズマ処理装置の一例を模式的に示す断面図である。このプラズマ処理装置１００は、複数のスロットを有する平面アンテナ、特にＲＬＳＡ（Radial Line Slot Antenna；ラジアルラインスロットアンテナ）にて処理室内にマイクロ波を導入してプラズマを発生させることにより、高密度かつ低電子温度のマイクロ波プラズマを発生させ得るＲＬＳＡマイクロ波プラズマ処理装置として構成されており、１×１０１０〜５×１０１２／ｃｍ３のプラズマ密度で、かつ０．７〜２［ｅＶ］の電子温度を有するプラズマによる処理が可能である。従って、例えばＭＯＳトランジスタ、ＭＯＳＦＥＴ（電界効果型トランジスタ）などの各種半導体装置の製造過程におけるゲート絶縁膜の形成などの目的で好適に利用可能なものである。
上記プラズマ処理装置１００は、気密に構成され、接地された略円筒状のチャンバー１を有している。チャンバー１の底壁１ａの略中央部には円形の開口部１０が形成されており、底壁１ａにはこの開口部１０と連通し、下方に向けて突出する排気室１１が設けられている。
チャンバー１内には被処理基板であるシリコンウエハ（以下、単に「ウエハ」と記す）Ｗを水平に支持するためのＡｌＮ等のセラミックスからなる載置台２が設けられている。この載置台２は、排気室１１の底部中央から上方に延びる円筒状のＡｌＮ等のセラミックスからなる支持部材３により支持されている。載置台２の外縁部にはウエハＷをガイドするためのガイドリング４が設けられている。また、載置台２には抵抗加熱型のヒータ５が埋め込まれており、このヒータ５はヒータ電源６から給電されることにより載置台２を加熱して、その熱で被処理基板であるウエハＷを加熱する。このとき、例えば室温から８００℃までの範囲で温度制御可能となっている。なお、チャンバー１の内周には、石英からなる円筒状のライナー７が設けられている。また、載置台２の外周側には、チャンバー１内を均一排気するため、多数の排気孔８ａを有するバッフルプレート８が環状に設けられ、このバッフルプレート８は、複数の支柱９により支持されている。
載置台２には、ウエハＷを支持して昇降させるためのウエハ支持ピン（図示せず）が載置台２の表面に対して突没可能に設けられている。
載置台２の上方には、プラズマ中のイオンエネルギーを減衰させてウエハＷに対するＶｄｃを低減するためのプレート６０が配備されている。このプレート６０は、例えば石英、サファイヤ、ＳｉＮ、ＳｉＣ、Ａｌ２Ｏ３、ＡｌＮ等のセラミックスの誘電体や、ポリシリコン、シリコン等により構成されており、メタルコンタミネーションを防止する上では、石英、ＳｉＮ、ポリシリコン、シリコンが好ましい。そして、プレート６０は、その外周部が、チャンバー１内のライナー７から内側に向けて全周にわたって突起した支持部７０と係合することにより支持されている。なお、プレート６０は、他の方法で支持することもできる。
プレート６０の取付け位置は、ウエハＷに近接した位置が好ましく、プレート６０とウエハＷとの距離（高さＨ２）は、例えば３〜５０ｍｍが好ましく、２５〜３５ｍｍ程度とすることがより好ましい。この場合、プレート６０の上面と透過板２８（後述）の下面との距離（高さＨ１）は、例えば３０〜１５０ｍｍが好ましく、５０〜１００ｍｍ程度とすることがより好ましい。このような位置にプレート６０を配備することにより、プラズマダメージを抑制しつつシリコンを均一に窒化することが可能になる。
プレート６０を境界として、その上方には第１のプラズマ領域Ｓ１が形成され、その下方には、第２のプラズマ領域Ｓ２が形成される。第１のプラズマ領域Ｓ１と、第２のプラズマ領域Ｓ２との容積は、同一か、あるいは第２のプラズマ領域Ｓ２の方が小さくなるように設定することが好ましい。第１のプラズマ領域Ｓ１の高さＨ１と、第２のプラズマ領域Ｓ２の高さＨ２との比（Ｈ１／Ｈ２）は、例えば０．６〜５０とすることが好ましく、１．４〜４とすることがより好ましい。
プレート６０には、複数の貫通孔６０ａが形成されている。図２Ａおよび図２Ｂは、プレート６０の詳細を示す図面である。図２Ａは、プレート６０を上から見た状態を示しており、図２Ｂは、プレート６０の要部断面を示している。
プレート６０の貫通孔６０ａは、図２Ａ中、破線で示すウエハＷの載置領域に対して貫通孔６０ａの配設領域が若干大きくなるように略均等に配置されている。具体的には、例えば図２Ａでは、３００ｍｍ径のウエハＷに対して貫通孔６０ａの配置領域の外延を結ぶ円の直径に相当する長さＬが、ウエハＷの外周縁より、貫通孔６０ａのピッチ以上、例えば概ね５〜３０ｍｍ外側に拡大して貫通孔６０ａが配設されている。なお、貫通孔６０ａをプレート６０の全面に配設することもできる。このようにウエハ径より広く貫通孔６０ａを配置することにより、窒化処理を均一にすることができる。
貫通孔６０ａの径Ｄ１は、任意に設定することが可能であり、例えば、２〜１５ｍｍが好ましく、２．５〜１０ｍｍがより好ましい。なお、図２Ａは貫通孔６０ａの直径が１０ｍｍの例である。プレート６０内で貫通孔６０ａの位置により孔の大きさを変化させてもよく、また、貫通孔６０ａの配置も、例えば同心円状、放射状、螺旋状等の任意の配列を選択できる。なお、プレート６０の厚さ（Ｔ１）は、例えば２〜２０ｍｍ程度が好ましく、２〜５ｍｍ程度に設定することがより好ましい。このように貫通孔６０ａの径を規定することによって、Ｖｄｃを低減し、ウエハＷへのイオンダメージを小さくすることができ、均一な窒化処理が可能になる。
このプレート６０は、プラズマのイオンエネルギー総量を低減させるイオンエネルギー低減手段として作用するものである。
すなわち、誘電体のプレート６０を配備することにより、主にプラズマ中のラジカルを通過させ、イオンの多くをブロックすることが可能になる。この目的の為には、後述するように、プレート６０の貫通孔６０ａの開口面積、貫通孔６０ａの径Ｄ１、さらには貫通孔６０ａの形状や配置、プレート６０の厚さＴ１（つまり、壁６０ｂの高さ）、プレート６０の設置位置（ウエハＷからの距離）などを総合的に考慮することが好ましい。例えば、貫通孔６０ａの孔径を２．５〜１０ｍｍとした場合、ウエハＷに対応するプレート６０の領域内（つまり、ウエハＷに重なる範囲）で、ウエハＷの面積に対する貫通孔６０ａの合計の開口面積の比率が１０〜５０％となるようにすることが好ましい。開口面積比率を制御することで、イオンエネルギーが抑制され、低Ｖｄｃの状態で窒化処理することができる。
チャンバー１の側壁には環状をなすガス導入部材１５が設けられており、このガス導入部材１５にはガス供給系１６が接続されている。なお、ガス導入部材はシャワー状に配置してもよい。このガス供給系１６は、例えばＡｒガス供給源１７、Ｎ２ガス供給源１８を有しており、これらガスが、それぞれガスライン２０を介してガス導入部材１５に至り、ガス導入部材１５からチャンバー１内に導入される。ガスライン２０の各々には、マスフローコントローラ２１およびその前後の開閉バルブ２２が設けられている。なお、前記Ｎ２ガスに代えて、窒素含有ガスとしては、例えばＮＨ３ガス、Ｎ２とＨ２との混合ガス、ヒドラジンなどを用いることもできる。また、前記Ａｒガスに代えて、Ｋｒ、Ｘｅ、Ｈｅなどの希ガスを用いることもできる。
上記排気室１１の側面には排気管２３が接続されており、この排気管２３には高速真空ポンプを含む排気装置２４が接続されている。そしてこの排気装置２４を作動させることによりチャンバー１内のガスが、排気室１１の空間１１ａ内へ均一に排出され、排気管２３を介して排気される。これによりチャンバー１内は所定の真空度、例えば０．１３３Ｐａまで高速に減圧することが可能となっている。
チャンバー１の側壁には、プラズマ処理装置１００に隣接する搬送室（図示せず）との間でウエハＷの搬入出を行うための搬入出口２５と、この搬入出口２５を開閉するゲートバルブ２６とが設けられている。
チャンバー１の上部は開口部となっており、この開口部の周縁部に沿ってリング状の支持部２７が突出して設けられており、この支持部２７に誘電体、例えば石英やＡｌ２Ｏ３、ＡｌＮ等のセラミックスからなり、マイクロ波を透過する透過板２８がシール部材２９を介して気密に設けられている。したがって、チャンバー１内は気密に保持される。
透過板２８の上方には、載置台２と対向するように、円板状の平面アンテナ部材３１が設けられている。この平面アンテナ部材３１はチャンバー１の側壁上端に係止されている。平面アンテナ部材３１は、例えば表面が金または銀メッキされた銅板またはアルミニウム板からなり、マイクロ波を放射する多数のスロット状の孔３２が所定のパターンで貫通して形成された構成となっている。この孔３２は、例えば図３に示すように長溝状をなし、典型的には隣接する孔３２同士が「Ｔ」字状に配置され、これら複数の孔３２が同心円状に配置されている。孔３２の長さや配列間隔は、マイクロ波の波長（λｇ）に応じて決定され、例えば孔３２の間隔は、λｇ／４、λｇ／２またはλｇとなるように配置される。なお、図３において、同心円状に形成された隣接する孔３２同士の間隔をΔｒで示している。また、孔３２は、円形状、円弧状等の他の形状であってもよい。さらに、孔３２の配置形態は特に限定されず、同心円状のほか、例えば、螺旋状、放射状に配置することもできる。
この平面アンテナ部材３１の上面には、真空よりも大きい誘電率を有する遅波材３３が設けられている。この遅波材３３は、真空中ではマイクロ波の波長が長くなることから、マイクロ波の波長を短くしてプラズマを調整する機能を有している。なお、平面アンテナ部材３１と透過板２８との間、また、遅波材３３と平面アンテナ部材３１との間は、それぞれ密着させても離間させてもよい。
チャンバー１の上面には、これら平面アンテナ部材３１および遅波材３３を覆うように、例えばアルミニウムやステンレス鋼等の金属材からなるシールド蓋体３４が設けられている。チャンバー１の上面とシールド蓋体３４とはシール部材３５によりシールされている。シールド蓋体３４には、冷却水流路３４ａが形成されており、そこに冷却水を通流させることにより、シールド蓋体３４、遅波材３３、平面アンテナ部材３１、透過板２８を冷却するようになっている。なお、シールド蓋体３４は接地されている。
シールド蓋体３４の上壁の中央には、開口部３６が形成されており、この開口部には導波管３７が接続されている。この導波管３７の端部には、マッチング回路３８を介してマイクロ波を発生するマイクロ波発生装置３９が接続されている。これにより、マイクロ波発生装置３９で発生した、例えば周波数２．４５ＧＨｚのマイクロ波が導波管３７を介して上記平面アンテナ部材３１へ伝搬されるようになっている。マイクロ波の周波数としては、８．３５ＧＨｚ、１．９８ＧＨｚ等を用いることもできる。
導波管３７は、上記シールド蓋体３４の開口部３６から上方へ延出する断面円形状の同軸導波管３７ａと、この同軸導波管３７ａの上端部にモード変換器４０を介して接続された水平方向に延びる矩形導波管３７ｂとを有している。矩形導波管３７ｂと同軸導波管３７ａとの間のモード変換器４０は、矩形導波管３７ｂ内をＴＥモードで伝播するマイクロ波をＴＥＭモードに変換する機能を有している。同軸導波管３７ａの中心には内導体４１が延在しており、内導体４１は、その下端部において平面アンテナ部材３１の中心に接続固定されている。これにより、マイクロ波は、同軸導波管３７ａの内導体４１を介して平面アンテナ部材３１へ放射状に効率よく均一に伝播される。
プラズマ処理装置１００の各構成部は、ＣＰＵを備えたプロセスコントローラ５０に接続されて制御される構成となっている。プロセスコントローラ５０には、工程管理者がプラズマ処理装置１００を管理するためにコマンドの入力操作等を行うキーボードや、プラズマ処理装置１００の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース５１が接続されている。
また、プロセスコントローラ５０には、プラズマ処理装置１００で実行される各種処理をプロセスコントローラ５０の制御にて実現するための制御プログラム（ソフトウエア）や処理条件データ等が記録されたレシピが格納された記憶部５２が接続されている。
そして、必要に応じて、ユーザーインターフェース５１からの指示等にて任意のレシピを記憶部５２から呼び出してプロセスコントローラ５０に実行させることで、プロセスコントローラ５０の制御下で、プラズマ処理装置１００での所望の処理が行われる。また、前記制御プログラムや処理条件データ等のレシピは、コンピュータ読み取り可能な記憶媒体、例えばＣＤ−ＲＯＭ、ハードディスク、フレキシブルディスク、フラッシュメモリなどに格納された状態のものを利用したり、あるいは、他の装置から、例えば専用回線を介して随時伝送させてオンラインで利用したりすることも可能である。
このように構成されたＲＬＳＡ方式のプラズマ処理装置１００においては、以下のような手順でウエハＷのシリコン層を直接窒化してシリコン窒化膜を形成する等の処理を行うことができる。
まず、ゲートバルブ２６を開にして搬入出口２５からシリコン層が形成されたウエハＷをチャンバー１内に搬入し、載置台２上に載置する。そして、ガス供給系１６のＡｒガス供給源１７およびＮ２ガス供給源１８から、Ａｒガス、Ｎ２ガスを所定の流量でガス導入部材１５を介してチャンバー１内に導入する。
具体的には、例えばＡｒなどの希ガス流量を２５０〜２０００ｍＬ／ｍｉｎ（ｓｃｃｍ）、Ｎ２ガス流量を１０〜１００ｍＬ／ｍｉｎ（ｓｃｃｍ）に設定し、チャンバー内を１．３３〜１３３３Ｐａ（１０ｍＴｏｒｒ〜１０Ｔｏｒｒ）、好ましくは２６．６〜４００Ｐａ（２００ｍＴｏｒｒ〜３Ｔｏｒｒ）、望ましくは６６．７〜２６６．６Ｐａ（５００ｍＴｏｒｒ〜２Ｔｏｒｒ）の処理圧力に調整し、ウエハＷの温度を３００〜９００℃、好ましくは６００〜９００℃、より好ましくは６００〜８００℃程度に加熱する。
なお、プレート６０を配備しない場合は、９３．３〜１３３３Ｐａ（７００ｍＴｏｒｒ〜１０Ｔｏｒｒ）の処理圧力に調整することが好ましい。
次に、マイクロ波発生装置３９からのマイクロ波を、マッチング回路３８を経て導波管３７に導き、矩形導波管３７ｂ、モード変換器４０、および同軸導波管３７ａを順次通過させて内導体４１を介して平面アンテナ部材３１に供給し、平面アンテナ部材３１のスロットから透過板２８を介してチャンバー１内におけるウエハＷの上方空間に放射させる。マイクロ波は、矩形導波管３７ｂ内ではＴＥモードで伝搬し、このＴＥモードのマイクロ波はモード変換器４０でＴＥＭモードに変換されて、同軸導波管３７ａ内を平面アンテナ部材３１に向けて伝搬されていく。平面アンテナ部材３１から透過板２８を経てチャンバー１に放射されたマイクロ波によりチャンバー１内で電磁界が形成され、Ａｒガス、Ｎ２ガスがプラズマ化する。このマイクロ波プラズマは、マイクロ波が平面アンテナ部材３１の多数の孔３２から放射されることにより、略１×１０１０〜５×１０１２／ｃｍ３の高密度で、かつウエハＷ近傍では、略１．５［ｅＶ］以下の低電子温度プラズマとなる。このようにして形成されるマイクロ波プラズマは、下地膜へのイオン等によるプラズマダメージが少ないものであるが、チャンバー１内に誘電体のプレート６０を設けて、プラズマを生成する第１のプラズマ領域Ｓ１と、プレート６０を通過したプラズマによってウエハＷを処理する第２のプラズマ領域Ｓ２に分離したことにより、第２のプラズマ領域Ｓ２内のイオンエネルギーが大幅に減衰され、基板近傍のシース電圧Ｖｄｃを低くすることができ、かつプラズマの電子温度を１［ｅＶ］以下、より好ましくは０．７［ｅＶ］以下に低減することが可能になり、プラズマダメージをよりいっそう低減できる。そして、プラズマ中の活性種、主として窒素ラジカル（Ｎ＊）、などの作用によって、直接シリコン中にＮが導入され、均一なＳｉＮ膜が形成される。
次に、本発明の作用について図４Ａおよび図４Ｂを参照しながら説明する。まず、図４を参照するに、プラズマ処理装置において、Ａｒ／Ｎ２混合ガスに、平面アンテナ部材３１から供給されるマイクロ波による電磁界が作用して発生したプラズマＰは、チャンバー１内の空間を、載置台２に載置されたウエハＷの方向へ向けて降下してくる。図４Ａに示すように、プラズマＰのプラズマポテンシャル（空間電位）をＶｐとし、接地されたチャンバー１の壁や載置台２のフローティングポテンシャル（浮遊電位）をＶｆとしたとき、プラズマＰとチャンバー壁や載置台２との間に形成される境界層（シース）Ｐｓにおける電位（シース電圧Ｖｄｃ）は、Ｖｄｃ＝Ｖｐ−Ｖｆとして表される。このＶｄｃはプラズマのイオンエネルギーの大きさと相関関係があり、Ｖｄｃが大きな値になると、シリコン中（形成される絶縁膜中）へ打ち込まれるイオンのエネルギーが大きくなり（イオンの速度が加速される）、イオンエネルギーの総量も大きくなる。
プラズマＰから被処理基板であるウエハＷへのエネルギー（例えば、電子、イオン、ラジカルなどからのエネルギー）供給は、シリコンの窒化を行なう上で欠かせないものであり、例えばシリコン酸化膜を窒化する場合には、Ｓｉ−Ｏ結合の結合エネルギー約４．３［ｅＶ］を上回るエネルギー（イオンエネルギーを含む総量として）を供給して、Ｓｉ−Ｏ結合を切断させることによって窒化が可能になる。しかし、Ｓｉ−Ｎ結合の結合エネルギーは約３．５［ｅＶ］であるため、この値よりも供給エネルギーが大きくなると、一旦形成されたＳｉ−Ｎ結合が切断される懸念がある。さらには、必要以上の高いエネルギーを供給することによって、シリコン自体にも欠陥などのプラズマダメージが生じるおそれがある。
これに対し、Ｓｉ−Ｓｉ結合の結合エネルギーは約２．３［ｅＶ］とＳｉ−Ｏ結合の結合エネルギーに比べ小さいため、シリコンを直接窒化処理する場合には、シリコン酸化膜を窒化する場合に比べて小さなエネルギーでの処理が可能であり、それだけイオンエネルギーも小さくてよいはずである。
また、シリコンを直接窒化処理する場合に、Ｓｉ−Ｓｉ結合の結合エネルギーを大きく超えるエネルギーを供給すると、結晶欠陥などを生じさせる可能性が増大する。
そこで、本発明では、シリコン（多結晶シリコンまたは単結晶シリコン）を直接プラズマにより窒化処理してシリコン窒化膜の形成を行なうプラズマ処理において、Ｖｄｃを低減する手段（例えば貫通孔６０ａの開いたプレート６０）により、３．５［Ｖ］以下までＶｄｃを下げることによって、膜に対してダメージを与えず、安定な窒素濃度を維持でき、安定なＳｉ−Ｎ結合を有する窒化膜を形成できるものである。
図１のプラズマ処理装置１００では、図４Ｂに示すように、イオンエネルギーを低減するための一つの手段として貫通孔６０ａを有するプレート６０を備えている。これにより、ウエハＷの方向へ向けて降下してくるプラズマ中のイオンがプレート６０によって減衰され、あるいは消滅する。特に、プラズマ中に含まれるアルゴンイオン（Ａｒ＋）などは、大きなエネルギーを有する荷電粒子であるが、石英等の誘電体からなるプレート６０を通過する際に減衰または失活する。このことは、プレート６０によってイオンが通過する際にイオンエネルギーを制御できることを意味する。その結果、プレート６０より上方のプラズマＰ１のプラズマポテンシャルＶｐ１とプレート６０より下方のプラズマＰ２のプラズマポテンシャルＶｐ２との関係は、Ｖｐ２＜Ｖｐ１となる。そして、Ｖｐ２−Ｖｆで表されるウエハＷ近傍でのＶｄｃは、プレート６０を配置しない場合（図４Ａ）に比べて小さいものとなり、貫通孔６０ａを通過したイオンやラジカルが過剰に加速されることなくプラズマ処理が行なわれるのでマイルドな窒化処理が可能になる。
このように誘電体からなるプレート６０によって、プラズマのイオンエネルギーを減衰させることよりＶｄｃを小さくし、所望の値に制御することが可能になる。
次に、本発明の基礎となった、プレート６０の貫通孔６０ａの孔径とＶｄｃと圧力とに関する実験データについて、図５Ａおよび図５Ｂを参照しながら説明を行なう。図５Ａは、図１と同様の構成のプラズマ処理装置１００を用いてプラズマ処理を行なう際に、プレート６０の貫通孔６０ａの直径とＶｄｃとの関係を、処理圧力を変えて調べた結果を示す図面である。図５Ａのグラフの縦軸はＶｄｃであり、横軸は、貫通孔６０ａの径を示している（ただし、「なし」はプレート６０を配置しない場合を意味する）。ここでは、貫通孔６０ａは、ウエハＷの表面に対向して複数均等に配置され、その貫通孔６０ａの孔径がφ１０ｍｍの場合には、開口面積比率（すなわち、ウエハＷに対応するプレート６０の領域内におけるウエハＷの面積に対する貫通孔６０ａの合計の開口面積比率）は略４８％、貫通孔６０ａの孔径がφ５ｍｍの場合には開口面積比率は略２８％、貫通孔６０ａの孔径がφ２．５ｍｍの場合には開口面積比率は略１３％とした。
ウエハＷは、１％希フッ酸（ＤＨＦ）溶液で洗浄したものを用いた。この試験におけるプラズマ処理の条件は、処理ガスとしてＡｒ／Ｎ２ガスを流量１０００／４０ｍＬ／ｍｉｎ（ｓｃｃｍ）で用い、ウエハ温度は室温、圧力は６．７Ｐａ（５０ｍＴｏｒｒ）、１３．３Ｐａ（１００ｍＴｏｒｒ）、２６．６Ｐａ（２００ｍＴｏｒｒ）、４０．０Ｐａ（３００ｍＴｏｒｒ）または６６．７Ｐａ（５００ｍＴｏｒｒ）とし、プラズマへの供給パワーは１．５ｋＷ、処理時間６０秒で行なった。Ｖｄｃの測定は、ラングミュアプローブによりプローブの電流電圧計測から算出した。
図５Ａより、プレート６０を設けることにより、設けない場合（「なし」）に比べてＶｄｃを低減できることが理解される。また、プレート６０における貫通孔６０ａの孔径（開口面積比率）により、Ｖｄｃの低減効果に違いが観られ、同じ圧力ならば孔径（開口面積比率）を小さくするほどＶｄｃの低減効果も大きくなることが判明した。さらに、圧力が高くなるに従いＶｄｃが低下しているのは、圧力が低い場合はプラズマ中のイオン比率が高いが、圧力が高くなるとプラズマ中のラジカル比率が高くなることに起因するものと考えられる。このため、Ｖｄｃを抑制するためには、高圧力側の条件が好ましいことがわかる。
以上の結果から、プレート６０は、プラズマ処理装置１００においてプレート６０とウエハＷと間のＶｄｃを低減させ、イオンエネルギー低減手段として利用できることが示された。また、Ｖｄｃはプレート６０の貫通孔６０ａの孔径や開口面積比率などのハード構成により、または該ハード構成と処理圧力の組み合わせによって、所望の値に制御できることも判明した。
図５Ｂは、圧力をさらに２６６．６Ｐａまで高めた場合のＶｄｃの変化を示している。この試験では、図５Ａの試験と同様の条件でプラズマ処理を実施してＶｄｃを測定した。Ｖｄｃは３．５［Ｖ］以下に制御することが好ましく、２［Ｖ］以下とすることがより好ましいが、図５Ｂより、プレート６０の貫通孔６０ａの孔径が１０ｍｍの場合、Ｖｄｃを低減させる目的では、圧力を高くするほど好ましく、圧力を１３３．３Ｐａ以上にすることによって、Ｖｄｃを２［Ｖ］以下まで低減できることがわかる。
これは、前記のように、圧力が低い場合はプラズマ中のイオン比率が高いが、圧力が高くなるに従い、プラズマ中のラジカル比率が高くなることに起因するものと考えられる。従って、高圧側でプレート６０を使用することによって、Ｖｄｃを下げる効果が特に顕著に現れる。また、図５Ａ，図５Ｂより、貫通孔６０ａの孔径が小さい方がＶｄｃが低くなることがわかった。
次に、プラズマ処理装置１００を用いて、Ｓｉ基板を直接的に窒化処理してシリコン窒化膜を形成し、所定時間経過後にその膜中のＮ濃度およびＯ濃度をＸ線光電子分光分析法（ＸＰＳ分析）により測定した。
ウエハＷは、１％希フッ酸（ＤＨＦ）溶液で洗浄したものを用いた。
窒化処理のプラズマ条件としては、処理ガスとしてＡｒ／Ｎ２ガスを流量１０００／４０ｍＬ／ｍｉｎ（ｓｃｃｍ）で用い、ウエハ温度８００℃、圧力は６．７〜２６６．６Ｐａ（５０〜２０００ｍＴｏｒｒ）とし、プラズマへの供給パワーは１．５ｋＷ、処理時間１０〜６０秒で行なった。
本実施例では、プレート６０の貫通孔６０ａは、ウエハＷの載置領域に対応するように、φ１０ｍｍで６２６個、φ２．５ｍｍで２７０１個が均等に配備され、プレート６０上のウエハＷに対応する領域内で、ウエハＷの面積に対する貫通孔６０ａの合計の開口面積比率は、φ１０ｍｍの場合で略４８％、φ２．５ｍｍで略１４％とした。なお、比較のため、プレート６０を配備せずに窒化処理を行なって形成した膜についても、同様にＮ濃度およびＯ濃度を測定した。
窒化膜形成から大気中に３時間放置した後のＮ濃度と膜厚との関係を図６Ａに、２４時間放置した後のＮ濃度と膜厚との関係を図６Ｂに、それぞれ示した。図７には、図６Ａと図６Ｂのデータから、放置時間（Ｑタイム）が、３〜２４時間後までのＮ濃度の変化率（ΔＮ）と膜厚との関係を示した。
また、窒化膜形成から大気中に３時間放置した後のＯ濃度を図８Ａに、２４時間放置した後のＯ濃度を図８Ｂに、それぞれ示した。図９には、図８Ａと図８Ｂのデータから、放置時間（Ｑタイム）が、３〜２４時間後までのＯ濃度の変化率（ΔＯ）と膜厚との関係を示した。
図７から、プレート６０を配置することにより、配置しない場合に比べて窒化膜中のＮ濃度が高く維持される傾向が示された。すなわち、３〜２４時間までの放置時間におけるＮ濃度変化率（ΔＮ）は、プレート６０を配置した方が、配置しない場合に比べてゼロに近く、濃度変化が小さく抑えられることが確認された。この傾向は、図６Ａと図６Ｂとの比較から、放置時間（Ｑタイム）が増加するとともに明瞭になっていることから、プレート６０を配置せずに形成された窒化膜では時間と共にＮ抜けが生じることが確認された。プレート６０を配置せずに形成された窒化膜は、Ｖｄｃが大きい場合、大きなイオンエネルギーを有するプラズマで処理されるため、一旦形成されたＳｉ−Ｎ結合が切断されて膜中に遊離のＮが形成され、経時的なＮ抜けも多くなったものと考えられる。
一方、本発明では、プレート６０を配置しＶｄｃを低減して窒化処理しているので、Ｓｉ−Ｎ結合が安定に形成され、Ｎ抜けが小さく安定な窒化膜を形成できた。このように、プラズマ中のイオン成分が多い場合、シリコンが窒化されてＳｉ−Ｎ結合が形成された後、エネルギーの高いイオンによってＳｉ−Ｎ結合が再切断されてシリコン窒化膜からのＮ抜けが多くなるものと考えられる。これに対して、プラズマ中のラジカル成分が多い場合は、ラジカルによって窒化されたＳｉ−Ｎ結合は切断されず、Ｎ抜けが少なくなるものと考えられる。
また、図７および図６Ａ，図６Ｂより、プレート６０における貫通孔６０ａの孔径が小さい方が、Ｎ濃度が高く、Ｎ抜けが少なく安定していることがわかる。これは、貫通孔６０ａの孔径が２．５ｍｍのほうが１０ｍｍに比べて開口率が小さいので、イオンエネルギーの減衰率が大きく、ウエハＷ近傍のＶｄｃをより低下させたため（図５Ａ参照）と考えられる。従って、プラズマダメージや、例えばＳｉ−Ｎ結合の妨げとなるＳｉ−Ａｒ結合の形成やＳｉ−Ｎ結合の切断などが抑制されると考えられる。
また、図９より、プレート６０を配置することにより、配置しない場合に比べて窒化膜中のＯ濃度が低く維持される傾向が示された。この傾向は、図８Ａと図８Ｂとの比較から、放置時間（Ｑタイム）が増加するとともに明瞭になっている。プレート６０を配置せずに形成された窒化膜は、ウエハＷ近傍のＶｄｃが高いため、高いイオンエネルギーを有するプラズマによるプラズマダメージや生成したＳｉ−Ｎ結合が切断されて膜中に欠陥部分（例えばＳｉ−Ｓｉ結合やＳｉ−など）が形成されるため、時間とともに大気中のＯが取り込まれて酸化が進み、Ｏ濃度が増加したものと考えられる。
一方、プレート６０を配置し、ウエハＷ近傍のＶｄｃが抑制されたプラズマによる処理の場合には、イオンの加速が小さいので、Ｓｉ−Ｎ結合の切断が抑制され、Ｎ抜けやダメージが小さくなり、膜中の欠陥が少なく、Ｓｉ−Ｎ結合が安定している。その結果、酸化が進みにくく、安定な窒化膜が形成されている。また、プレート６０における貫通孔６０ａの孔径が２．５ｍｍのほうが１０ｍｍに比べて開口率が小さいので、イオンエネルギーの減衰率も大きく、ウエハ付近のＶｄｃが低く制御されるので、安定なＳｉ−Ｎ結合が形成され、酸化されにくく、Ｏ濃度が低く、安定で良質な窒化膜が形成されたものと考えられる。
以上の図６Ａ，６Ｂ〜図９の結果から、処理容器内に誘電体からなるプレート６０を配置し、イオンエネルギーを減衰させてウエハＷ近傍のＶｄｃを低減することによって、安定で緻密な窒化膜を形成できることが確認された。また、プレート６０に形成される貫通孔６０ａの孔径によりＶｄｃを制御して膜質を向上させ得ることも示された。
シリコン酸化膜（ＳｉＯ２膜）の誘電率εが４であるのに対して、シリコン窒化膜（Ｓｉ３Ｎ４膜）の誘電率εは７〜８であり、シリコン窒化膜の方が略倍の誘電率を有することから、絶縁膜の膜厚を薄くすることができる。そして、本発明の好適な態様では、膜厚が薄くても良好な膜質のシリコン窒化膜が得られるので、次世代デバイスにおける薄膜、例えば膜厚が５ｎｍ以下、好ましくは２ｎｍ以下の厚みのゲート絶縁膜等の形成に特に有用である。
また、一般にプラズマ窒化処理によって形成されるシリコン窒化膜の膜厚が厚くなるに従い、高いイオンエネルギーのプラズマに長時間曝される結果、Ｎ抜けやダメージにより窒化膜中にトラップが形成されて膜中に酸素が取り込まれやすくなる。これに対し本発明では、シリコン窒化膜の膜厚を厚く形成する場合においても、Ｎ抜けやダメージの少ない安定なシリコン窒化膜を形成することができる。
図１０に、プラズマ窒化処理におけるＶｄｃと窒化膜中のＮ濃度との関係を示す。この図１０の縦軸は、膜厚により規格化したＮ濃度を示し、横軸は、Ｖｄｃを示す。処理条件としては、処理ガスとしてＡｒ／Ｎ２の混合ガスを流量１０００／４０ｍＬ／ｍｉｎ（ｓｃｃｍ）で用い、ウエハ温度８００℃、圧力は６．７〜２００Ｐａ（５０〜１５００ｍＴｏｒｒ）とし、プラズマへの供給パワーは１．５ｋＷ、処理時間１０〜６０秒で行なった。Ｖｄｃの測定は、ラングミュアプローブの電流電圧計測により算出し、Ｎ濃度の測定は、ＸＰＳ分析により行なった。この図１０から、プラズマ処理する対象物のＶｄｃを３．５［Ｖ］以下に低下させることによって安定で高いＮ濃度が得られる。そして、十分なＮ濃度を有し、Ｎ抜け等のない安定で緻密な窒化膜を形成するためには、プラズマ処理における対象物のＶｄｃを３．５［Ｖ］以下とすることが好ましく、０〜２［Ｖ］の範囲に設定することがより好ましいことがわかる。
次に、窒化処理における温度と圧力の影響について調査した結果を図１１〜図１４を参照しながら説明する。
まず、プラズマ処理装置１００を用いて、Ｓｉ基板を直接的に窒化処理して窒化膜を形成し、窒化膜の形成速度（窒化レート）と処理温度との関係を調べた。ウエハＷは、１％希フッ酸（ＤＨＦ）溶液で洗浄し、酸化膜を除去したものを用いた。窒化処理のプラズマ条件としては、処理ガスとしてＡｒ／Ｎ２の混合ガスを流量１０００／４０ｍＬ／ｍｉｎ（ｓｃｃｍ）で用い、ウエハ温度４００℃または８００℃、圧力は６．７Ｐａまたは２６６．６Ｐａ（５０ｍＴｏｒｒまたは２０００ｍＴｏｒｒ）とし、プラズマへの供給パワーは１．５ｋＷ、処理時間５〜３００秒で行なった。その結果を図１１に示す。本実施例では、プレート６０の貫通孔６０ａとして、ウエハＷの載置領域に対応するようにφ１０ｍｍで６２６個が均等に配備され、プレート６０上のウエハＷに対応する領域内で、ウエハＷの面積に対する貫通孔６０ａの合計の開口面積比率が略４８％のものを用いた。
図１１から、４００℃から８００℃の温度で処理することにより、窒化レートを制御して窒化処理を行なうことが可能であることがわかる。さらに、８００℃で処理した場合には窒化レートが速く、高温の方が短時間で所望の膜厚の窒化膜を形成できることが確認された。また、圧力に関しては、６．７Ｐａと２６６．６Ｐａの比較で、圧力が低い方が窒化速度が速いが、これは、低圧側ではイオン比率が高いため、窒化されやすいためである。このように、窒化処理の温度、圧力および時間を調整することにより、例えば図１１に示すように０．６〜２．３ｎｍの範囲で窒化膜厚を制御できることが確認された。
次に、前記結果を基に温度と圧力が窒化膜の膜質に与える影響について、所定時間経過後にその膜中のＮ濃度およびＯ濃度をＸ線光電子分光分析法（ＸＰＳ分析）により測定することにより評価した。
窒化膜形成から大気中に３時間放置した後のＮ濃度と膜厚との関係を図１２Ａに、２４時間放置した後のＮ濃度と膜厚との関係を図１２Ｂに、それぞれ示した。図１３には、図１２Ａと図１２Ｂのデータから、放置時間（Ｑタイム）が、３〜２４時間後までのＮ濃度の変化率（ΔＮ）と膜厚との関係を示した。さらに、放置時間（Ｑタイム）が、３〜２４時間後までのＯ濃度の変化率（ΔＯ）と膜厚との関係を図１４に示した。
図１３から、８００℃の高温処理では、Ｎ濃度の変動が小さく、安定な窒化膜であることが確認された。圧力に関しては、２６６．６Ｐａの高圧の方がＮ濃度変化率（ΔＮ）が小さく、安定な窒化膜が形成された。
また、図１４より、８００℃の高温処理では窒化膜中のＯ濃度が低く維持される傾向が示され、安定な窒化膜が形成されることがわかる。また、圧力に関しては、２６６．６Ｐａの高圧の方がＯ濃度変化率（ΔＯ）が小さくなっており、酸化されにくく安定な窒化膜が形成された。
以上の図１２Ａ，１２Ｂ〜図１４の結果から、プレート６０を配置し、ウエハ付近のＶｄｃを抑制したプラズマで窒化処理する場合に、高温度、高圧力で行なうことにより、Ｎ抜けが少なく、かつ酸化されにくく、安定な窒化膜が形成されるので、より好ましいことが示された。処理温度は、６００〜９００℃が好ましく、６００〜８００℃がより好ましい。また、処理圧力は、２６．６Ｐａ〜４００Ｐａが好ましく、６６．７Ｐａ〜２６６．６Ｐａがより好ましい。
以上、本発明の実施形態を述べたが、本発明は上記実施形態に制約されることはなく、種々の変形が可能である。
たとえば、上記実施形態では、周波数３００ＭＨｚ〜３００ＧＨｚのマイクロ波によりプラズマを励起させるマイクロ波プラズマ処理装置１００を用いたが、周波数３０ｋＨｚ〜３００ＭＨｚの高周波を用いてプラズマを励起させる高周波プラズマ処理装置を用いることもできる。
また、図１では、ＲＬＳＡ方式のプラズマ処理装置１００を例に挙げたが、例えばリモートプラズマ方式、ＩＣＰ方式、ＥＣＲ方式、表面反射波方式、ＣＣＰ方式、マグネトロン方式等のプラズマ処理装置に誘電体またはＳｉ系部材からなるプレートを配置したものであれば適用可能である。
また、図１では、プレート６０を１枚配置したが、必要に応じてプレートを二枚以上重ねて配置することもできる。貫通孔６０ａ等の開口面積やその比率などは、プラズマ窒化処理の対象や処理条件等に応じて適宜調整することができる。
本発明は、各種半導体装置の製造過程において、シリコンを窒化処理してシリコン窒化膜を形成する際に好適に利用可能である。

Claims (16)

  1. プラズマ処理装置の処理室内で基板表面のシリコンに対して窒素含有プラズマを作用させて窒化処理する基板の窒化処理方法であって、
    処理圧力が１．３３Ｐａ〜１３３３Ｐａであり、処理温度が６００℃〜９００℃であり、プラズマ生成領域におけるプラズマポテンシャル（Ｖｐ）と前記基板におけるフローティングポテンシャル（Ｖｆ）との電位差（Ｖｐ−Ｖｆ）である前記基板近傍のシース電圧（Ｖｄｃ）を３．５［Ｖ］以下に制御して前記窒素含有プラズマによる窒化処理を行なう、基板の窒化処理方法。
  2. 前記窒素含有プラズマは、複数のスロットを有する平面アンテナにて前記処理室内にマイクロ波を導入して形成される、請求項１に記載の基板の窒化処理方法。
  3. 前記処理室内のプラズマ発生領域と前記被処理基板との間に、孔径が２．５〜１０ｍｍの複数の貫通開口を有する誘電体プレートであって、前記基板に対応する前記誘電体プレートの領域内で、前記基板の面積に対する前記貫通開口の合計の開口面積比率が１０〜５０％である誘電体プレートを介在させて処理を行なう、請求項１または請求項２に記載の基板の窒化処理方法。
  4. 処理圧力が、６６．７Ｐａ〜２６６．６Ｐａである、請求項３に記載の基板の窒化処理方法。
  5. 処理圧力が、９３．３Ｐａ〜１３３３Ｐａである、請求項１または請求項２に記載の基板の窒化処理方法。
  6. 前記シリコン窒化膜の膜厚が、１〜５ｎｍである、請求項１から請求項５のいずれか１項に記載の基板の窒化処理方法。
  7. シリコンが露出する基板表面を窒素含有プラズマに曝してシリコンを直接窒化処理し、前記基板表面にシリコン窒化膜を形成する絶縁膜の形成方法であって、
    前記窒素含有プラズマのプラズマポテンシャル（Ｖｐ）と前記基板のフローティングポテンシャル（Ｖｆ）との電位差（Ｖｐ−Ｖｆ）である前記基板近傍のシース電圧（Ｖｄｃ）を３．５［Ｖ］以下に制御して前記シリコンを窒化処理することにより、前記基板表面にシリコン窒化膜を形成する、絶縁膜の形成方法。
  8. 前記窒素含有プラズマは、希ガスと窒素ガスの混合ガスのプラズマである、請求項７に記載の絶縁膜の形成方法。
  9. 前記窒素含有プラズマは、複数のスロットを有する平面アンテナを介して伝播されるマイクロ波によって形成される、請求項７または請求項８に記載の絶縁膜の形成方法。
  10. 前記窒素含有プラズマは、複数の貫通開口を有する誘電体プレートの上方に形成され、前記貫通開口を通過して前記誘電体プレートの下方に移行し、前記基板表面に到達するものである、請求項７から請求項９のいずれか１項に記載の絶縁膜の形成方法。
  11. 前記基板に対応する前記誘電体プレートの領域内で、前記基板の面積に対する前記貫通開口の合計の開口面積比率が１０〜５０％である、請求項１０に記載の絶縁膜の形成方法。
  12. 前記窒素含有プラズマを生成する圧力は、１．３３Ｐａ〜１３３３Ｐａである、請求項７から請求項１１のいずれか１項に記載の絶縁膜の形成方法。
  13. 前記誘電体プレートの上方に形成された前記窒素含有プラズマの電子温度は、０．７〜２［ｅＶ］である、請求項１０または請求項１１に記載の絶縁膜の形成方法。
  14. 前記誘電体プレートの下方に移行した前記窒素含有プラズマの電子温度は、１［ｅＶ］以下である、請求項１０または請求項１１に記載の絶縁膜の形成方法。
  15. 処理温度が、６００℃〜９００℃である、請求項７から請求項１４のいずれか１項に記載の絶縁膜の形成方法。
  16. プラズマを発生させるプラズマ供給源と、
    被処理基板を載置する基板支持台が内設された真空排気可能な処理容器と、
    前記処理容器内で基板表面のシリコンに対して、処理圧力が１．３３Ｐａ〜１３３３Ｐａであり、処理温度が６００℃〜９００℃であり、プラズマ生成領域におけるプラズマポテンシャル（Ｖｐ）と前記基板におけるフローティングポテンシャル（Ｖｆ）との電位差（Ｖｐ−Ｖｆ）である前記基板近傍のシース電圧（Ｖｄｃ）を３．５［Ｖ］以下に制御して窒素含有プラズマにより窒化処理を行なう基板の窒化処理方法が行なわれるように制御する制御部と、
    を備えた、プラズマ処理装置。
JP2007512744A 2005-03-31 2006-03-28 基板の窒化処理方法および絶縁膜の形成方法 Expired - Fee Related JP4979575B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007512744A JP4979575B2 (ja) 2005-03-31 2006-03-28 基板の窒化処理方法および絶縁膜の形成方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005103655 2005-03-31
JP2005103655 2005-03-31
JP2007512744A JP4979575B2 (ja) 2005-03-31 2006-03-28 基板の窒化処理方法および絶縁膜の形成方法
PCT/JP2006/306277 WO2006106665A1 (ja) 2005-03-31 2006-03-28 基板の窒化処理方法および絶縁膜の形成方法

Publications (2)

Publication Number Publication Date
JPWO2006106665A1 JPWO2006106665A1 (ja) 2008-09-11
JP4979575B2 true JP4979575B2 (ja) 2012-07-18

Family

ID=37073231

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007512744A Expired - Fee Related JP4979575B2 (ja) 2005-03-31 2006-03-28 基板の窒化処理方法および絶縁膜の形成方法

Country Status (6)

Country Link
US (1) US7820557B2 (ja)
JP (1) JP4979575B2 (ja)
KR (1) KR101028625B1 (ja)
CN (1) CN101156234B (ja)
TW (1) TWI395267B (ja)
WO (1) WO2006106665A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI117979B (fi) * 2000-04-14 2007-05-15 Asm Int Menetelmä oksidiohutkalvojen valmistamiseksi
TW200511430A (en) * 2003-05-29 2005-03-16 Tokyo Electron Ltd Plasma processing apparatus and plasma processing method
JP2007194257A (ja) * 2006-01-17 2007-08-02 Tokyo Electron Ltd プラズマ処理装置
JP2007288069A (ja) * 2006-04-19 2007-11-01 Hitachi Kokusai Electric Inc 半導体装置の製造方法
US7544605B2 (en) * 2006-11-21 2009-06-09 Freescale Semiconductor, Inc. Method of making a contact on a backside of a die
JP2009302181A (ja) * 2008-06-11 2009-12-24 Tokyo Electron Ltd プラズマエッチング処理方法およびプラズマエッチング処理装置
US8748259B2 (en) * 2010-03-02 2014-06-10 Applied Materials, Inc. Method and apparatus for single step selective nitridation
JP5567392B2 (ja) * 2010-05-25 2014-08-06 東京エレクトロン株式会社 プラズマ処理装置
JP2013122985A (ja) * 2011-12-12 2013-06-20 Toshiba Corp 半導体記憶装置
US9177787B2 (en) * 2013-03-15 2015-11-03 Applied Materials, Inc. NH3 containing plasma nitridation of a layer of a three dimensional structure on a substrate
JP7418401B2 (ja) * 2018-07-27 2024-01-19 アプライド マテリアルズ インコーポレイテッド 改良されたイオンブロッカを備えた遠隔容量結合プラズマ源
US11217443B2 (en) * 2018-11-30 2022-01-04 Applied Materials, Inc. Sequential deposition and high frequency plasma treatment of deposited film on patterned and un-patterned substrates
KR20230033984A (ko) * 2021-09-02 2023-03-09 주식회사 원익아이피에스 기판처리장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002058130A1 (fr) * 2001-01-22 2002-07-25 Tokyo Electron Limited Procede de production
WO2004047157A1 (ja) * 2002-11-20 2004-06-03 Tokyo Electron Limited プラズマ処理装置及びプラズマ処理方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002058130A (ja) * 2000-08-07 2002-02-22 Sumitomo Wiring Syst Ltd 電気接続箱
JP3746968B2 (ja) * 2001-08-29 2006-02-22 東京エレクトロン株式会社 絶縁膜の形成方法および形成システム
US20030045098A1 (en) * 2001-08-31 2003-03-06 Applied Materials, Inc. Method and apparatus for processing a wafer
US6727655B2 (en) * 2001-10-26 2004-04-27 Mcchesney Jon Method and apparatus to monitor electrical states at a workpiece in a semiconductor processing chamber
JP4358504B2 (ja) * 2002-12-12 2009-11-04 忠弘 大見 不揮発性半導体記憶装置の製造方法
KR100657054B1 (ko) * 2003-01-07 2006-12-13 동경 엘렉트론 주식회사 플라즈마 처리 장치 및 포커스 링

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002058130A1 (fr) * 2001-01-22 2002-07-25 Tokyo Electron Limited Procede de production
WO2004047157A1 (ja) * 2002-11-20 2004-06-03 Tokyo Electron Limited プラズマ処理装置及びプラズマ処理方法

Also Published As

Publication number Publication date
US7820557B2 (en) 2010-10-26
TW200707579A (en) 2007-02-16
WO2006106665A1 (ja) 2006-10-12
US20090269940A1 (en) 2009-10-29
CN101156234A (zh) 2008-04-02
KR20070114789A (ko) 2007-12-04
KR101028625B1 (ko) 2011-04-12
JPWO2006106665A1 (ja) 2008-09-11
CN101156234B (zh) 2012-01-25
TWI395267B (zh) 2013-05-01

Similar Documents

Publication Publication Date Title
JP4979575B2 (ja) 基板の窒化処理方法および絶縁膜の形成方法
JP5241499B2 (ja) プラズマクリーニング方法、プラズマｃｖｄ方法、およびプラズマ処理装置
TWI735592B (zh) 氮化矽膜之處理方法及氮化矽膜之形成方法
JP4509864B2 (ja) プラズマ処理方法およびプラズマ処理装置
JP4979389B2 (ja) プラズマ処理装置
JP2007042951A (ja) プラズマ処理装置
JPWO2006129643A1 (ja) プラズマ処理装置およびプラズマ処理方法
WO2011040455A1 (ja) 選択的プラズマ窒化処理方法及びプラズマ窒化処理装置
JPWO2007139141A1 (ja) 絶縁膜の形成方法および半導体装置の製造方法
WO2011114961A1 (ja) シリコン酸化膜の形成方法、及びプラズマ酸化処理装置
JP2006310736A (ja) ゲート絶縁膜の製造方法および半導体装置の製造方法
JPWO2008081723A1 (ja) 絶縁膜の形成方法および半導体装置の製造方法
JP2007165788A (ja) 金属系膜の脱炭素処理方法、成膜方法および半導体装置の製造方法
WO2011125703A1 (ja) プラズマ窒化処理方法
JP4906659B2 (ja) シリコン酸化膜の形成方法
JP5396180B2 (ja) 選択酸化処理方法、選択酸化処理装置およびコンピュータ読み取り可能な記憶媒体
JP5271702B2 (ja) シリコン酸化膜の形成方法およびシリコン酸化膜の形成装置
JP5425361B2 (ja) プラズマ表面処理方法、プラズマ処理方法およびプラズマ処理装置
KR101432415B1 (ko) 플라즈마 질화 처리 방법 및 플라즈마 질화 처리 장치
JP5357487B2 (ja) シリコン酸化膜の形成方法、コンピュータ読み取り可能な記憶媒体およびプラズマ酸化処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090318

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120417

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120417

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150427

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4979575

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees