TWI395267B - The nitriding treatment method of the substrate and the forming method of the insulating film - Google Patents

The nitriding treatment method of the substrate and the forming method of the insulating film Download PDF

Info

Publication number
TWI395267B
TWI395267B TW095111591A TW95111591A TWI395267B TW I395267 B TWI395267 B TW I395267B TW 095111591 A TW095111591 A TW 095111591A TW 95111591 A TW95111591 A TW 95111591A TW I395267 B TWI395267 B TW I395267B
Authority
TW
Taiwan
Prior art keywords
plasma
substrate
nitrogen
nitriding
insulating film
Prior art date
Application number
TW095111591A
Other languages
English (en)
Other versions
TW200707579A (en
Inventor
Minoru Honda
Toshio Nakanishi
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW200707579A publication Critical patent/TW200707579A/zh
Application granted granted Critical
Publication of TWI395267B publication Critical patent/TWI395267B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/338—Changing chemical properties of treated surfaces
    • H01J2237/3387—Nitriding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3211—Nitridation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

基板之氮化處理方法及絕緣膜之形成方法
本發明關於使用電漿處理半導體基板等之被處理基板，使形成矽氮化膜的基板之氮化處理方法及絕緣膜之形成方法。
於各種半導體裝置之製程中，進行矽氮化膜之形成而作為例如電晶體之閘極絕緣膜等。形成矽氮化膜之方法，除藉由CVD(Chemical Vapor Deposition)沈積矽氮化膜之方法以外，被揭示者有例如藉由電漿處理將氮導入矽氧化膜血形成矽氧氮化膜的方法(專利文獻1)。
另外，近年來伴隨半導體裝置之微細化，閘極絕緣膜之薄膜化被進展，而要求形成膜厚薄至數nm之閘極絕緣膜。引，將矽直接施予氮化處理而形成矽氮化膜亦被檢討。
於矽基板直接導入氮而於表面形成矽氮化膜之方法被揭示者有，於處理室內導入氨氣體狀態下，加熱矽基板，照射紫外線之方法(例如專利文獻2)。又，於專利文獻2亦揭示，使用平行平板型電漿處理裝置，形成氨氣體電漿直接氮化處理矽基板之方法，但是其被指摘之問題點為，電漿ㄓ極高能量對矽基板產生損傷，或產生非預期之反應導致損及矽氮化膜之膜質。亦即，於專利文獻2，為迴避電漿對矽基板之氮化處理引起之問題，而揭示不使用電漿之紫外線之氮化處理。
專利文獻1：特開2001－274148號公報(申請專利範圍等)。
專利文獻2：特開2003－243387號公報(申請專利範圍，段落0008~0015，圖8)。
如專利文獻2之指摘，藉由電漿直接對矽施予氮化處理而形成氮化膜時，需將極高能量之離子植入膜中，會導致膜質劣化之所謂電漿損傷之問題。此種電漿損傷對於例如電晶體等之裝置特性會帶來不良影響，而有可能導致其之性能降低。
又，對矽直接施予電漿氮化處理時存在以下問題，例如隨時間變化容易引起之N濃度減少(N放出)或氧化，特別是膜厚越薄時越容易因N放出或氧化而導致膜質不良，而難以實現穩定之氮化膜形成。
因此，本發明目的在於提供，可使用電漿對矽直接施予氮化處理，而形成良質、薄的氮化膜的技術。
為解決上述問題，本發明第1觀點提供之基板之氮化處理方法，係在電漿處理裝置之處理室內對基板表面之矽作用含氮之電漿而施予氮化處理者；使電漿產生區域之電漿電位(Vp )與上述基板中之浮動電位(Vf )間之電位差(Vp -Vf )、亦即上述基板附近之鞘電壓(Vdc )控制成為3.5〔V〕以下，而進行上述含氮電漿之氮化處理。
於上述第1觀點，較好是控制鞘電壓(Vdc )成為0~2〔V〕。
又，較好是上述含氮之電漿為，藉由具有多數縫隙的平面天線將微波導入上述處理室內而形成者。
又，較好是在上述處理室內之電漿產生區域與上述被處理基板之間，存在具有多數貫穿開口的介電板而進行處理。此情況下，較好是上述貫穿開口之孔徑為2.5~10mm，在對應於上述基板之上述介電板之區域內，相對於上述基板之面積，上述貫穿開口之合計之開口面積比率為10~50%。又，較好是處理壓力為1.33Pa~1333Pa。更好是處理壓力為66.7Pa~266.6Pa。
又，較好是不使用上述介電板時之處理壓力為93.3Pa~1333Pa。
又，較好是處理溫度為600℃~900℃。又，較好是上述矽氮化膜之膜厚為1~5nm。
本發明第2觀點提供之絕緣膜之形成方法，係使矽露出之基板表面曝曬於含氮之電漿而直接對矽施予氮化處理，於上述基板表面形成矽氮化膜者；使上述含氮電漿之電漿電位(Vp )與上述基板之浮動電位(Vf )間之電位差(Vp -Vf )、亦即上述基板附近之鞘電壓(Vdc )控制成為3.5〔V〕以下，藉由對上述矽施予氮化處理而於上述基板 表面形成矽氮化膜。
於上述第2觀點，較好是上述含氮之電漿為，稀有氣體與氮氣體之混合氣體之電漿。
又，較好是控制鞘電壓(Vdc )成為0~2〔V〕。
又，較好是上述含氮之電漿為，藉由具有多數縫隙的平面天線而被傳導之微波予以形成者。
又，較好是上述含氮之電漿為，形成於具有多數貫穿開口的介電板之上方，經由上述貫穿開口移行至上述介電板之下方，而到達基板基板表面者。此情況下，較好是在對應於上述基板之上述介電板之區域內，相對於上述基板之面積，上述貫穿開口之合計之開口面積比率為10~50%。又，較好是產生上述含氮電漿之壓力為1.33Pa~1333Pa。又，上述介電板上方形成的上述含氮電漿之電子溫度較好是0.7~2〔eV〕，更好是1.5〔eV〕以下。又，移行至上述介電板下方的上述含氮電漿之電子溫度較好是1〔eV〕以下，更好是0.7〔eV〕以下。
又於上述第2觀點，較好是處理溫度為600℃~900℃。
本發明第3觀點提供之控制程式，係於電腦上動作，執行時控制電漿處理裝置進行基板之氮化處理方法，該基板之氮化處理方法為，在上述電漿處理裝置之處理室內對基板表面之矽，使電漿產生區域之電漿電位(Vp )與上述基板中之浮動電位(Vf )間之電位差(Vp -Vf )、亦即上述基板附近之鞘電壓(Vdc )控制成為3.5〔V〕以下，而 藉由含氮之電漿進行氮化處理者。
本發明第4觀點提供之電腦可讀取之記憶媒體，係記憶有電腦上動作之控制程式，該控制程式為，執行時控制電漿處理裝置進行，在上述電漿處理裝置之處理室內對基板表面之矽，使電漿產生區域之電漿電位(Vp )與上述基板中之浮動電位(Vf )間之電位差(Vp -Vf )、亦即上述基板附近之鞘電壓(Vdc )控制成為3.5〔V〕以下，而藉由含氮之電漿進行氮化處理的基板之氮化處理方法者。
本發明第5觀點提供之電漿處理裝置，係具備：電漿供給源，用於產生電漿；處理容器，內設有基板支持台用於載置被處理基板，可排氣成為真空；及控制部，用於控制俾於上述處理容器內對基板表面之矽，使電漿產生區域之電漿電位(Vp )與上述基板中之浮動電位(Vf )間之電位差(Vp -Vf )、亦即上述基板附近之鞘電壓(Vdc )控制成為3.5〔V〕以下，而藉由含氮電漿進行氮化處理的基板之氮化處理方法。
以下參照圖面具體說明本發明之實施形態，圖1為本發明適用之電漿處理裝置之一例之模式斷面圖。該電漿處理裝置100構成為RLSA微波電漿處理裝置，可藉由具有多數縫隙的平面天線、特別是RLSA(Radial Line Slot Antenna)將微波導入處理室內而產生電漿，可以獲得高密度、且低電子溫度的微波電漿，可藉由具有1×1010 ~5×101 2 /cm3 之電漿密度、且0.7~2〔eV〕之電子溫度之電漿施予處理。因此，可使用於例如MOS電晶體、MOSFET(場效電晶體)等之各種半導體裝置之製程中之閘極絕緣膜之知形成等。
上述電漿處理裝置100具有以氣密構成、被接地之大略圓筒狀之腔室1。於腔室1之底壁1a之大略中央部形成圓形開口部10，於底壁1a設有和開口部10連通知朝下方突出的排氣室11。
於腔室1內設有AlN等陶瓷構成之載置台2用於水平支持被處理基板之矽晶圓(以下稱為晶圓)W。該載置台2係由排氣室11底部中央延伸至上方的圓筒狀AlN等陶瓷構成之支撐構件3支撐。於載置台2之外緣部設置導環4用於導引晶圓W。又，於載置台2埋入電阻加熱型加熱器5，藉由加熱電源6對加熱器5供電而加熱載置台2，以該熱加熱被處理基板之晶圓W。此時溫度可控制於例如室溫至800℃之範圍。又，於腔室1之內周設有石英構成之圓筒狀套筒7。於載置台2之外周側以環狀設有具有多數排氣孔8a的閥板8用於對腔室1內施予均勻排氣，該閥板8藉由多數支柱9予以支撐。
於載置台2，相對於載置台2之表面以可突出方式設有晶圓支撐銷(未圖示)用於支撐、升降晶圓W。
於載置台2上方配置板60用於衰減電漿中之離子能、減低對晶圓W之Vd c 。該板60由例如石英、藍寶石、SiN、SiC、Al2 O3 、AlN等之陶瓷介電體或多晶矽、矽等構成，就防止金屬污染而言較好是石英、SiN、多晶矽、矽。板60，其外周部藉由自腔室1內之套筒7朝內側突起於全周的支撐部70之卡合而被支撐。又，板60可以其他方法支撐。
板60之安裝位置較好是接近晶圓W之位置，板60與晶圓W間之距離(高度H2 )較好是例如3~50mm，更好是設為約25~35mm。此情況下，板60之上面與透過板28(後述)之下面間之距離(高度H1 )較好是例如30~150mm，更好是設為約50~100mm。藉由板60之配置於該位置，可抑制電漿損傷之同時，可對矽施予均勻之氮化處理。
以板60為境界，於其上方形成第1電漿區域S1 ，於其下方形成第2電漿區域S2 ，第1電漿區域S1 與第2電漿區域S2 之容積，較好是設為同一或第2電漿區域S2 較小。第1電漿區域S1 之高度H1 與第2電漿區域S2 之高度H2 之比(H1 /H2 )，較好是設為例如0.6~50，更好是設為1.4~4。
於板60形成多數貫穿孔60a。圖2A、2B為板60之詳細圖面。圖2A為由上觀察板60之狀態，圖2B為板60之重要部分斷面圖。
板60之貫穿孔60a，係於圖2中，相對於虛線所示晶圓W之載置區域使貫穿孔60a之配置區域呈稍微變大的方式而大略均等被配置。具體言之為，例如於圖2A，相對於300mm尺寸之晶圓W，使和連結貫穿孔60a之配置區域外延的圓之直徑相當的長度L，較晶圓W之外周緣擴大貫穿孔60a之間距以上、例如朝外側擴大大略5~30mm而配置貫穿孔60a。又，貫穿孔60a可配置板60之全面。如上述說明，藉由較晶圓尺寸更廣地配置貫穿孔60a，可使氮化處理更均勻。
貫穿孔60a之孔徑D1 ，可任意設定，例如較好是2~15mm，更好是2.5~10mm。又，圖2A係貫穿孔60a之直徑為10mm之例。於板60內藉由貫穿孔60a之位置變化孔之大小亦可，又貫穿孔60a之配置可選擇例如同心圓狀、放射狀、螺旋狀等任意配列。板60之厚度(T1 )較好是例如約2~20mm，更好是設為約2~5mm。藉由貫穿孔60a之孔徑之界定，可減低Vd c ，可減少對晶圓W之離子損傷，可施予均勻之氮化處理。
該板60作為減低電漿之離子能總量的離子能減低手段之功能。
亦即，藉由介電體之板60之配備，主要使電漿中之自由基通過，可阻塞大多數之離子。為達成該目的，如後述說明，較好是總合考慮板60之貫穿孔60a之開口面積、貫穿孔60a之孔徑D1 、以及貫穿孔60a之形狀或配置、貫穿孔60a之厚度T1 (亦即壁60b之高度)、板60之設置位置(自晶圓W起之距離)等。例如設定貫穿孔60a之孔徑為2.5~10mm時，在對應於晶圓W之板60之區域內(亦即重疊於晶圓W之範圍)，相對於晶圓W之面積，較好是設定貫穿孔60a之合計開口面積之比率成為10~50 %。藉由控制開口面積之比率可抑制離子能，可於低Vdc 狀態下施予氮化處理。
於腔室1側壁設有環狀之氣體導入構件15，於該氣體導入構件15連接氣體供給系16。氣體導入構件可以配置為噴淋形狀。氣體供給系16具有例如Ar氣體供給源17、N2 氣體供給源18。彼等氣體分別+介由氣體管線20到達氣體導入構件15，由氣體導入構件15被導入腔室1內。於氣體管線20之各個設有流量控制器21及其前後之開/關閥22。又，亦可取代N2 氣體改使用例如NH3 氣體、N2 與H2 之混合氣體、肼等作為含氮氣體。又，亦可取代上述Ar氣體改用Kr、Xe、He等稀有氣體。
於排氣室11側面連接排氣管23，於排氣管23連接含有高速真空泵之排氣裝置24。藉由排氣裝置24之動作可使腔室1內之氣體均勻排出至排氣室11之空間11a內，介由排氣管23而被排氣。依此則，腔室1內可高速減壓至特定真空度、例如0.133Pa。
於腔室1之側壁設有搬出入口25，可於鄰接電漿處理裝置100之搬送室(未圖示)之間進行晶圓W之搬出入；及開/關該搬出入口25的柵閥26。
腔室1之上部成為開口部，沿著開口部之周緣部設有突出之環狀支撐部27，使介電體、例如石英或AL2 O3 、AlN等之陶瓷構成，可透過微波的透過板28，介由密封構件29以氣密狀設置。因此，腔室1保持於氣密。
於透過板28上方，以載置台2呈對向配置圓板狀之平面天線構件31。平面天線構件31卡合於腔室1之側壁上端。平面天線構件31由例如表面鍍金或鍍銀之銅板或鋁板構成，以特定圖案貫穿形成多數縫隙狀之孔32用於放射微波。該孔32，如圖3所示構成長溝形狀，典型為鄰接孔32彼此間以「T」字狀配置，彼等多數孔32以同心圓狀配置。孔32之長度或配列間隔依微波波長(λ g)決定，例如孔32之間隔配置為λ g/4、λ g/2或λ g。又，輿圖3，以同心圓狀形成之鄰接孔32彼此間之間隔以△r表示。又，孔32可為圓形、圓弧形等其他形狀。孔32之配置形態並未特別限定，除同心圓狀以外，可配置為例如螺旋狀、放射狀。
於平面天線構件31上面設有介電率大於真空之遲波構件33。該遲波構件33，於真空中可使微波波長變長，因此具有縮短微波波長調整電漿之功能。又，於平面天線構件31與透過板28之間，或於遲波構件33與平面天線構件31之間分別使其密接或分離均可。
於腔室1之上面，覆蓋彼等平面天線構件31及遲波構件33而設置例如鋁或不鏽鋼等金屬構件構成之屏蔽蓋體34。腔室1之上面與屏蔽蓋體34藉由密封構件35密封。於屏蔽蓋體34形成冷卻水流路34a。於此通過冷卻水使屏蔽蓋體34、遲波構件33、平面天線31、透過板28冷卻。又，屏蔽蓋體34被接地。
於屏蔽蓋體34上壁中央形成開口部36。於該開口部36連接導波管37。該導波管37之端部介由匹配電路38連接於微波產生裝置39用於產生微波。依此則，微波產生裝置39產生之例如頻率2.45GHz之微波介由導波管37被傳送至上述平面天線構件31,該微波之頻率可使用8.35GHz、1.98GHz等。
導波管37波管37具有：斷面圓形狀之同軸導波管37a,其自屏蔽蓋體34之開口部36朝上方延伸,及矩形導波管37b,其介由模態轉換器40連接於同軸導波管37a上端部而朝水平方向延伸。矩形導波管37b與同軸導波管37a之間的模態轉換器40,具有將在矩形導波管37b內以TE模態傳送的微波轉換為TEM模態。於同軸導波管37a中心延伸設置內導體41,內導體41於其下端部連接固定於平面大線構件31之中心。依此則，微波可介由同軸導波管37a之內導體41以放射狀有效、均勻地傳送至平面天線構件31。
電漿處理裝置100之各構成部，係連接於具備CPU之製程控制器50而被控制。於製程控制器50連接鍵盤,用於工程管理者管理電漿處理裝置100之指令輸入操作,及使用者介面51,由使電漿處理裝置100之稼動狀況可視化予以顯示的顯示器等構成。
於製程控制器50連接記憶部52,記憶部52儲存有,藉由製程控制器50之控制來實現對電漿處理裝置100執行之各種處理用的控制程式(軟體)或處理條件資料等被記錄之處理程式。
必要時可依使用者介面51之指示將任意之處理程式由記憶部52叫出於製程控制器50執行,在製程控制器50控制下而於電漿處理裝置100進行所要處理。又,上述控制程式或處理條件資料等之處理程式,可使用儲存於電腦可讀取記憶媒體,例如CD－ROM、硬碟、軟碟、快閃記憶體等之狀態者,或者由其他裝置、例如介由專用線路隨時傳送而被線上利用者。
上述構成之RLSA方式之電漿處理裝置100中,可依以下順序進行晶圓W之矽層之直接氮化處理,形成矽氮化膜等之處理。
首先,設定柵閥26為開,由搬出入口25將形成有矽層之晶圓W搬入腔室1內,載置於載置台2上。由氣體供給系16之Ar氣體供給源17、N2 氣體供給源18將Ar氣體、N2 氣體以特定流量介由氣體導入構件15導入腔室1內。
具體言之為，設定Ar等稀有氣體流量為250~2000mL/min(sccm),N2 氣體流量為10~100mL/min(sccm),,設定腔室1內為1.33~1333Pa(10mTorr~10Torr),較好是26.6~400Pa(200mTorr~3Torr),較好是調整為66.7~266.6Pa(500mTorr~2Torr)之處理壓力,晶圓W之溫度加熱至300~900℃,較好是600~900℃，更好是600~800℃。
未配備板60時，較好是調整為93.3~1333Pa(700mTorr~10Torr)之處理壓力。
之後,將微波產生裝置39之微波經由匹配電路38導入導波管37,依序使通過矩形導波管37b、模態轉換器40、及同軸導波管37a介由內導體41供給至平面天線構件31,由平面天線構件31之溝槽介由透過板28放射至腔室1內之晶圓W之上方空間。微波於矩形導波管37b內以TE模態傳送,該TE模態之微波於模態轉換器40被轉換為TEM模態,於同軸導波管37a內朝平面天線構件31傳送出。由平面天線構件31經由透過板28放射至腔室1的微波使腔室1內形成電磁場,Ar氣體、N2 氣體被電漿化。該微波電漿之微波由平面天線構件31之多數孔32放射,成為維持大略1×101 0 ~5×101 2 /cm3 之高密度，且於晶圓W附近成為大略1.5〔eV〕以下之低電子溫度電漿。如此形成之微波電漿為，離子等引起之對底層膜之電漿損傷較少者，藉由在腔室1內設置介電體之板60，使分離為產生電漿之第1電漿區域S1 ，及以通過板60之電漿對晶圓W施予處理的第2電漿區域S2 ，如此則，第2電漿區域S2 內之離子能可以大幅衰減,可降低基板附近之鞘電壓Vd c ，而且電漿之電子溫度可減低至1〔eV〕以下，更好為可減低至0.7〔eV〕以下，更能減低電漿損傷。藉由電漿中之活化種、主要為氮自由基(N＊ )等之作用可以直接將N導入矽中，而形成均勻之SiN膜。
以下參照圖4A及4B說明本發明之作用。首先，參照圖4，於電漿處理裝置，對Ar/N2 混合氣體，作用由平面天線構件31供給之微波電磁場而產生之電漿P，係於腔室1內之空間，朝載置台2載置之晶圓W之方向降下。如圖4A所示，假設電漿P之電漿電位(空間電位)為Vp ，接地之腔室1之壁或載置台2之浮動電位為Vf 時，電漿P與腔室壁或載置台2之間形成之界面層(鞘)PS 之電位(鞘電壓Vdc )為，Vdc =Vp -Vf 。該Vdc 與電漿之離子能大小有相關關係，Vdc 成為越大之值時，植入矽中(形成之絕緣膜)之離子之能量變為越大(離子之速度被加速)，離子能之總量亦變大。
電漿P對被處理基板之晶圓W之能量(例如來自電子、離子、自由基之能量)供給，為進行矽之氮化處理時不可缺少者，例如對矽氧化膜施予氮化處理時，供給較Si-O結合之結合能約4.3〔eV〕為大的能量(包含離子能之總量)，切斷Si-O結合可以施予氮化處理。但是，Si-N結合之結合能約為3.5〔eV〕，因此，供給能量大於該值時，形成之Si-N結合有可能被切斷。又，藉由供給必要以上之高能量，於矽本身亦有可能產生缺陷等之損傷。
相對於此，Si-Si結合之結合能約為2.3〔eV〕，小於Si-O結合之結合能，因此，和氮化處理矽氧化膜之情況比較，直接氮化處理矽時可於較小能量下施予處理，因此離子能亦可以變小。
又，直接氮化處理矽時，若供給之能量大於Si-Si結合之結合能，則產生結晶缺陷之可能性會增大。
因此，本發明中，在直接以電漿氮化處理矽(多晶矽或單晶矽)而進行矽氮化膜形成之電漿處理時，係藉由降 低Vdc 之手段(例如設有貫穿孔60a之板60)，使Vdc 降低至3.5〔V〕以下，依此則，在不造成膜損傷情況下，可維持穩定之氮濃度，可形成具有穩定之Si-N結合的氮化膜。
如圖4B所示，於圖1之電漿處理裝置100，具備具有貫穿孔60a之板60作為減低離子能的1個手段。依此則，朝晶圓W方向降下之電漿中之離子被板60衰減或消滅。特別是電漿中含有之Ar離子(Ar+ )等為具有大能量之荷電粒子，因此通過石英等之介電體構成之板60時會被衰減或成為非活化。此意味著，藉由板60可控制離子通過時之離子能。結果，板60之上方之電漿P1 之電漿電位Vp1 與板60之下方之電漿P2 之電漿電位Vp2 之關係成為Vp2 <Vp1 。因此，和未配置板60之情況(圖4A)比較，Vp2 -Vf 所表示之晶圓W附近之Vdc 變小，在通過貫穿孔60a之離子或自由基不會被過度加速情況下可進行電漿處理，可進行適度的氮化處理。
如上述說明，藉由介電體構成之板60可衰減電漿之離子能，可減低Vdc ，可控制於所要值。
以下參照圖5A、5B說明本發明基礎之板60之貫穿孔60a之孔徑與Vdc 與壓力之關係之實驗資料。
圖5A表示，使用和圖1同樣構成之電漿處理裝置100進行電漿處理時，變化處理壓力而調查板60之貫穿孔60a之直徑與Vdc 之關係之結果。圖5A之縱軸為Vdc ，橫軸為貫穿孔60a之孔徑(其中，無表示為配置板60之情況)。於此，貫穿孔60a，係和晶圓W表面呈對向均等配置多數，貫穿孔60a之孔徑為Φ 10mm時，開口面積比率(亦即相對於晶圓W所對應之板60之區域內之晶圓W之面積，貫穿孔60a之合計之開口面積比率)大略為48%，貫穿孔60a之孔徑為Φ 5mm時開口面積比率大略為28%，貫穿孔60a之孔徑為Φ 2.5mm時開口面積比率大略為13%。
晶圓W使用以1%稀氟酸(DHF)洗淨者。該實驗之電漿處理條件設定如下：作為處理氣體之Ar/N2 氣體之流量為1000/40mL/min(sccm)，晶圓溫度為室溫，壓力為6.7Pa(50mTorr)、13.3Pa(l00mTorr)、26.6Pa(200mTorr)、40.0Pa(300mTorr)、或66.7Pa(500mTorr)，電漿之供給電力設為1.5kW，處理時間為60秒。Vd c 之測定，可藉由蘭米爾(Langmuir)探針由探針之電流電壓計測算出。
由圖5A可知，和未配置板60(無)之情況比較，藉由板60之設置可減低Vd c 。又，可以發現，Vd c 之減低效果會因板60之貫穿孔60a之孔徑(開口面積比率)而不同，在相同壓力下孔徑(開口面積比率)越小Vd c 之減低效果變為越大。另外，隨壓力之變大Vd c 之所以降低可以考慮為，壓力低時電漿中之離子比率較高，而隨壓力之變高，電漿中之自由基比率亦變高而引起者。由此可知，欲抑制Vd c 時較好是在高壓力側之條件。
由上述結果可知，板60可用作為，在電漿處理裝置100中降低板60與晶圓W間之Vdc ，降低離子能之手段。另外，可以理解藉由板60之貫穿孔60a之孔徑或開口面積比率等之硬體構成，或藉由該硬體構成與處理壓力之組合，可以控制Vdc 成為所要之值。
圖5B表示壓力近一步提高至266.6Pa時Vdc 之變化。於該實驗，於和圖5A之實驗相同條件下實施電漿處理而測定Vdc 。Vdc 較好是控制成為3.5〔V〕以下，更好是2〔V〕以下，由圖5B可知，板60之貫穿孔60a之孔徑為10mm時，欲減低Vdc 時壓力越高越好，藉由設定壓力為133.Pa以上，Vdc 可降低至2〔V〕以下。
此可考慮為，如上述說明，壓力低時電漿中之離子比率高，隨壓力之變高，電漿中之自由基比率會變高所引起者。因此，藉由在高壓側使用板60，可以呈現顯著之Vdc 降低效果。由圖5A、5B可知，貫穿孔60a之孔徑越小時，Vdc 變為越低。
以下，使用電漿處理裝置100，直接氮化處理Si基板形成矽氮化膜，經過特定時間後以X線光電子分光分析法(XPS分析)測定膜中之N濃度及O濃度。
晶圓W使用以1%稀氟酸(DHF)洗淨者。
氮化處理之電漿條件設定如下：作為處理氣體之Ar/N2 氣體之流量為1000/40mL/min(sccm)，晶圓溫度為800℃，壓力為6.7~266.6Pa(50~2000mTorr)，電漿之供給電力設為1.5kW，處理時間為10~60秒。
本實施形態中，板60之貫穿孔60a，係以對應於晶圓W之載置區域的方式，Φ 10mm時為626個、Φ 2.5mm時為2701個被均等配置，在板60上之對應於晶圓W之區域內，相對於晶圓W之面積，貫穿孔60a之合計開口面積比率，在Φ 10mm時設為大略48%，在Φ 2.5mm時設為大略14%。又，作為比較之用，針對未配置板60而進行氮化處理形成之膜亦同樣測定N濃度及O濃度。
圖6A表示氮化膜形成後於大氣中放置3小時後之N濃度與膜厚之關係，圖6B表示於大氣中放置24小時後之N濃度與膜厚之關係，圖7表示由圖6A及圖6B之資料，表示放置時間(Q時間)為3~24小時情況下，N濃度之變化率(△N)與膜厚之關係。
圖8A表示氮化膜形成後於大氣中放置3小時後之O濃度，圖8B表示氮化膜形成後於大氣中放置24小時後之O濃度，圖9表示由圖8A及圖8B之資料，表示放置時間(Q時間)為3~24小時情況下，O濃度之變化率(△O)與膜厚之關係。
由圖7可知，和未配置板60之情況比較，藉由板60之配置可維持氮化膜中之N濃度於較高之傾向。亦即，3~24小時之放置時間中之N濃度之變化率(△N)，和未配置板60之情況比較，藉由板60之配置可以接近0，可以確認濃度變化被抑制於較小。由圖6A與6B之比較可知，此一傾向隨放置時間(Q時間)之增加而變為明瞭，因此可以確認未配置板60而形成之氮化膜會隨時間經過而產生N放出。未配置板60而形成之氮化膜，在Vd c 較大時被以具有高離子能之電漿施予處理之故，形成之Si－N結合被切斷、膜中形成游離之N時，隨時間經過而產生之N放出變多。
相對於此，本發明中配置有板60，減低Vd c 而施予氮化處理，因而可以穩定形成Si－N結合，N放出較少、可形成穩定之氮化膜。如上述說明，電漿中之離子成份較多時，矽被氮化形成Si－N結合後，藉由高能量離子可能再度切斷Si－N結合而使矽氮化膜之N放出變為較多。相對於此，電漿中之自由基成份較多時，氮化之Si－N結合不會被自由基切斷，N放出變少。
又，由圖7、圖6A及6B可知，板60之貫穿孔60a之孔徑較小者，其之N濃度變高，N放出變少、較為穩定。其理由可考慮為，和10mm比較，貫穿孔60a之孔徑為2.5mm時其之開口率小，離子能衰減率變大，晶圓W附近之Vd c 更能降低(參照圖5A)。因此，電漿損傷、或者例如成為Si－N結合之妨礙的Si－Ar結合之形成或Si－N結合之切斷可以被抑制。
又，圖9顯示，和未配置板60之情況比較，藉由板60之配置，氮化膜中之O濃度可維持較低之傾向。由圖8A與8B之比較可知，此－傾向隨放置時間(Q時間)之增加而變為明瞭。可考慮為，未配置板60而形成之氮化膜，在晶圓W附近之Vd c 較高，具有高離子能之電漿引起的電漿損傷或產生之Si－N結合被切斷，導致膜中形成缺陷部分(例如Si－Si結合或Si－等)，隨時間經過而取入大氣中之氧產生氧化使O濃度增加。
相對於此，本發明中配置板60，可抑制晶圓W附近之Vd c 而進行電漿處理，離子之加速變小，Si－N結合之切斷被抑制，N放出或電漿損傷變少，膜中缺陷變少，Si－N結合變為穩定。結果，氧化難以進行，可形成穩定之氮化膜。
又，和10mm比較，貫穿孔60a之孔徑為2.5mm時其之開口率小，離子能衰減率變大，晶圓W附近之Vd c 更能降低，可形成穩定之Si－N結合，氧化難以進行，O濃度變低，可形成穩定、良質之氮化膜。
由上述6A、6B~圖9之結果可知，於處理容器內配置介電體構成之板60，可衰減離子能，可減低晶圓W附近之Vd c ，可形成穩定、緻密之氮化膜。又，藉由板60之貫穿孔60a之孔徑可控制Vd c ，可提升膜質。
矽氧化膜(SiO2 膜)之介電率ε為4，相對於此，矽氮化膜(Si3 N4 膜)之介電率ε為7~8，矽氮化膜具有大略1倍之介電率，因此絕緣膜之膜厚可構成較薄。本發明之較佳態樣中，可獲得膜厚較薄、而且良好膜質之矽氮化膜，對於次一世代裝置之薄膜，例如膜厚為5nm以下，較好為2nm以下厚度之閘極絕緣膜之形成特別有用。
又，通常隨著電漿氮化處理所形成矽氮化膜之膜厚之變厚，長時間曝曬於高離子能電漿之結果，N放出或損傷會使氮化膜中形成陷阱(trap)氧容易被取入膜中，相對於此，依本發明，即使矽氮化膜之膜厚形成較厚時，亦可形成N放出或損傷較少的問定的矽氮化膜。
圖10表示電漿氮化處理中之Vdc 與氮化膜中之N濃度之關係。圖10之縱軸依膜厚而被規格化的N濃度，橫軸為Vdc 。
處理條件設定如下：作為處理氣體之Ar/N2 氣體之流量為1000/40mL/min(sccm)，晶圓溫度為800℃，壓力為6.7~200Pa(50~1500mTorr)，電漿之供給電力設為1.5kW，處理時間為10~60秒。Vdc 之測定，可藉由蘭米爾(Langmuir)探針之電流電壓計測算出。N濃度之測定藉由XPS進行。由圖10可知，藉由設定電漿處理之對象物之Vdc 成為3.5〔V〕以下，可獲得穩定之較高之N濃度。因此，欲形成具有足夠之N濃度、無N放出之穩定、緻密之氮化膜，較好是設定電漿處理之對象物之Vdc 成為3.5〔V〕以下，更好是設為0~2〔V〕之範圍。
以下參照圖11-14說明氮化處理之溫度與壓力之影響之調查結果。
首先，使用電漿處理裝置100直接氮化處理Si基板而形成氮化膜，調查氮化膜之形成速度(氮化速率)與處理溫度之關係。晶圓W使用以1%稀氟酸(DHF)溶液洗淨、除去氧化膜者。氮化處理之電漿條件設定如下：作為處理氣體之Ar/N2 氣體之流量為1000/40mL/min(sccm)，晶圓溫度為400℃或800℃，壓力為6.7Pa或266.6Pa(50 mTorr或2000mTorr)，電漿之供給電力設為1.5kW，處理時間為5~3000秒。其結果圖示於圖11。本實施形態中，板60之貫穿孔60a使用以下者：以和晶圓W之載置區域對應之方式使Φ 10mm之626個被均等配置，在板60上之對應於晶圓W之區域內，相對於晶圓W之面積，貫穿孔60a之合計開口面積比率為大略48%者。
由圖11可知，於400℃至800℃之溫度進行處理，可控制氮化速率進行氮化處理。另外可確認，於800℃處理時氮化速率變快，高溫時可於短時間形成所要膜厚之氮化膜。又，關於壓力，於6.7Pa與266.6Pa之比較下，壓力低者之氮化速度較快，其理由為，低壓側之離子比率較高，容易被氮化。如上述說明，藉由調查氮化處理之溫度、壓力及時間，可於例如圖11所示0.6~2.3nm範圍內控制氮化膜厚。
以下，依據上述結果針對溫度及壓力對氮化膜膜質之影響，藉由X線光電子分光分析法(XPS分析)測定特定時間經過後其膜中之N濃度及O濃度加以評估。
圖12A表示氮化膜形成後於大氣中放置3小時後之N濃度與膜厚之關係，圖12B表示於大氣中放置24小時後之N濃度與膜厚之關係，圖13表示由圖12A及圖12B之資料，表示放置時間(Q時間)為3~24小時情況下，N濃度之變化率(△N)與膜厚之關係。圖14表示放置時間(Q時間)為3~24小時情況下，O濃度之變化率(△N)與膜厚之關係。
由圖13可知，於800℃之高溫處理，可得N濃度之變動較少，穩定之氮化膜。關於壓力，則於266.6Pa之高壓側可形成N濃度之變化率(△N)小、穩定之氮化膜。
又，由圖14可知，800℃之高溫處理呈現氮化膜中之O濃度維持較低之傾向，可形成穩定之氮化膜。關於壓力，則於266.6Pa之高壓側之O濃度之變化率(△N)較小、較難氧化，可形成穩定之氮化膜。
又，由圖12A、12B~圖14B可知，藉由配置板60抑制晶圓W附近之Vd c 而施予電漿氮化處理時，藉由在高溫、高壓力下進行，則N放出變少、且難以氧化，可形成穩定之氮化膜。處理溫度較好是為600~900℃，更好是600~800℃。處理壓力較好是26.6Pa~400Pa，更好是66.7Pa~266.6Pa以上說明本發明之實施形態，但是本發明不限定於上述實施形態，可做各種變更實施。
例如上述實施形態中，使用頻率為300MHz~300GHz之微波激發電漿的微波電漿處理裝置100，但是亦可使用頻率30kHz~300MHz之高頻激發電漿的高頻電漿處理裝置。
又，於圖1以RLSA方式之電漿處理裝置100為例說明，但是只要在例如遠隔控制電漿方式、I CP方式、ECR方式、表面反射波方式、CCP方式、磁控管方式等之電漿處理裝置，配置介電體或Si系構件構成之板者均可適用本發明。
又，於圖1配置1片板60，但是必要時可配置2片以上重疊之板。貫穿孔60a等之開口面積或其比介電率等，可依電漿氮化處理之對象或處理條件適當調整。
(產業上可利用性)
本發明可用於各種半導體裝置之製造過程中，對矽施予氮化處理而形成矽氮化膜。
(發明效果)
依本發明，控制鞘電壓(Vdc )成為3.5〔V〕以下，藉由含氮電漿直接對矽施予氮化處理，因此可抑制電漿損傷之同時，可形成良質、且薄的矽氮化膜。
亦即，依本發明獲得之矽氮化膜，即使為例如5nm以下之薄膜，亦難以產生N放出或氧化，可維持穩定、較高之N濃度。可形成穩定氮化膜的本發明之方法，在微細化進展之半導體裝置製程中，可有效使用於例如約1~5nm(較好是1~2nm)之薄的閘極絕緣膜等之形成
又，鞘電壓(Vdc )控制成為0~2〔V〕，則更能提高矽氮化膜中之N濃度，可形成更佳之膜質。
又，藉由具有多數縫隙的平面天線將微波導入處理室內而形成含氮之電漿，依此則，更能降低電漿之電子溫度及離子能，更能降低對於基板之電漿損傷。
又，在處理室內之電漿產生區域與被處理基板之間，存在具有多數貫穿開口的介電板，因而鞘電壓(Vdc )之控制容易進行。此情況下，除介電板以外，處理壓力由6.7Pa~1333Pa之中選擇，或處理溫度由600℃~900℃之中選擇，依此則，鞘電壓(Vd c )更容易調整為所要之值。亦即，藉由組合電漿處理裝置之硬體構成與處理條件，可以更精細、且更容易控制鞘電壓(Vd c )。
1．．．腔室
1a．．．底壁
2．．．載置台
3．．．支撐構件
4‧‧‧導環
5‧‧‧加熱器
6‧‧‧加熱電源
7‧‧‧套筒
8‧‧‧緩衝板
8a‧‧‧排氣孔
9‧‧‧支柱
10‧‧‧開口部
11‧‧‧排氣室
15‧‧‧氣體導入構件
16‧‧‧氣體供給系
17‧‧‧Ar氣體供給源
18‧‧‧N2 氣體供給源
20‧‧‧氣體管
21‧‧‧流量控制器
22‧‧‧開關閥
23‧‧‧排氣管
24‧‧‧排氣裝置
25‧‧‧搬出入口
26‧‧‧柵閥
27‧‧‧支撐部
28‧‧‧透過板
29‧‧‧密封構件
31‧‧‧平面天線構件
32．．．孔
33．．．遲波構件
34．．．屏蔽蓋體
34a．．．冷却水流路
35．．．密封構件
36．．．開口部
37．．．導波管
38．．．匹配電路
39．．．微波產生裝置
40．．．模態轉換器
41．．．內導體
50．．．製程控制器
51．．．使用者介面
52．．．記憶部
60．．．板
60a．．．貫穿孔
60b．．．壁
70．．．支撐部
100．．．電漿處理裝置
W．．．晶圓
圖1為本發明適用之電漿處理裝置之一例之概略斷面圖。
圖2A為板(plate)之說明用平面圖。
圖2B為板之說明用重要部分斷面圖。
圖3為平面天線之說明用圖。
圖4A為電漿處理裝置之Vd c 說明用模式圖。
圖4B為配置有板之電漿處理裝置之Vd c 說明用模式圖。
圖5A表示Vd c 相關之基礎資料，表示板之孔徑與Vd c 之關係之分布圖。
圖5B表示Vd c 相關之基礎資料，表示處理壓力與Vd c 之關係之分布圖。
圖6A表示XPS分析之膜中之N濃度與SiN膜厚之關係之分布圖，表示放置時間3小時之結果。
圖6B表示XPS分析之膜中之N濃度與SiN膜厚之關係之分布圖，表示放置時間3小時之結果。
圖7表示XPS分析之放置時間3~24小時情況下，膜中之N濃度變化率與SiN膜厚之關係之分布圖。
圖8A表示XPS分析之SiN膜中之O濃度與膜厚之關係之分布圖，表示放置時間3小時之結果。
圖8B表示XPS分析之SiN膜中之O濃度與膜厚之關係之分布圖，表示放置時間24小時之結果。
圖9表示XPS分析之放置時間3~24小時情況下，膜中之O濃度變化率與SiN膜厚之關係之分布圖。
圖10表示XPS分析之SiN膜中之N濃度與Vd c 之關係之分布圖。
圖11表示氮化處理時間與SiN膜厚之關係之分布圖。
圖12A表示XPS分析之膜中之N濃度與SiN膜厚之關係之分布圖，表示放置時間3小時之結果。
圖12B表示XPS分析之膜中之N濃度與SiN膜厚之關係之分布圖，表示放置時間24小時之結果。
圖13表示XPS分析之放置時間3~24小時情況下，膜中之N濃度變化率與SiN膜厚之關係之分布圖。
圖14表示XPS分析之放置時間3~24小時情況下，SiN膜中之O濃度之變化率與膜厚之關係之分布圖。
1‧‧‧腔室
1a‧‧‧底壁
2‧‧‧載置台
3‧‧‧支撐構件
4‧‧‧導環
5‧‧‧加熱器
6‧‧‧加熱電源
7‧‧‧套筒
8‧‧‧緩衝板
8a‧‧‧排氣孔
9‧‧‧支柱
10‧‧‧開口部
11‧‧‧排氣室
15‧‧‧氣體導入構件
16‧‧‧氣體供給系
17‧‧‧Ar氣體供給源
18‧‧‧N2 氣體供給源
20‧‧‧氣體管
21‧‧‧流量控制器
22‧‧‧開關閥
23‧‧‧排氣管
24‧‧‧排氣裝置
25‧‧‧搬出入口
26‧‧‧柵閥
27‧‧‧支撐部
28‧‧‧透過板
29‧‧‧密封構件
31‧‧‧平面天線構件
32‧‧‧孔
33‧‧‧遲波構件
34‧‧‧屏蔽蓋體
34a‧‧‧冷却水流路
35‧‧‧密封構件
36‧‧‧開口部
37‧‧‧導波管
38‧‧‧匹配電路
39‧‧‧微波產生裝置
40‧‧‧模態轉換器
41‧‧‧內導體
50‧‧‧製程控制器
51‧‧‧使用者介面
52‧‧‧記憶部
100‧‧‧電漿處理裝置
W‧‧‧晶圓

Claims (18)

  1. 一種基板之氮化處理方法，係在電漿處理裝置之處理室內對基板表面之矽作用含氮之電漿而施予氮化處理者；其特徵為：使電漿產生區域之電漿電位(Vp )與上述基板中之浮動電位(Vf )間之電位差(Vp -Vf )、亦即上述基板附近之鞘電壓(Vdc )控制成為3.5〔V〕以下，而進行上述含氮電漿之氮化處理。
  2. 如申請專利範圍第1項之基板之氮化處理方法，其中，鞘電壓(Vdc )控制成為0~2〔V〕。
  3. 如申請專利範圍第1項之基板之氮化處理方法，其中，上述含氮之電漿，係藉由具有多數縫隙的平面天線將微波導入上述處理室內而形成。
  4. 如申請專利範圍第1項之基板之氮化處理方法，其中，係在上述處理室內之電漿產生區域與上述被處理基板之間，存在具有多數貫穿開口的介電板而進行處理。
  5. 如申請專利範圍第4項之基板之氮化處理方法，其中，上述貫穿開口之孔徑為2.5~10mm，在對應於上述基 板之上述介電板之區域內，相對於上述基板之面積，上述貫穿開口之合計之開口面積比率為10~50%。
  6. 如申請專利範圍第4項之基板之氮化處理方法，其中，處理壓力為1.33Pa~1333Pa。
  7. 如申請專利範圍第1項之基板之氮化處理方法，其中，處理溫度為600℃~900℃。
  8. 如申請專利範圍第1項之基板之氮化處理方法，其中，上述矽氮化膜之膜厚為1~5nm。
  9. 一種絕緣膜之形成方法，係使矽露出之基板表面曝曬於含氮之電漿而直接對矽施予氮化處理，於上述基板表面形成矽氮化膜者；其特徵為：使上述含氮電漿之電漿電位(Vp )與上述基板之浮動電位(Vf )間之電位差(Vp -Vf )、亦即上述基板附近之鞘電壓(Vdc )控制成為3.5〔V〕以下，藉由對上述矽施予氮化處理而於上述基板表面形成矽氮化膜。
  10. 如申請專利範圍第9項之絕緣膜之形成方法，其中，上述含氮之電漿，係稀有氣體與氮氣體之混合氣體之電漿。
  11. 如申請專利範圍第9項之絕緣膜之形成方法，其中， 上述鞘電壓(Vdc )控制成為0~2〔V〕以下。
  12. 如申請專利範圍第9項之絕緣膜之形成方法，其中，上述含氮之電漿，係藉由具有多數縫隙的平面天線而被傳導之微波予以形成。
  13. 如申請專利範圍第9項之絕緣膜之形成方法，其中，上述含氮之電漿，係形成於具有多數貫穿開口的介電板之上方，經由上述貫穿開口移行至上述介電板之下方，而到達上述基板表面者。
  14. 如申請專利範圍第13項之絕緣膜之形成方法，其中，在對應於上述基板之上述介電板之區域內，相對於上述基板之面積，上述貫穿開口之合計之開口面積比率為10~50%。
  15. 如申請專利範圍第13項之絕緣膜之形成方法，其中，產生上述含氮電漿之壓力為1.33Pa~1333Pa。
  16. 如申請專利範圍第13項之絕緣膜之形成方法，其中，上述介電板上方形成的上述含氮電漿之電子溫度為0.7~2〔eV〕。
  17. 如申請專利範圍第9項之絕緣膜之形成方法，其中， 處理溫度為600℃~900℃。
  18. 一種電漿處理裝置，具備：電漿供給源，用於產生電漿；處理容器，內設有基板支持台用於載置被處理基板，可排氣成為真空；及控制部，用於控制基板之氮化處理方法之進行，而於上述處理容器內對基板表面之矽，使電漿產生區域之電漿電位(Vp )與上述基板中之浮動電位(Vf )間之電位差(Vp -Vf )、亦即上述基板附近之鞘電壓(Vdc )控制成為3.5〔V〕以下，而進行含氮電漿之氮化處理。
TW095111591A 2005-03-31 2006-03-31 The nitriding treatment method of the substrate and the forming method of the insulating film TWI395267B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005103655 2005-03-31

Publications (2)

Publication Number Publication Date
TW200707579A TW200707579A (en) 2007-02-16
TWI395267B true TWI395267B (zh) 2013-05-01

Family

ID=37073231

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095111591A TWI395267B (zh) 2005-03-31 2006-03-31 The nitriding treatment method of the substrate and the forming method of the insulating film

Country Status (6)

Country Link
US (1) US7820557B2 (zh)
JP (1) JP4979575B2 (zh)
KR (1) KR101028625B1 (zh)
CN (1) CN101156234B (zh)
TW (1) TWI395267B (zh)
WO (1) WO2006106665A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI117979B (fi) * 2000-04-14 2007-05-15 Asm Int Menetelmä oksidiohutkalvojen valmistamiseksi
TW200511430A (en) * 2003-05-29 2005-03-16 Tokyo Electron Ltd Plasma processing apparatus and plasma processing method
JP2007194257A (ja) * 2006-01-17 2007-08-02 Tokyo Electron Ltd プラズマ処理装置
JP2007288069A (ja) * 2006-04-19 2007-11-01 Hitachi Kokusai Electric Inc 半導体装置の製造方法
US7544605B2 (en) * 2006-11-21 2009-06-09 Freescale Semiconductor, Inc. Method of making a contact on a backside of a die
JP2009302181A (ja) * 2008-06-11 2009-12-24 Tokyo Electron Ltd プラズマエッチング処理方法およびプラズマエッチング処理装置
US8748259B2 (en) * 2010-03-02 2014-06-10 Applied Materials, Inc. Method and apparatus for single step selective nitridation
JP5567392B2 (ja) * 2010-05-25 2014-08-06 東京エレクトロン株式会社 プラズマ処理装置
JP2013122985A (ja) * 2011-12-12 2013-06-20 Toshiba Corp 半導体記憶装置
US9177787B2 (en) * 2013-03-15 2015-11-03 Applied Materials, Inc. NH3 containing plasma nitridation of a layer of a three dimensional structure on a substrate
CN112534542B (zh) * 2018-07-27 2024-08-23 应用材料公司 具有改善的离子阻断器的远程电容耦合等离子体源
US11217443B2 (en) 2018-11-30 2022-01-04 Applied Materials, Inc. Sequential deposition and high frequency plasma treatment of deposited film on patterned and un-patterned substrates
KR20230033984A (ko) * 2021-09-02 2023-03-09 주식회사 원익아이피에스 기판처리장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040121539A1 (en) * 2002-12-12 2004-06-24 Tadahiro Omi Non-volatile semiconductor memory device and manufacturing method for the same
US20040142577A1 (en) * 2001-01-22 2004-07-22 Takuya Sugawara Method for producing material of electronic device
TW200419649A (en) * 2002-11-20 2004-10-01 Tokyo Electron Ltd Plasma processing apparatus and plasma processing method

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002058130A (ja) * 2000-08-07 2002-02-22 Sumitomo Wiring Syst Ltd 電気接続箱
JP3746968B2 (ja) * 2001-08-29 2006-02-22 東京エレクトロン株式会社 絶縁膜の形成方法および形成システム
US20030045098A1 (en) * 2001-08-31 2003-03-06 Applied Materials, Inc. Method and apparatus for processing a wafer
US6727655B2 (en) * 2001-10-26 2004-04-27 Mcchesney Jon Method and apparatus to monitor electrical states at a workpiece in a semiconductor processing chamber
US7850174B2 (en) * 2003-01-07 2010-12-14 Tokyo Electron Limited Plasma processing apparatus and focus ring

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040142577A1 (en) * 2001-01-22 2004-07-22 Takuya Sugawara Method for producing material of electronic device
TW200419649A (en) * 2002-11-20 2004-10-01 Tokyo Electron Ltd Plasma processing apparatus and plasma processing method
US20040121539A1 (en) * 2002-12-12 2004-06-24 Tadahiro Omi Non-volatile semiconductor memory device and manufacturing method for the same

Also Published As

Publication number Publication date
US7820557B2 (en) 2010-10-26
KR101028625B1 (ko) 2011-04-12
JP4979575B2 (ja) 2012-07-18
WO2006106665A1 (ja) 2006-10-12
CN101156234B (zh) 2012-01-25
TW200707579A (en) 2007-02-16
KR20070114789A (ko) 2007-12-04
CN101156234A (zh) 2008-04-02
JPWO2006106665A1 (ja) 2008-09-11
US20090269940A1 (en) 2009-10-29

Similar Documents

Publication Publication Date Title
TWI395267B (zh) The nitriding treatment method of the substrate and the forming method of the insulating film
TWI735592B (zh) 氮化矽膜之處理方法及氮化矽膜之形成方法
KR101122347B1 (ko) 절연막의 형성 방법 및 반도체 장치의 제조 방법
TWI415187B (zh) Selective plasma treatment
TWI402912B (zh) Manufacturing method of insulating film and manufacturing method of semiconductor device
KR100874517B1 (ko) 플라즈마 처리 방법
KR100980528B1 (ko) 금속계막의 탈탄소 처리 방법, 성막 방법 및 반도체 장치의제조 방법
JPWO2006016642A1 (ja) 半導体装置の製造方法およびプラズマ酸化処理方法
WO2008041601A1 (fr) Procédé d&#39;oxydation par plasma, appareil d&#39;oxydation par plasma et support de stockage
TW200836262A (en) Method for forming insulating film and method for manufacturing semiconductor device
JPWO2006082730A1 (ja) 半導体装置の製造方法およびプラズマ酸化処理方法
WO2008038787A1 (fr) Procédé de formation d&#39;un film d&#39;oxyde de silicium, appareil de traitement au plasma et support de stockage
KR101070568B1 (ko) 실리콘 산화막의 형성 방법, 플라즈마 처리 장치 및 기억 매체
TW201403712A (zh) 電漿氮化處理方法，半導體裝置的製造方法及電漿處理裝置
WO2008041600A1 (fr) Procédé d&#39;oxydation par plasma, appareil de traitement au plasma et support de stockage
WO2007136049A1 (ja) シリコン酸化膜の形成方法および形成装置
WO2010038654A1 (ja) シリコン酸化膜の形成方法及び装置
JP2008270706A (ja) 窒化珪素膜および不揮発性半導体メモリ装置
KR101245423B1 (ko) 반도체 장치의 제조 방법 및 기판 처리 장치

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees