JPWO2006016642A1 - 半導体装置の製造方法およびプラズマ酸化処理方法 - Google Patents

半導体装置の製造方法およびプラズマ酸化処理方法 Download PDF

Info

Publication number
JPWO2006016642A1
JPWO2006016642A1 JP2006531717A JP2006531717A JPWO2006016642A1 JP WO2006016642 A1 JPWO2006016642 A1 JP WO2006016642A1 JP 2006531717 A JP2006531717 A JP 2006531717A JP 2006531717 A JP2006531717 A JP 2006531717A JP WO2006016642 A1 JPWO2006016642 A1 JP WO2006016642A1
Authority
JP
Japan
Prior art keywords
plasma
gas
processing
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006531717A
Other languages
English (en)
Other versions
JP4633729B2 (ja
Inventor
義郎 壁
義郎 壁
佐々木　勝
勝 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JPWO2006016642A1 publication Critical patent/JPWO2006016642A1/ja
Application granted granted Critical
Publication of JP4633729B2 publication Critical patent/JP4633729B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32105—Oxidation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction

Abstract

プラズマ処理装置１００によりゲート電極の選択酸化処理を行う際には、ゲート電極が形成されたウエハＷをチャンバー１内のサセプタ２上に載置し、ガス供給系１６のＡｒガス供給源１７、Ｈ２ガス供給源１８、およびＯ２ガス供給源１９から、ガス導入部材１５を介して、Ａｒガス、Ｈ２ガスおよびＯ２ガスを、Ｈ２ガスとＯ２ガスとの流量比Ｈ２／Ｏ２が１．５以上２０以下、好ましくは４以上、より好ましくは８以上となるようにチャンバー１内に導入し、チャンバー内圧力を３〜７００Ｐａ、例えば６．７Ｐａ（５０ｍＴｏｒｒ）とする。

Description

本発明は、プラズマを用いて半導体基板を処理する半導体装置の製造方法およびプラズマ酸化処理方法に関する。
近時、ＬＳＩの高集積化、高速化の要請からＬＳＩを構成する半導体素子のデザインルールが益々微細化されている。それにともなって、ＤＲＡＭやフラッシュメモリ等に用いられるトランジスタのゲート電極の低抵抗化が求められている。ゲート電極としては、従来ポリシリコンが用いられていたが、ポリシリコンはシート抵抗が高いという欠点があった。そのため、抵抗値が低く、シリコン酸化膜やシリコン自体との密着性、加工性にも適している金属として、タングステンなどの高融点金属あるいはそのシリサイドをポリシリコン層に積層することが提案されている。具体的には、タングステンポリサイド（ＷＳｉ／ｐｏｌｙ−Ｓｉの積層膜）や、より抵抗の低いタングステンポリメタルゲート（Ｗ／ＷＮ／ｐｏｌｙ−Ｓｉの積層構造）が注目されている。なお、タングステンポリメタルゲートのＷＮは、タングステンとポリシリコンとの反応を防止するためのバリア層（拡散防止層）である。
ところで、トランジスタのゲートは、一般にウエル（不純物の拡散層）、ゲート絶縁膜、ゲート電極の順に形成される。ゲート電極を形成するには、エッチング処理が施される。これにより、ゲート電極中のポリシリコン層の側面が露出するため、ゲート電極に電圧を印加すると、この露出部分で電界集中が生じ、リーク電流増大などの製品不良を引き起こす原因となる。このため、ゲート電極中のポリシリコンの露出部分を酸化して絶縁膜を形成する選択酸化処理（いわゆる再酸化処理）を行なう必要がある。
ゲート電極側面のポリシリコン層の露出部分に絶縁膜を形成する再酸化の方法として、これまでは８００℃以上の高温で熱酸化処理する方法が一般的に採用されてきた。しかしながら、ゲート電極のシート抵抗を低減するために使用されるタングステンは約３００℃、タングステンシリサイドは約４００℃を超えると急速に酸化してしまう。従って、ゲート電極に対して熱酸化処理を行なうと、タングステン層も酸化されてＷＯ３が生成し、堆積膨張してホール内が狭められてしまうとともに抵抗値が上昇する。その結果、ゲート電極の抵抗値が上がってしまうという問題があった。また、ＷＯ３が飛散してウエハを汚染して半導体装置の歩留まりを低減させるという問題もある。さらに、高温下でタングステンとポリシリコンとが反応し、拡散防止層の窒化タングステン（ＷＮ）を拡散して比抵抗を上昇させてしまうこともある。しかも、熱酸化処理では、良質で最適な側壁酸化膜を形成することが困難であり、また熱酸化処理には比較的長い時間を必要とするため、酸化膜の制御が難しく、さらにスループット向上の妨げにもなり、生産効率を低下させる要因となる。
一方、ゲート電極の再酸化を目的とするものではないが、熱酸化処理以外の酸化膜の形成方法として、液晶ディスプレイ等の基板上に、プラズマを用いて酸化膜を形成する方法が提案されている（例えば、特許文献１）。この方法では、プラズマの作用により、基板にシリコン酸化膜を堆積して成膜するシリコン酸化膜の成膜方法において、シリコン含有ガスおよび酸素含有ガス以外に、水素ガスを処理室内に導入して、水素を含有するプラズマを生成させることにより、熱酸化膜に匹敵する良好な膜質を得ることができるとされている。
上記特許文献１の方法における水素プラズマの作用は、酸化膜の欠陥を埋めるというものであり、基板上に良好な膜質の酸化膜を形成するという目的には適しているが、ゲート電極中のポリシリコン層の選択的な再酸化への適用は示唆されていない。
本発明者らの研究によれば、タングステン層などの金属層を有するゲート電極中のポリシリコン層をプラズマによって選択的に酸化する場合に、水素プラズマを存在させると、金属層の酸化をかなりの程度まで抑制できることが確認された。しかし、たとえタングステン層の酸化を抑制できたとしても、原子レベルでは多くのタングステンがメタルコンタミネーションとして半導体装置に入り込んでおり、しかも、その汚染は半導体装置の性能上無視できないレベルであることが判明した。つまり、混入したタングステンがトランジスタ等の半導体装置に悪影響を与え、製品不良の原因となって歩留まりを悪くする可能性が強く懸念される。
また、本発明者らは、プラズマ密度が高く低電子温度プラズマによる低温処理が可能なＲＬＳＡ（Radial Line Slot Antenna）マイクロ波プラズマ方式のプラズマ処理装置を再酸化プロセスに適用することを試みた。
しかし、このＲＬＳＡ方式のプラズマ処理装置を用いて再酸化処理を行なう過程で、タングステンによりチャンバーが汚染されると、その機構は未解明であるものの、ポリシリコンの酸化が妨げられ、酸化膜厚が低下するという現象が確認された。ＲＬＳＡ方式のプラズマ処理装置は、再酸化プロセスへの適用において多くのメリットを有するが、酸化膜厚が低下してしまうと半導体製品においてリーク電流の増大などを招き、再酸化の本来の目的を達成することさえできなくなる。
特開平１１−２９３４７０号公報（特許請求の範囲）
従って、本発明の目的は、まず第１に、プラズマを利用した再酸化プロセスにおいて、ゲート電極におけるタングステン層、タングステンシリサイド層等の金属層を酸化させず、ポリシリコン層を選択的に酸化させることである。
第２に、再酸化の過程でタングステン等の金属による半導体装置の汚染を極力低減することである。
第３に、ＲＬＳＡ方式のプラズマ処理装置を使用する再酸化プロセスにおいても、ポリシリコン層の酸化膜厚を低下させず、確実に再酸化を行なうことである。
本発明の第１の観点によれば、少なくとも、ポリシリコン層と、高融点金属を主成分とする金属層と、を有する積層体に対し、
複数のスロットを有する平面アンテナにて処理室内にマイクロ波を導入してプラズマを発生させるプラズマ処理装置により、水素ガスと酸素ガスとを含む処理ガスを用いてプラズマ処理を行ない、前記ポリシリコン層に酸化膜を形成することを特徴とする、半導体装置の製造方法が提供される。
また、本発明の第２の観点によれば、半導体基板の上にゲート絶縁膜を形成する工程と、
このゲート絶縁膜上に、少なくとも、ポリシリコン層および高融点金属を主成分とする金属層を含む積層体を形成する工程と、
前記積層体をエッチング処理してゲート電極を形成する工程と、
複数のスロットを有する平面アンテナにて処理室内にマイクロ波を導入してプラズマを発生させるプラズマ処理装置により、水素ガスと酸素ガスとを含む処理ガスを用いてプラズマ処理を行ない、前記ゲート電極中のポリシリコン層を選択的に酸化する工程と、
を含むことを特徴とする、半導体装置の製造方法が提供される。
また、本発明の第３の観点によれば、少なくとも、ポリシリコン層と、高融点金属を主成分とする金属層と、を有する積層体中の前記ポリシリコン層をプラズマにより選択的に酸化するプラズマ酸化処理方法であって、
複数のスロットを有する平面アンテナにて処理室内にマイクロ波を導入することによりプラズマを発生させるプラズマ処理装置により、水素ガスと酸素ガスとを含む処理ガスを用いてプラズマ処理を行なうことを特徴とする、プラズマ酸化処理方法が提供される。
前記処理ガス中の水素ガスと酸素ガスとの流量比は、１．５以上であることが好ましく、２以上であることがより好ましく、８以上であることが望ましい。また、前記プラズマ処理における処理温度は、２５０℃以上とすることができ、２５０℃以上９００℃以下が好ましい。
前記半導体装置はトランジスタであることが好ましい。また、前記金属層は、タングステン層、またはタングステンシリサイド層であることが好ましい。
また、本発明の第４の観点によれば、コンピュータ上で動作し、実行時に、複数のスロットを有する平面アンテナにて処理室内にマイクロ波を導入することによりプラズマを発生させるプラズマ処理装置において、水素ガスと酸素ガスとを含む処理ガスを用いて、少なくともポリシリコン層と高融点金属を主成分とする金属層とを有する積層体中の前記ポリシリコン層をプラズマにより選択的に酸化するプラズマ酸化処理方法が行なわれるように、前記プラズマ処理装置を制御するものであることを特徴とする、制御プログラムが提供される。
また、本発明の第５の観点によれば、コンピュータ上で動作する制御プログラムが記憶されたコンピュータ記憶媒体であって、
前記制御プログラムは、実行時に、複数のスロットを有する平面アンテナにて処理室内にマイクロ波を導入することによりプラズマを発生させるプラズマ処理装置において、水素ガスと酸素ガスとを含む処理ガスを用いて、少なくともポリシリコン層と高融点金属を主成分とする金属層とを有する積層体中の前記ポリシリコン層をプラズマにより選択的に酸化するプラズマ酸化処理方法が行なわれるように、前記プラズマ処理装置を制御するものであることを特徴とする、コンピュータ記憶媒体が提供される。
また、本発明の第６の観点によれば、プラズマにより被処理体を処理するための真空排気可能な処理室と、
複数のスロットを有する平面アンテナにて前記処理室内にマイクロ波を導入することによりプラズマを発生させるプラズマ供給源と、
前記処理室内で、水素ガスと酸素ガスとを含む処理ガスを用いて、少なくともポリシリコン層と高融点金属を主成分とする金属層とを有する積層体中の前記ポリシリコン層をプラズマにより選択的に酸化するプラズマ酸化処理方法が行なわれるように制御する制御部と、
を備えたことを特徴とする、プラズマ処理装置が提供される。
また、本発明の第７の観点によれば、少なくとも、ポリシリコン層と、高融点金属を主成分とする金属層と、を有する積層体に対し、
処理室内にマイクロ波を導入してプラズマを発生させるプラズマ処理装置により、水素ガスと酸素ガスと希ガスを含む処理ガスを用いてプラズマ処理を行ない、前記ポリシリコン層に酸化膜を形成することを特徴とする、半導体装置の製造方法が提供される。
前記処理ガス中の水素ガスと酸素ガスとの流量比は、１．５以上であることが好ましく、２以上であることがより好ましく、８以上であることが望ましい。
また、前記処理ガス中の希ガスと水素ガスとの流量比が、１．２５〜１０であることが好ましい。
また、前記プラズマ処理における処理温度は、２５０℃以上とすることができ、２５０℃以上９００℃以下が好ましい。
本発明によれば、ＲＬＳＡ方式のプラズマ処理装置を用いたポリシリコン層の再酸化プロセスにおいて、酸素ガスと同時に水素ガスを所定比率で導入することによって、処理室内雰囲気の還元性をコントロールし、３００℃以上の温度においてもタングステンの酸化を防ぎながらシリコンを選択的に酸化させることができる。
また、特に水素ガスと酸素ガスとの流量比（以下、「Ｈ２／Ｏ２比」と記す場合がある）を８以上とすることによって、タングステンの酸化を防止できるだけでなく、原子レベルでのタングステン汚染を大幅に低減することが可能になるので、半導体製品へ悪影響を与えることなく、その品質を安定させることが可能になる。
さらに、タングステン汚染の低減もしくは抑制によって、チャンバー内をクリーンな状態に維持することができるので、同一チャンバー内で繰り返し再酸化処理を行なっても、ＲＬＳＡ方式のプラズマ処理装置による再酸化プロセスに特異的な現象であった酸化膜厚の低下を抑制することができる。
さらに本発明では、ＲＬＳＡ方式のプラズマ処理装置を使用することによって、他の方式のプラズマ処理装置（例えば平行平板方式やマグネトロン方式のプラズマ処理装置など）を使用する場合と比較して、以下のような利点を有する。
すなわち、ＲＬＳＡ方式のプラズマ処理装置を用いる場合、高密度で低電子温度のプラズマを形成できるため、他のプラズマ処理装置に比べてダメージの少ない良質な酸化膜を形成することが可能である。従って、ポリシリコン層側壁の酸化膜質が熱酸化処理による酸化膜質に比べ非常に良好であり、例えば４００℃前後の低温処理の場合でも熱酸化処理以上のリーク電流特性を得ることが可能である。
本発明方法の実施に適したプラズマ処理装置の一例を示す概略断面図。 平面アンテナ部材の構造を示す図面。 従来のポリシリコンからなるゲート電極の構造を示す模式図。 本発明の実施形態が適用されるＷ系膜を含むゲート電極の構造の一例を示す図面。 本発明の実施形態が適用されるＷ系膜を含むゲート電極の構造の他の例を示す図面。 プラズマ酸化処理前のゲート電極を模式的に示す図面。 プラズマ酸化処理途中のゲート電極を模式的に示す図面。 プラズマ酸化処理後のゲート電極を模式的に示す図面。 水素ガスを添加してプラズマ酸化処理をした場合のゲート電極断面のＴＥＭ写真を示す図面。 水素ガスを添加せずにプラズマ酸化処理をした場合のゲート電極断面のＴＥＭ写真を示す図面。 プラズマ処理前におけるＥＥＬＳによるタングステン層の酸素ラインプロファイルを示す図面。 プラズマ処理後におけるＥＥＬＳによるタングステン層の酸素ラインプロファイルを示す図面。 ＸＰＳ装置を用いた表面分析によるタングステンの酸化の程度を示すグラフであり、ガス流量比の影響を示す図。 Ｈ２／Ｏ２比と、シリコンの酸化膜厚およびタングステンの酸化膜厚との関係を示すグラフ図。 ＸＰＳ装置を用いた表面分析によるタングステンの酸化の程度を示すグラフであり、プラズマ処理温度の影響を示す図。 プラズマ処理における処理温度と処理時間とシリコンの酸化レートとの関係を示すグラフ図。 タングステンの薄膜のシート抵抗を測定した結果を示すグラフであり、ガス組成との関係を示す図。 タングステンの薄膜のシート抵抗を測定した結果を示すグラフであり、Ｈ２流量との関係を示す図。 被処理ウエハの番号と酸化膜の膜厚とウエハ表面のＷ濃度の関係を示すグラフ図。 酸化処理における酸化膜厚と処理時間との関係を示すグラフ図。 ＸＰＳ装置を用いた表面分析によるチャートを示す図面。 ゲート電極ポリシリコン層のエッジ部の形状が鋭角的である例を示す模式図。 ゲート電極ポリシリコン層のエッジ部にバーズビークが過剰に形成されている例を示す模式図。 ゲート電極ポリシリコン層のエッジ部が丸みを帯びている例を示す模式図。 選択酸化処理後のポリシリコン層のエッジ部断面のＴＥＭ写真を模写した図面。
以下、図面を参照しながら、本発明の好ましい形態について説明する。
図１は、本発明のプラズマ酸化処理方法の実施に適したプラズマ処理装置の一例を模式的に示す断面図である。このプラズマ処理装置は、複数のスロットを有する平面アンテナにて処理室内にマイクロ波を導入してプラズマを発生させるＲＬＳＡ（Radial Line Slot Antenna；ラジアルラインスロットアンテナ）プラズマ生成技術を利用することにより、高密度かつ低電子温度のマイクロ波プラズマを発生させ得るものである。
このプラズマ処理装置１００は、６００℃以下の低温で下地膜等へのダメージフリーなプラズマ処理を進めることができるとともに、高密度のプラズマで、かつプラズマ均一性に優れており、拡散炉に比べても遜色無いプロセスの均一性を実現できる。このため、プラズマ酸化処理装置１００は、ゲート電極のポリシリコン層の再酸化処理に好適に利用可能なものである。
このプラズマ処理装置１００は、気密に構成され、接地された略円筒状のチャンバー１を有している。チャンバー１の底壁１ａの略中央部には円形の開口部１０が形成されており、底壁１ａにはこの開口部１０と連通し、下方に向けて突出する排気室１１が設けられている。
チャンバー１内には被処理基板であるウエハＷやダミーウエハＷｄを水平に支持するためのＡｌＮ等のセラミックスからなるサセプタ２が設けられている。このサセプタ２は、排気室１１の底部中央から上方に延びる円筒状のＡｌＮ等のセラミックスからなる支持部材３により支持されている。サセプタ２の外縁部には、ウエハＷをガイドするためのガイドリング４が設けられている。また、サセプタ２には抵抗加熱型のヒータ５が埋め込まれており、このヒータ５はヒータ電源６から給電されることによりサセプタ２を加熱して、その熱で被処理体であるウエハＷを加熱する。このとき、例えば室温から９００℃程度までの範囲で温度制御可能となっている。なお、チャンバー１の内周には、石英からなる円筒状のライナー７が設けられている。
サセプタ２には、ウエハＷを支持して昇降させるためのウエハ支持ピン（図示せず）がサセプタ２の表面に対して突没可能に設けられている。
チャンバー１の側壁には環状をなすガス導入部材１５が設けられており、このガス導入部材１５にはガス供給系１６が接続されている。なお、ガス導入部材はシャワー状に配置してもよい。このガス供給系１６は、Ａｒガス供給源１７、Ｈ２ガス供給源１８、Ｏ２ガス供給源１９を有しており、これらのガスが、それぞれガスライン２０を介してガス導入部材１５に至り、ガス導入部材１５からチャンバー１内に導入される。なお、ガスライン２０の各々には、マスフローコントローラ２１およびその前後の開閉バルブ２２が設けられている。
上記排気室１１の側面には、排気管２３が接続されており、この排気管２３には高速真空ポンプを含む排気装置２４が接続されている。そしてこの排気装置２４を作動させることによりチャンバー１内のガスが、排気室１１の空間１１ａ内へ均一に排出され、排気管２３を介して排気される。これによりチャンバー１内は所定の真空度、例えば０．１３３Ｐａまで高速に減圧することが可能となっている。
チャンバー１の側壁には、プラズマ処理装置１００に隣接する搬送室（図示せず）との間でウエハＷや、ダミーウエハＷｄの搬入出を行うための搬入出口２５と、この搬入出口２５を開閉するゲートバルブ２６とが設けられている。
チャンバー１の上部は開口部となっており、この開口部の周縁部に沿って環状の支持部２７が設けられている。この支持部２７に誘電体、例えば石英やＡｌ２Ｏ３等のセラミックスからなり、マイクロ波を透過するマイクロ波透過板２８がシール部材２９を介して気密に設けられている。したがって、チャンバー１内は気密に保持される。
マイクロ波透過板２８の上方には、サセプタ２と対向するように、円板状の平面アンテナ部材３１が設けられている。この平面アンテナ部材３１は、マイクロ波透過板２８の上に配置され、さらに平面アンテナ部材３１の上部を覆うように遅波材３３が配備されている。これらの平面アンテナ部材３１と遅波材３３は、その周縁部において押え部材３４ｂにより固定される。また、遅波材３３を覆うようにシールド蓋体３４が設けられ、このシールド蓋体３４はチャンバー１の側壁上端に支持されている。平面アンテナ部材３１は、例えば８インチサイズのウエハＷに対応する場合には、直径が３００〜４００ｍｍ、厚みが１〜数ｍｍ（例えば５ｍｍ）の導電性材料からなる円板である。具体的には、平面アンテナ部材３１は、例えば表面が金メッキされた銅板またはアルミニウム板からなり、多数のマイクロ波放射孔３２が所定のパターンで貫通して形成された構成となっている。このマイクロ波放射孔３２は、例えば図２に示すように長溝状のスロット３２ａからなり、隣接するスロット３２ａ同士が「Ｔ」字状に配置され、さらに、これら複数のスロット３２ａが同心円状に配置された構造を採用することができる。スロット３２ａの長さや配列間隔は、マイクロ波発生装置３９で発生した高周波の波長に応じて決定される。なお、マイクロ波放射孔３２（スロット３２ａ）は、円形状の貫通孔等の他の形状であってもよい。また、マイクロ波放射孔３２（スロット３２ａ）の配置形態は、特に限定されず、同心円状のほか、例えば、螺旋状、放射状等に配置させてもよい。
平面アンテナ部材３１の上面には、真空よりも大きい誘電率を有する遅波材３３が設けられている。チャンバー１の上面には、これら平面アンテナ部材３１および遅波材３３を覆うように、例えばアルミニウムやステンレス鋼、銅等の金属材からなるシールド蓋体３４が設けられている。チャンバー１の上面とシールド蓋体３４とはシール部材３５によりシールされている。シールド蓋体３４には、複数の冷却水流路３４ａ，３４ａ・・・が形成されており、そこに冷却水を通流させることにより、平面アンテナ部材３１、マイクロ波透過板２８、遅波材３３、シールド蓋体３４を冷却して、プラズマの熱による破損防止および安定的なプラズマの維持を図ることができるようになっている。なお、シールド蓋体３４は接地されている。
シールド蓋体３４の上壁の中央には、開口部３６が形成されており、この開口部３６には導波管３７が接続されている。この導波管３７の端部には、マッチング回路３８を介してマイクロ波発生装置３９が接続されている。これにより、マイクロ波発生装置３９で発生した例えば周波数２．４５ＧＨｚのマイクロ波が導波管３７を介して上記平面アンテナ部材３１へ伝搬されるようになっている。なお、マイクロ波の周波数としては、８．３５ＧＨｚ、１．９８ＧＨｚ等を用いることもできる。
導波管３７は、上記シールド蓋体３４の開口部３６から上方へ延出する断面円形状の同軸導波管３７ａと、この同軸導波管３７ａの上端部に接続された水平方向に延びる矩形導波管３７ｂとを有している。矩形導波管３７ｂの同軸導波管３７ａとの接続部側の端部はモード変換器４０となっている。同軸導波管３７ａの中心には内導体４１が延在しており、この内導体４１の下端部は、平面アンテナ部材３１の中心に接続固定されている。マイクロ波は、同軸導波管３７ａの内導体４１を介して効率よく平面アンテナ部材３１へ伝播される。
プラズマ処理装置１００の各構成部は、プロセスコントローラ５０に接続されて制御される構成となっている。プロセスコントローラ５０には、工程管理者がプラズマ処理装置１００を管理するためにコマンドの入力操作等を行うキーボードや、プラズマ処理装置１００の稼働状況を可視化して表示するディスプレイ等からなるユーザーインタフェース５１が接続されている。
また、プロセスコントローラ５０には、プラズマ処理装置１００で実行される各種処理をプロセスコントローラ５０の制御にて実現するための制御プログラムや、処理条件データ等が記録されたレシピが格納された記憶部５２が接続されている。
そして、必要に応じて、ユーザーインタフェース５１からの指示等にて任意のレシピを記憶部５２から呼び出してプロセスコントローラ５０に実行させることで、プロセスコントローラ５０の制御下で、プラズマ処理装置１００での所望の処理が行われる。また、前記制御プログラムや処理条件データ等のレシピは、コンピュータ読み取り可能な記憶媒体、例えばＣＤ−ＲＯＭ、ハードディスク、フレキシブルディスク、フラッシュメモリなどに格納された状態のものを利用したり、あるいは、他の装置から、例えば専用回線を介して随時伝送させてオンラインで利用したりすることも可能である。
このように構成されたＲＬＳＡ方式のプラズマ処理装置１００においては、上述したように、ゲート電極の選択酸化処理が行われる。ゲート電極としては、従来、図３Ａに示すように、シリコンウエハなどのＳｉ基板６１上にゲート絶縁膜６２を介してポリシリコン層６３を形成したものが用いられてきたが、ＬＳＩの高集積化、高速化にともなうデザインルールの微細化の要請から、ゲート電極の側壁酸化の高精度の制御およびゲート電極の低抵抗化が求められており、図３Ｂに示すような、Ｓｉ基板６１上にゲート絶縁膜６２を介してポリシリコン層６３を形成し、さらにその上にタングステンシリサイド（ＷＳｉ）層６４を形成したタングステンポリサイド構造や、図３Ｃに示すような、高速なデバイスに用いられるＳｉ基板６１上にゲート絶縁膜６２を介してポリシリコン層６３を形成し、さらにタングステンナイトライド（ＷＮ）のバリア層６５、およびタングステン（Ｗ）層６６を形成した、より抵抗の低いタングステンポリメタルゲート構造等のタングステン（Ｗ）を用いたゲートが用いられている。なお、図３Ａ〜図３Ｃにおいて、符号６７はゲート電極をエッチングする際に用いられる、例えば窒化シリコン（ＳｉＮ）からなるハードマスク層、符号６８は選択酸化により形成された酸化膜である。
プラズマ処理装置１００によりゲート電極の選択酸化処理を行う際には、まず、ゲートバルブ２６を開にして搬入出口２５からゲート電極が形成されたウエハＷをチャンバー１内に搬入し、サセプタ２上に載置する。
そして、ガス供給系１６のＡｒガス供給源１７、Ｈ２ガス供給源１８、およびＯ２ガス供給源１９から、Ａｒガス、Ｈ２ガス、およびＯ２ガスを所定の流量でガス導入部材１５を介してチャンバー１内に導入し、所定の圧力に維持する。この際の条件としては、例えば流量は、Ａｒガス：１００〜３０００ｍＬ／ｍｉｎ、Ｈ２ガス：１０〜１０００ｍＬ／ｍｉｎ、Ｏ２ガス：１０〜１０００ｍＬ／ｍｉｎが好ましく、高Ｈ２ガス濃度の条件として、Ｈ２／Ｏ２流量比を１以上１２以下とすることがより好ましい。この場合、チャンバー内圧力を３〜７００Ｐａ、温度を１００〜９００℃、マイクロ波パワーを１５００〜５０００Ｗとすることがよい。これにより、水素ラジカルによりタングステンの酸化を抑制しつつ、ポリシリコンの酸化反応を高精度に制御できる。また、温度が３００℃以上の場合は、Ｈ２／Ｏ２流量比が８以上であることが好ましい。
また、Ｈ２ガスに対するＡｒガスの流量比Ａｒ／Ｈ２は、１〜２０の範囲から選択することが好ましく、１．２５〜１０がより好ましい。
次いで、マイクロ波発生装置３９からのマイクロ波をマッチング回路３８を経て導波管３７に導く。マイクロ波は、矩形導波管３７ｂ、モード変換器４０、および同軸導波管３７ａを順次通って平面アンテナ部材３１に供給され、平面アンテナ部材３１からマイクロ波透過板２８を経てチャンバー１内におけるウエハＷの上方空間に放射される。マイクロ波は、矩形導波管３７ｂ内ではＴＥモードで伝搬し、このＴＥモードのマイクロ波はモード変換器４０でＴＥＭモードに変換されて、同軸導波管３７ａ内を平面アンテナ部材３１に向けて伝搬されていく。
平面アンテナ部材３１からマイクロ波透過板２８を経てチャンバー１に放射されたマイクロ波によりチャンバー１内で電磁界が形成され、Ｈ２ガス、ＡｒガスおよびＯ２ガスがプラズマ化し、このプラズマによりウエハＷのゲート電極のポリシリコン側壁を選択酸化する。このマイクロ波プラズマは、マイクロ波が平面アンテナ部材３１の多数のスロット３２ａから放射されることにより、略５×１０１１〜１×１０１３／ｃｍ３あるいはそれ以上の高密度のプラズマとなり、その電子温度は、０．７〜２ｅＶ程度、プラズマ密度の均一性は、±５％以下である。従って、低温の場合でもかつ短時間で選択酸化処理を行って非常に薄い酸化膜を形成することができ、しかも下地膜へのイオン等のプラズマダメージが小さく、良質な酸化膜を形成できるというメリットがある。
また、図３Ｂ、図３Ｃに示すようなタングステン（Ｗ）を含むゲート電極の場合に、このように高密度プラズマにより低温の場合でも、短時間で、かつ高Ｈ２／Ｏ２のガス配合でポリシリコンの選択酸化処理を行うので、タングステン（Ｗ）の酸化によるＷＯｘ（ＷＯ３、ＷＯ２、またはＷＯ）の昇華を極力抑えて極めて高精度の処理を行うことができる。ここで、水素がタングステンの酸化を抑制する機構としては、下記の式（１）および式（２）の反応が起こっているものと考えられる。従って、反応が式（２）に移行するようなＨ２／Ｏ２比で処理することによって、タングステンの酸化を抑制するとともに、一定以上のポリシリコンの酸化レートが得られる温度と流量比でプラズマ処理を行うことが好ましい。
Ｗ ＋ ３Ｏ＊ → ＷＯ３ ・・・ （１）
ＷＯ３ ＋ ３Ｈ＊ → Ｗ＋３ＯＨ＊ ・・・（２）
次に、本発明方法による半導体装置の製造工程を、ＤＲＡＭやフラッシュメモリ等の半導体装置のＭＯＳトランジスタを構成するゲート電極を例にとって説明する。図４Ａ〜図４Ｃは、ゲート電極２００に選択的に酸化膜６８が形成される様子を模式的に示すものである。図４Ａはエッチング後のゲート電極２００を示している。符号６１はＳｉ基板である。
ゲート電極２００の作製手順としては、まず、Ｓｉ基板６１に、Ｐ＋またはＮ＋がドープされウエル領域（拡散領域；図示せず）が形成され、次いで熱酸化処理等により、ゲート絶縁膜６２（ＳｉＯ２）が形成される。ゲート絶縁膜６２上にはＣＶＤによりポリシリコンを成膜して、ポリシリコン層６３を形成し、その上にさらに、ゲート電極２００を高速化するため比抵抗を下げる目的で、高融点電極材料であるタングステンによりタングステン層６６を形成する。タングステン層６６の形成には、例えばＣＶＤ法やスパッタ法が利用できる。タングステン層６６に代えてタングステンシリサイド（ＷＳｉ）を用いることもできる。なお、タングステン層６６を形成する前に、その界面でＷとＳｉとの相互拡散によりシリサイド化が生じ、高抵抗のＷＳｉが拡散することを防止するために、予めポリシリコン層６３の上に導電性のバリア層６５を形成しておく。この例では、タングステンナイトライドをバリア層６５に用いている。
タングステン層６６の上には、窒化シリコンなどのハードマスク層６７を形成し、さらにフォトレジスト膜（図示せず）を形成しておく。
その後、フォトリソグラフィーによりフォトレジスト膜をマスクとしてハードマスク層６７をエッチングし、さらにフォトレジスト膜＋ハードマスク層６７またはハードマスク層６７をマスクとしてタングステン層６６、バリア層６５、ポリシリコン層６３を順次エッチングしてゲート電極２００を形成する。一連のエッチング処理により、ゲート電極２００の側面にはポリシリコン層６３およびタングステン層６６の側壁が露出し、さらにゲート絶縁膜６２もエッチングされ除去された状態となっている。
このように形成されたゲート電極２００に対し、図４Ｂに示すように、プラズマ処理装置１００により、水素ガスと酸素ガスとを所定の流量比となるように制御しながらプラズマ酸化処理を行なう。プラズマ酸化処理の好適な条件としては、例えば流量は、Ａｒガス：１０００ｍＬ／ｍｉｎ、Ｈ２ガス：４００ｍＬ／ｍｉｎ、Ｏ２ガス：５０ｍＬ／ｍｉｎが好ましく、チャンバー内圧力は６．７Ｐａ（５０ｍＴｏｒｒ）とすることができる。このプラズマ酸化処理により、酸化膜６８がポリシリコン層６３の表面に選択的に形成される。タングステン層６６およびバリア層６５の側壁には酸化膜は形成されず、図４Ｃに示されるようなゲート電極２１０となる。なお、Ｓｉ基板およびＳｉＮ表面にも、若干の酸化膜が形成される。タングステン層６６に代えて、他の高融点材料、例えば、モリブデン、タンタル、チタン、それらのシリサイド、ナイトライド、合金等を成膜したゲート電極についても同様に処理できる。
図５は、図１のプラズマ処理装置１００により側壁に酸化膜６８を形成したゲート電極２１０の断面構造を示す透過型電子顕微鏡写真（ＴＥＭ像）の図面である。例えば、このゲート電極２１０の高さ（ポリシリコン層６３からハードマスク層６７までの厚さ）は、約２５０ｎｍである。プラズマ酸化処理における処理ガスの流量は、Ａｒ／Ｈ２／Ｏ２＝１０００／１０／１０ｍＬ／ｍｉｎ、Ｓｉ基板６１の温度は２５０℃で、圧力は１３３．３Ｐａ（１Ｔｏｒｒ）、プラズマへの供給パワーは３．５ｋＷ、処理時間は４０秒とした。
図６には、比較のため、処理ガス流量をＡｒ／Ｏ２＝１０００／１０ｍＬ／ｍｉｎとした場合の酸化によって酸化膜を形成したゲート電極の断面構造（ＴＥＭ像）を示す。プラズマ酸化処理におけるＳｉ基板６１の温度は２５０℃、圧力は１３３．３Ｐａ（１Ｔｏｒｒ）、プラズマへの供給パワーは３．５ｋＷ、処理時間は１２０秒であった。
図５および図６のゲート電極は、図４Ｃと同様に、Ｓｉ基板６１上にゲート絶縁膜６２、ポリシリコン層６３、タングステンナイトライドのバリア層６５、タングステン層６６（黒色の層）、窒化シリコンのハードマスク層６７が順に積層された構造である。なお、図５および図６は実際のＴＥＭ像であるため、ゲート絶縁膜６２、酸化膜６８およびバリア層６５は明瞭には描かれていない。
図５と図６の比較から、水素ガスを用いずにアルゴンガスと酸素ガスのみによる酸化ではタングステン層６６の側壁が酸化してＷＯ３となり、横方向に膨張してしまっていることがわかる。また、飛散したタングステンによってＳｉ基板の汚染が発生していると考えられる。
これに対して、Ｈ２／Ｏ２比１でプラズマ処理をした場合、図５に示すように、タングステン層６６の酸化が抑制され、膨張は生じなかった。なお、図示していないが、Ｈ２／Ｏ２比８でプラズマ処理をした場合、Ｓｉ基板温度５００℃の酸化でも、図５と同様にタングステン層６６の酸化と膨張が抑制されていた。従って、Ｈ２／Ｏ２の流量比が１以上２０以下であれば、タングステン層６６の側壁を酸化させずにポリシリコン層６３を選択的に酸化することが可能であり、好ましくはＨ２／Ｏ２比を４以上、さらに好ましくはＨ２／Ｏ２比を８以上にすることにより、タングステン層６６の露出部分の酸化をほぼ完全に抑制しつつ、ポリシリコン層６３の露出部を酸化させる良好なプラズマ酸化処理が可能になる。
図７Ａおよび図７Ｂは、タングステン層６６が、プラズマ酸化処理によりどのように変化したかを示す図面である。図７Ａは、プラズマ処理をする前の酸素ラインプロファイルの状態を示すもので、図４ＡにおけるＡ−Ａ’断面に沿ってタングステン層６６を観測した結果を示している。また、図７Ｂは、プラズマ処理後の酸素ラインプロファイルの状態を示すもので、図４ＣのＢ−Ｂ’断面に沿って同様にタングステン層６６を観測した結果を示している。なお、図７Ａおよび図７Ｂのチャートの縦軸は、酸素の量に比例した発光強度を示し、横軸は、Ａ−Ａ’断面またはＢ−Ｂ’断面の長さ（距離）を規格化して表したものである。
プラズマ酸化処理は、図１のプラズマ処理装置１００により、処理ガス流量としてＡｒ／Ｈ２／Ｏ２＝１０００／１０／１０ｍＬ／ｍｉｎでＳｉ基板温度２５０℃、圧力は６６．７１３３Ｐａ、プラズマへの供給パワーは３．５ｋＷ、処理時間４０秒で行なった。酸素のラインプロファイルは、電子エネルギー損失分光法（ＥＥＬＳ；Electron Energy Loss Spectroscopy；ＧＡＴＡＮ社製Gatan Imaging Filter model 678を使用）によって測定した。
図７Ａと図７Ｂの比較により、タングステン層６６の酸素のラインプロファイルは、プラズマ酸化処理の前後で殆ど変化しておらず、タングステン層６６の酸化が極めて微少であることがわかる。
また、本実施例のゲート電極２１０において、プラズマ酸化処理前後のポリシリコン層６３側面の酸化膜厚を透過型電子顕微鏡（ＴＥＭ）により観察した。その結果、エッチング処理したウエット洗浄後のゲート電極側面のポリシリコン層６３の酸化膜厚が約２．０ｎｍであったのに対し、プラズマ酸化処理後のゲート電極側面のポリシリコン層６３の酸化膜厚は、約３．３ｎｍであった。すなわち、本実施例によれば、ポリシリコン層６３に酸化膜が均一に、かつ選択的に形成されることが確認された。
以上の結果から、ポリシリコン層６３には選択的に酸化膜が形成され、タングステン層６５には酸化膜が殆ど形成されないことがわかる。また、処理時間と処理温度等の条件により、酸化膜の生成をコントロールすることも可能である。このように、露出したＭＯＳトランジスタのゲート電極２００の側面に、プラズマ処理装置１００によってプラズマ酸化処理をする際に、水素ガスを加え、Ｈ２／Ｏ２比が１以上の還元雰囲気で処理することによって、タングステンを酸化させずにポリシリコンだけを選択的に酸化させることが可能となる。
図８は、プラズマ処理装置１００への水素ガス導入の有無と、その流量を変化させた場合に、タングステンがどの程度酸化されたかをＸ線光電子分光分析装置（ＸＰＳ装置；パーキンエルマー社製）による表面分析で示したものである。縦軸は、ＷとＷＯ３のピーク強度であり、横軸は結合強度を示す。図中、ａ、ｂ、ｃは、それぞれ水素ガスを３０、２０、１０ｍＬ／ｍｉｎの流量で導入した場合を示す。比較のため、ｄにアルゴンと酸素のみの場合、ｅに再酸化処理を行なわない未処理の場合の結果をそれぞれ示す。Ｓｉ基板上の酸化膜厚は、ａ、ｂ、ｃ、ｄのいずれも同じで３ｎｍである。なお、プラズマ酸化処理におけるアルゴンガス流量は１０００ｍＬ／ｍｉｎ、酸素ガス流量は１０ｍＬ／ｍｉｎに固定し、Ｓｉ基板温度２５０℃、圧力は１３３．３Ｐａ、プラズマへの供給パワーは３．５ｋＷ、処理時間は、ａが６６秒、ｂは２１秒、ｃは２１秒、ｄは３０秒で行なった。
これらの結果から、タングステンのピークである３１〜３４ｅＶ付近の強度は、水素ガス流量が多いほど高かった。一方で、酸化タングステンのピークである３５〜３９ｅＶ付近の強度は、水素ガスを使用しない場合(ｄ)や、未処理の場合(ｅ)の方が高かった。これにより、水素ガスを導入した場合に、酸素ガスとの流量比において水素ガスが多いほど、タングステンの酸化が起こりにくいことが判明した。
図９は、プラズマ処理装置１００による再酸化処理において、Ｈ２／Ｏ２比を変化させ、シリコン酸化膜と、酸化タングステン膜の形成膜厚を測定した結果を示すグラフである。なお、この例における処理時のＳｉ基板温度は２５０℃で、酸素ガス流量は１００ｍＬ／ｍｉｎ、圧力は６．７Ｐａ、プラズマへの供給パワーは２．２ｋＷとした。図９のグラフの縦軸は同一の処理時間で形成されたシリコン酸化膜（ＳｉＯ２）および酸化タングステン膜（ＷＯ３）の膜厚を示しており、横軸はＨ２／Ｏ２比を示している。
図９より、シリコンの酸化レートは、Ｈ２／Ｏ２比が１の範囲まで急速に向上しており、１〜２の範囲で最大になり、２以上では徐々に低下している。一方、酸化タングステンの膜厚は、水素ガスの導入量が多くなるに従って減少し、Ｈ２／Ｏ２比が２以上ではＷＯ３が殆ど形成されなかったことがわかる。また、再酸化を行なっていない未処理の場合と比較しても、ＷＯ３の膜厚が薄くなっており、水素ガスによる還元雰囲気が作用したものと考えられる。
図８および図９より、プラズマ処理装置１００によるプラズマ酸化処理の際に水素ガスを導入することにより、タングステンの酸化を抑制することが可能であり、また、Ｈ２／Ｏ２比を制御することにより、シリコンのみを選択的に酸化させ得る。
タングステンの酸化を抑制する上で好ましいＨ２／Ｏ２比は、１．５以上２０以下であり、より好ましくは２以上であり、さらに４以上ではＷＯ３の生成を略完全に抑制できることがわかる。また、シリコンの酸化レートを一定レベル以上に維持する観点での好ましいＨ２／Ｏ２比は、１以上１５以下であり、好ましくは１．５以上１５以下であることがわかる。
以上のことから、プラズマ処理装置１００によるポリシリコン層の選択的再酸化において、タングステンの酸化を抑制するためのＨ２／Ｏ２比は、１．５以上２０以下に設定することが好ましく、２以上２０以下がより好ましい。また、シリコンの酸化レートを考慮した場合は、１以上１５以下とすることが好ましい。
図１０は、プラズマ処理装置１００により、Ｓｉ基板上でゲート電極のポリシリコン露出面を８ｎｍの酸化膜厚で酸化させる処理を行なった場合に、温度条件を変えることによってタングステンがどの程度酸化されたかを、図８と同様にＸＰＳ装置による表面分析により測定した結果を示している。なお、同図において、曲線Ａは、未処理（再酸化を行なっていない状態）、曲線ＢはＳｉ基板温度が２５０℃、曲線Ｃは温度が３００℃、曲線Ｄは温度が３５０℃、曲線Ｅは温度が４００℃、曲線Ｆは温度が６００℃の場合を示している。また、この試験におけるＡｒ／Ｈ２／Ｏ２流量は、１０００／２００／１００ｍＬ／ｍｉｎであり、圧力は８．０Ｐａ、プラズマへの供給パワーは２．２ｋＷであった。
図１０から、タングステンの酸化により生じたＷＯ３のピーク強度は、曲線Ａで示す未処理の時が最も高かった。このことから、プラズマ処理装置１００に水素ガスと酸素ガスを導入してプラズマ処理を行なうことによって、ＷＯ３の生成が抑制されるだけでなく、エッチング処理中やその後に表面が自然酸化されて形成された酸化タングステンについても還元されたことがわかる。また、本発明方法の場合、タングステンが急激に酸化される温度である３００℃以上の温度域、例えば６００℃においてもタングステンの酸化は進んでいなかった。
図１１は、プラズマ処理装置１００により、Ｓｉ基板を６ｎｍの酸化膜厚となるように酸化したときの、Ｓｉ基板温度に対するシリコンの酸化レート（符号Ａ）およびプロセス時間（符号Ｂ）をプロットしたものである。この例における処理時のガス流量は、Ａｒ／Ｈ２／Ｏ２＝１０００／２００／１００ｍＬ／ｍｉｎ、圧力は６．７Ｐａ、プラズマへの供給パワーは２．２ｋＷであった。同図に示されるとおり、Ｓｉ基板温度２５０℃の処理に対して、５００℃の処理では約２倍の酸化速度を示しており、同じ酸化量が必要な場合、高温ほど処理時間が短くて済むことがわかる。前述したとおり、シリコンへの酸化膜形成においては、より高温のほうが優れた膜質が得られ、処理温度は３００℃以上が好ましく、５００℃以上とすることがより好ましい。
図１２は、プラズマ処理装置１００による再酸化処理後のＳｉ基板上のタングステンの薄膜のシート抵抗を測定した結果を示すグラフである。ここでは、タングステン薄膜のシート抵抗がプラズマ酸化処理におけるガス組成によってどのように変化するかを試験した。図１２の縦軸は、シート抵抗値を示し、単位はΩ／ｓｑである。
また、同図の横軸は試験区分を表している。「Ａｒ／Ｏ２ ３．０ｎｍ」は、処理ガスとしてアルゴンと酸素を用いたプラズマ酸化処理であり、そのＳｉ基板上での酸化膜厚が３ｎｍ相当である試験区分を示す。同様に、「Ａｒ／Ｏ２ ５．０ｎｍ」は、アルゴンと酸素を用いたプラズマ酸化処理であり、そのＳｉ基板上での酸化膜厚が５ｎｍ相当である試験区分を示す。
また、「Ａｒ／Ｏ２／Ｈ２ ３．０ｎｍ」は、アルゴン、酸素および水素を用いたプラズマ酸化処理であり、そのＳｉ基板上での酸化膜厚が３ｎｍ相当である試験区分を示す。同様に「Ａｒ／Ｏ２／Ｈ２ ５．０ｎｍ」は、アルゴン、酸素および水素を用いたプラズマ酸化処理であり、そのＳｉ基板上での酸化膜厚が５ｎｍ相当である試験区分を示す。さらに、「Ａｒ／Ｏ２／Ｈ２ ８．０ｎｍ」は、アルゴン、酸素および水素を用いたプラズマ酸化処理であり、そのＳｉ基板上での酸化膜厚が８ｎｍ相当である試験区分を示す。
なお、比較のため、プラズマ酸化処理を行なっていない未処理の場合の結果も併せて示した。また、プラズマ酸化処理における処理ガスの流量比は、Ａｒ／Ｏ２／Ｈ２＝１０００／１０／１０、またはＡｒ／Ｏ２＝１０００／１０とし、Ｓｉ基板温度２５０℃、圧力は１３３．３Ｐａ、プラズマへの供給パワーは３．５ｋＷ、処理時間はＡｒ／Ｏ２ ３．０ｎｍが３０秒、Ａｒ／Ｏ２ ５．０ｎｍが２２７秒、Ａｒ／Ｈ２／Ｏ２ ３．０ｎｍが２１秒、Ａｒ／Ｈ２／Ｏ２ ５．０ｎｍが６８秒、Ａｒ／Ｈ２／Ｏ２ ８．０ｎｍが１７７秒で行なった。
図１２から、プラズマ酸化処理の際に水素ガスを導入することにより、Ｓｉ基板上での酸化膜厚にかかわらずシート抵抗が低下していることが見てとれる。このことより、処理ガス中に水素ガスを混合することによって、タングステン表面に還元作用が働き、酸化が効果的に抑制され、ゲート電極とした場合の性能を向上させ得ることが確認された。
図１３は、プラズマ処理装置１００によりＳｉ基板上に３ｎｍの膜厚で酸化膜を形成した場合のタングステン薄膜のシート抵抗を、図１２と同様の試験方法で測定した結果を示したものである。ここでは、プラズマ酸化処理における水素ガスの流量を１０、２０または３０ｍＬ／ｍｉｎとした。Ｈ２ガス以外の処理ガスの流量比は、Ａｒ／Ｏ２＝１０００／１０ｍＬ／ｍｉｎとした。なお、比較のため、プラズマ酸化処理を行なわない未処理の場合のタングステン薄膜のシート抵抗も記載した。なお、プラズマ酸化処理における条件は、Ｓｉ基板温度２５０℃、圧力は１３３．３Ｐａ、プラズマへの供給パワーは３．５ｋＷ、処理時間は、水素ガスの流量１０ｍＬ／ｍｉｎの場合は２１秒、２０ｍＬ／ｍｉｎの場合は２１秒、３０ｍＬ／ｍｉｎの場合は６６秒で行なった。
図１３から、水素ガスの流量を増やすと、タングステン薄膜のシート抵抗が低下していくことが理解される。これは、水素ガスを導入することにより、タングステン薄膜の酸化が抑制されるためである。また、Ｈ２／Ｏ２比が高くなるほど、酸化が抑制され、シート抵抗が低下する傾向が強まることが示された。
図１４は、プラズマ処理におけるＨ２／Ｏ２比と処理温度を変えて、Ｓｉ基板の酸化膜厚が８ｎｍとなるように設定してランニング試験を実施した結果を示す図である。試験は、Ｈ２／Ｏ２比を２、６または８に設定した場合について、ウエハ温度を４００℃または５００℃に設定して実施した。
図１のプラズマ処理装置１００を用い、まず、チャンバーをクリーニングし、タングステンフリーの状態とした。次いで、サセプタ上にベアＳｉウエハ（清浄なウエハ）を載せ、次の酸化処理の条件でチャンバー内のシーズニングを行った。
その後、１枚目のウエハとして、ベアＳｉウエハをサセプタ上に載せ、ポリシリコンの選択酸化処理と同様の条件で酸化処理を行った。その際の条件は、ガス流量：Ａｒ／Ｈ２／Ｏ２＝１０００／ｘ／１００ｍＬ／ｍｉｎとしてｘの値を２００、６００、８００ｍｌ／ｍｉｎに変え、チャンバー内圧力：６．７Ｐａ、マイクロ波発生装置のパワー：３．４ｋＷ、ウエハ温度：４００℃または５００℃、処理時間：１１０秒とした。チャンバー壁温度は４５℃であった。処理後、この１枚目のウエハを取り出して、酸化膜の膜厚測定と表面のタングステン濃度を測定した。なお、膜厚測定はエリプソメーター（ルドルフ社製）を用い、タングステン濃度測定は、ＴＸＲＦ（全反射蛍光Ｘ線分析；テクノス社製ＴＲＥＸ６１０Ｔを使用）により計測した。
引き続き、２枚目のウエハとして表面にタングステン膜を有するＳｉウエハをサセプタ上に載置し、同様の条件で酸化処理を行った。処理後、このタングステン膜付きウエハを搬出し、３枚目のウエハとしてベアＳｉウエハをサセプタ上に載置し、１枚目のウエハと同様の条件で酸化処理を行った。処理後、この３枚目のウエハを取り出して、酸化膜の膜厚と表面のタングステン濃度を測定した。同様にして、４枚目以降もタングステン膜付きウエハの酸化処理と、ベアＳｉウエハの酸化処理とを１１枚目のウエハまで合計１１枚目まで繰り返し、各ベアＳｉウエハについて膜厚およびタングステン濃度測定した。
これら一連の実験の結果を図１４に示す。図１４の横軸はウエハのＮｏ．（何枚目か）を示し、縦軸は酸化膜の膜厚（オングストローム）とウエハ表面のタングステン濃度（×１０１０ａｔｏｍｓ／ｃｍ２）を示している。
この図１４に示すように、タングステンの酸化を抑制することが可能なＨ２／Ｏ２比＝２で処理を行なうと、処理枚数を重ねていくに従って、徐々にタングステンコンタミネーションの増加が認められた。また、タングステンコンタミネーションの増加に伴い、酸化膜厚の低下が認められた。
Ｈ２／Ｏ２比を６にした場合でも、膜厚の低下が認められたが、Ｈ２／Ｏ２比が２のときと比べて膜厚の低下割合が小さくなっていることがわかる。そして、Ｈ２／Ｏ２比が高くなるに従い膜厚の低下はさらに小さくなり、Ｈ２／Ｏ２比を８にすることで完全に膜厚の低下を抑制することができた。また、Ｈ２／Ｏ２比を８にすることで、ウエハ表面のタングステンコンタミネーションを１×１０１０／ａｔｏｍｓ／ｃｍ２まで低減させることができた。また、Ｈ２／Ｏ２比が８であれば、処理温度が５００℃であっても４００℃の場合と同様の結果が得られた。なお、処理温度としては、８００℃までは十分に処理が可能である。
図１４に示す結果から、タングステンの酸化抑制だけでなく、タングステンによる原子レベルでの汚染を防止する目的では、プラズマ処理における処理ガス中のＨ２／Ｏ２比を８以上にすればよいことが判明した。また、タングステンコンタミネーションを低減する目的で、Ｈ２／Ｏ２比を８以上に設定する場合のプラズマ処理温度は、緻密で良好な膜質の酸化膜を得るとともにスループットを向上させ、処理効率を高める観点から８００℃以下が好ましいと考えられ、より好ましくは４００〜６００℃程度である。
以上のデータから、ＲＬＳＡ方式のプラズマ酸化処理において、ゲート電極のタングステン層の表面（露出面）では、プラズマによる再酸化処理により酸化還元の平衡反応が起こっているものと考えられる。Ｈ２／Ｏ２比を２以上に設定することで、タングステンの酸化を効果的に抑制できるが、この場合でも僅かではあるが酸化物であるＷＯｘが生成していると推測され、チャンバー内にＷＯｘが飛散し、原子レベルでのタングステン汚染の原因となっているものと考えられる。しかし、Ｈ２／Ｏ２比をより高めていき、例えばＨ２／Ｏ２比を８以上、好ましくはＨ２／Ｏ２比を８〜１２、より好ましくはＨ２／Ｏ２比を８〜１０にすることにより、強い還元雰囲気を作り出すことが可能になり、その結果、ＷＯｘの生成あるいは飛散を抑制し、ウエハの汚染を低減できるものと推察される。このように、単にタングステン層の酸化を抑制するだけでなく、原子レベルでの汚染を低減することにより、タングステン汚染に起因する半導体製品への悪影響を回避できる。
また、タングステン汚染を防止することによって、ＲＬＳＡ方式のプラズマ処理に特有の課題である酸化膜厚の低下も確実に防止できる。
次に、図１に示すプラズマ処理装置１００を用い、処理温度（基板処理温度）を変えてポリシリコン層６３の側壁酸化を実施した試験結果について説明する。処理温度は、４００℃および８００℃とした。処理圧力は６．７Ｐａ（５０ｍＴｏｒｒ）、プラズマ酸化処理における処理ガスの流量は、Ａｒ／Ｏ２／Ｈ２＝１０００／１００／２００ｍＬ／ｍｉｎ（ｓｃｃｍ）、プラズマへの供給パワーは２．２ｋＷとした。その結果を図１５に示した。
図１５より、８００℃の高温条件では、４００℃の処理温度に比べ、酸化レートが大きいことが確認された。
図１６は、プラズマ処理装置１００により、タングステンで被覆したブランケットウエハを、プラズマ処理した後に、ＸＰＳ分析装置（X-Ray Photoelectron Spectroscopy Analysis）により表面分析した結果を示している。
プラズマ処理条件は、処理温度を８００℃とし、他は上記選択酸化処理と同様の条件で実施した。すなわち、Ａｒ／Ｏ２／Ｈ２流量は、１０００／１００／２００ｍＬ／ｍｉｎであり、処理圧力は６．７Ｐａ、プラズマへの供給パワーは２．２ｋＷで行なった。
なお、図１６において、曲線Ａは、０ｄｅｇ、曲線Ｂは４５ｄｅｇ、曲線Ｃは６０ｄｅｇの測定結果をそれぞれ示している。
図１６から、タングステンの酸化により生じたＷＯｘ（ＷＯ３など）のピーク強度はほとんど検出されず、プラズマ処理装置１００を用い本発明の酸化プロセス条件でプラズマ処理を行うことによって、ＷＯ３の生成が抑制されるだけでなく、エッチング処理中やその後に表面が自然酸化されて形成された酸化タングステンについても還元できることがわかる。
また、図４Ａ〜図４Ｃと同様のタングステンポリメタルゲート構造のゲート電極に、処理温度８００℃で、他は上記選択酸化処理と同様の条件でプラズマ処理を行なった後に、透過型電子顕微鏡（ＴＥＭ）を用いて断面構造を撮影した結果、図５と同様にタングステン層６６の膨張は観察されず、タングステンの酸化が抑制されていることが確認された（ＴＥＭ写真は掲載を省略する）。
以上のことから、本発明のプラズマ酸化処理方法をゲート電極の選択酸化処理に適用することによって、タングステン層６６等の金属の酸化を防ぎながらポリシリコン層６３のみを選択的に酸化させ得ることが確認された。
次に、バーズビークの制御について、図１７Ａ〜図１７Ｃを参照しながら説明を行う。前記したように、ゲート電極中のポリシリコン層の側面が露出した状態でゲート電極に電圧を印加すると、この露出部分で電界集中が生じ、リーク電流増大などの製品不良を引き起こす原因になるため、当該露出部分を酸化して絶縁膜を形成すべく、再酸化処理が行われる。図１７Ａ〜図１７Ｃは、再酸化処理後のポリシリコン層６３のエッジ部（コーナー部）７０の形状を模式的に示している。
まず、図１７Ａは、エッジ部７０にバーズビーク７１が形成されておらず、鋭角的な形状をした状態である。
一方、図１７Ｂは、バーズビーク７１が形成された状態であり、ポリシリコン層６３とＳｉ基板６１の界面に酸素ラジカル（Ｏ＊）や酸素イオン（Ｏ−）等の活性な酸化剤が拡散して酸化が進み、酸化膜（ゲート絶縁膜６２）が成長したものである。このようなバーズビーク７１は、特に熱酸化処理においては顕著に形成され易い。
図１に示すプラズマ処理装置１００を用いて行なわれるＲＬＳＡマイクロ波プラズマによる再酸化の場合、熱酸化処理において大きな問題となるバーズビークを抑制できるというメリットがあるが、図１７Ａに示すように、全くバーズビークが入らないと、電界が集中しやすいポリシリコン層６３のエッジ部７０の形状が鋭くなり、逆にリーク電流を増大させてしまうという問題がある。そこで、本実施形態では、６００℃以上の高温で再酸化処理を行うことにより、図１７Ｃに示すようにポリシリコン層６３のエッジ部７０が僅かに丸みを帯びた状態にすることができた。この状態であれば、エッジ部７０からのリーク電流の増加を防ぎながら、ゲート酸化膜の増膜がなく、微細化への対応も可能な信頼性の高いゲート電極を得ることができる。
まず、図４Ａと同様の構造のタングステンポリメタルゲート構造のゲート電極に対して、図１に示すプラズマ処理装置１００を用い、再酸化処理としてのプラズマ酸化処理を実施した。処理圧力は、６．７Ｐａ（５０ｍＴｏｒｒ）とした。プラズマ酸化処理における処理ガスの流量は、Ａｒ／Ｏ２／Ｈ２＝１０００／１００／２００ｍＬ／ｍｉｎ（ｓｃｃｍ）、処理温度（基板処理温度）は８００℃で、プラズマへの供給パワーは２．２ｋＷ、処理時間は８０秒に設定した。
図１８は、上記条件で再酸化処理した後にポリシリコン層６３エッジ部付近の断面のＴＥＭ写真を模写して図示したものである。プラズマ酸化処理によって、図１８のようにポリシリコン層６３の側壁に選択的に酸化膜６８を形成できたとともに、エッジ部が僅かに丸みを帯びた形状にすることができた。また、ポリシリコン層６３の下の酸化膜（ゲート絶縁膜６２）の膜厚は、ポリシリコン層のエッジ下（膜厚Ｌ１）とポリシリコン層の中央下（膜厚Ｌ２）とでほぼ等しく（Ｌ１＝Ｌ２）、バーズビークは形成されていないことが確認できた。
以上の結果から、６００℃以上、例えば６００〜９００℃の高温で再酸化処理することによって、バーズビークを抑制しつつエッジ部を丸み形状にしてゲートリーク電流の低減を図り得ることが示された。
以上、本発明の実施形態を述べたが、本発明は上記実施形態に制約されることはなく、種々の変形が可能である。
例えば、ゲート電極としては、ポリシリコンにタングステンまたはタングステンシリサイドを積層したものに限らず、他の高融点電極材料やそれらのシリサイドを積層した構造のゲート電極にも適用できる。
また、本発明方法は、トランジスタのゲート電極以外に、例えば、メタル材料の酸化を抑制しつつ、シリコンを含む材料を選択的に酸化させる必要のある種々の半導体装置の製造にも適用可能である。
産業上の利用の可能性
本発明は、各種半導体装置の製造において好適に利用可能である。

Claims (33)

  1. 少なくとも、ポリシリコン層と、高融点金属を主成分とする金属層と、を有する積層体に対し、
    複数のスロットを有する平面アンテナにて処理室内にマイクロ波を導入してプラズマを発生させるプラズマ処理装置により、水素ガスと酸素ガスとを含む処理ガスを用いてプラズマ処理を行ない、前記ポリシリコン層に酸化膜を形成することを特徴とする、半導体装置の製造方法。
  2. 請求項１において、前記処理ガス中の水素ガスと酸素ガスとの流量比が、１．５以上であることを特徴とする、半導体装置の製造方法。
  3. 請求項１において、前記処理ガス中の水素ガスと酸素ガスとの流量比が、２以上であることを特徴とする、半導体装置の製造方法。
  4. 請求項１において、前記処理ガス中の水素ガスと酸素ガスとの流量比が、８以上であることを特徴とする、半導体装置の製造方法。
  5. 請求項１において、前記プラズマ処理における処理温度が２５０℃以上であることを特徴とする、半導体装置の製造方法。
  6. 請求項５において、前記プラズマ処理における処理温度が９００℃以下であることを特徴とする、半導体装置の製造方法。
  7. 請求項１において、前記半導体装置はトランジスタであることを特徴とする、半導体装置の製造方法。
  8. 請求項１において、前記金属層は、タングステン層、またはタングステンシリサイド層であることを特徴とする、半導体装置の製造方法。
  9. 半導体基板の上にゲート絶縁膜を形成する工程と、
    このゲート絶縁膜上に、少なくとも、ポリシリコン層および高融点金属を主成分とする金属層を含む積層体を形成する工程と、
    前記積層体をエッチング処理してゲート電極を形成する工程と、
    複数のスロットを有する平面アンテナにて処理室内にマイクロ波を導入してプラズマを発生させるプラズマ処理装置により、水素ガスと酸素ガスとを含む処理ガスを用いてプラズマ処理を行ない、前記ゲート電極中のポリシリコン層を選択的に酸化する工程と、
    を含むことを特徴とする、半導体装置の製造方法。
  10. 請求項９において、前記処理ガス中の水素ガスと酸素ガスとの流量比が、１．５以上であることを特徴とする、半導体装置の製造方法。
  11. 請求項9において、前記処理ガス中の水素ガスと酸素ガスとの流量比が、２以上であることを特徴とする、半導体装置の製造方法。
  12. 請求項９において、前記処理ガス中の水素ガスと酸素ガスとの流量比が、８以上であることを特徴とする、半導体装置の製造方法。
  13. 請求項９において、前記プラズマ処理における処理温度が２５０℃以上であることを特徴とする、半導体装置の製造方法。
  14. 請求項１３において、前記プラズマ処理における処理温度が９００℃以下であることを特徴とする、半導体装置の製造方法。
  15. 請求項９において、前記半導体装置はトランジスタであることを特徴とする、半導体装置の製造方法。
  16. 請求項９において、前記金属層は、タングステン層、またはタングステンシリサイド層であることを特徴とする、半導体装置の製造方法。
  17. 少なくとも、ポリシリコン層と、高融点金属を主成分とする金属層と、を有する積層体中の前記ポリシリコン層をプラズマにより選択的に酸化するプラズマ酸化処理方法であって、
    複数のスロットを有する平面アンテナにて処理室内にマイクロ波を導入することによりプラズマを発生させるプラズマ処理装置により、水素ガスと酸素ガスとを含む処理ガスを用いてプラズマ処理を行なうことを特徴とする、プラズマ酸化処理方法。
  18. 請求項１７において、前記処理ガス中の水素ガスと酸素ガスとの流量比が、１．５以上であることを特徴とする、プラズマ酸化処理方法。
  19. 請求項１７において、前記処理ガス中の水素ガスと酸素ガスとの流量比が、２以上であることを特徴とする、プラズマ酸化処理方法。
  20. 請求項１７において、前記処理ガス中の水素ガスと酸素ガスとの流量比が、８以上であることを特徴とする、プラズマ酸化処理方法。
  21. 請求項１７において、前記プラズマ処理における処理温度が２５０℃以上であることを特徴とする、プラズマ酸化処理方法。
  22. 請求項２１において、前記プラズマ処理における処理温度が９００℃以下であることを特徴とする、プラズマ酸化処理方法。
  23. 請求項１７において、前記金属層は、タングステン層、またはタングステンシリサイド層であることを特徴とする、プラズマ酸化処理方法。
  24. コンピュータ上で動作し、実行時に、複数のスロットを有する平面アンテナにて処理室内にマイクロ波を導入することによりプラズマを発生させるプラズマ処理装置において、水素ガスと酸素ガスとを含む処理ガスを用いて、少なくともポリシリコン層と高融点金属を主成分とする金属層とを有する積層体中の前記ポリシリコン層をプラズマにより選択的に酸化するプラズマ酸化処理方法が行なわれるように、前記プラズマ処理装置を制御するものであることを特徴とする、制御プログラム。
  25. コンピュータ上で動作する制御プログラムが記憶されたコンピュータ記憶媒体であって、
    前記制御プログラムは、実行時に、複数のスロットを有する平面アンテナにて処理室内にマイクロ波を導入することによりプラズマを発生させるプラズマ処理装置において、水素ガスと酸素ガスとを含む処理ガスを用いて、少なくともポリシリコン層と高融点金属を主成分とする金属層とを有する積層体中の前記ポリシリコン層をプラズマにより選択的に酸化するプラズマ酸化処理方法が行なわれるように、前記プラズマ処理装置を制御するものであることを特徴とする、コンピュータ記憶媒体。
  26. プラズマにより被処理体を処理するための真空排気可能な処理室と、
    複数のスロットを有する平面アンテナにて前記処理室内にマイクロ波を導入することによりプラズマを発生させるプラズマ供給源と、
    前記処理室内で、水素ガスと酸素ガスとを含む処理ガスを用いて、少なくともポリシリコン層と高融点金属を主成分とする金属層とを有する積層体中の前記ポリシリコン層をプラズマにより選択的に酸化するプラズマ酸化処理方法が行なわれるように制御する制御部と、
    を備えたことを特徴とする、プラズマ処理装置。
  27. 少なくとも、ポリシリコン層と、高融点金属を主成分とする金属層と、を有する積層体に対し、
    処理室内にマイクロ波を導入してプラズマを発生させるプラズマ処理装置により、水素ガスと酸素ガスと希ガスを含む処理ガスを用いてプラズマ処理を行ない、前記ポリシリコン層に酸化膜を形成することを特徴とする、半導体装置の製造方法。
  28. 請求項２７において、前記処理ガス中の水素ガスと酸素ガスとの流量比が、１．５以上であることを特徴とする、半導体装置の製造方法。
  29. 請求項２７において、前記処理ガス中の水素ガスと酸素ガスとの流量比が、２以上であることを特徴とする、半導体装置の製造方法。
  30. 請求項２７において、前記処理ガス中の水素ガスと酸素ガスとの流量比が、８以上であることを特徴とする、半導体装置の製造方法。
  31. 請求項２７において、前記処理ガス中の希ガスと水素ガスとの流量比が、１．２５〜１０であることを特徴とする、半導体装置の製造方法。
  32. 請求項２７において、前記プラズマ処理における処理温度が２５０℃以上であることを特徴とする、半導体装置の製造方法。
  33. 請求項３２において、前記プラズマ処理における処理温度が９００℃以下であることを特徴とする、半導体装置の製造方法。



JP2006531717A 2004-08-13 2005-08-11 半導体装置の製造方法およびプラズマ酸化処理方法 Active JP4633729B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004236059 2004-08-13
JP2004236059 2004-08-13
PCT/JP2005/014725 WO2006016642A1 (ja) 2004-08-13 2005-08-11 半導体装置の製造方法およびプラズマ酸化処理方法

Publications (2)

Publication Number Publication Date
JPWO2006016642A1 true JPWO2006016642A1 (ja) 2008-05-01
JP4633729B2 JP4633729B2 (ja) 2011-02-16

Family

ID=35839402

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006531717A Active JP4633729B2 (ja) 2004-08-13 2005-08-11 半導体装置の製造方法およびプラズマ酸化処理方法

Country Status (6)

Country Link
US (1) US8105958B2 (ja)
JP (1) JP4633729B2 (ja)
KR (1) KR101088233B1 (ja)
CN (1) CN1993813B (ja)
TW (1) TWI449106B (ja)
WO (1) WO2006016642A1 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005083795A1 (ja) * 2004-03-01 2005-09-09 Tokyo Electron Limited 半導体装置の製造方法及びプラズマ酸化処理方法
US20060270066A1 (en) * 2005-04-25 2006-11-30 Semiconductor Energy Laboratory Co., Ltd. Organic transistor, manufacturing method of semiconductor device and organic transistor
GB0508706D0 (en) * 2005-04-28 2005-06-08 Oxford Instr Plasma Technology Method of generating and using a plasma processing control program
US7785947B2 (en) * 2005-04-28 2010-08-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising the step of forming nitride/oxide by high-density plasma
US8318554B2 (en) * 2005-04-28 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method of forming gate insulating film for thin film transistors using plasma oxidation
TWI408734B (zh) * 2005-04-28 2013-09-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5073645B2 (ja) * 2006-02-28 2012-11-14 東京エレクトロン株式会社 プラズマ酸化処理方法および半導体装置の製造方法
EP2259294B1 (en) * 2006-04-28 2017-10-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
JP4421618B2 (ja) * 2007-01-17 2010-02-24 東京エレクトロン株式会社 フィン型電界効果トランジスタの製造方法
US7645709B2 (en) 2007-07-30 2010-01-12 Applied Materials, Inc. Methods for low temperature oxidation of a semiconductor device
WO2009114617A1 (en) 2008-03-14 2009-09-17 Applied Materials, Inc. Methods for oxidation of a semiconductor device
US7998801B2 (en) * 2008-04-25 2011-08-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor having altered semiconductor layer
US8679970B2 (en) 2008-05-21 2014-03-25 International Business Machines Corporation Structure and process for conductive contact integration
US9190495B2 (en) 2008-09-22 2015-11-17 Samsung Electronics Co., Ltd. Recessed channel array transistors, and semiconductor devices including a recessed channel array transistor
JP2010118489A (ja) * 2008-11-13 2010-05-27 Hitachi Kokusai Electric Inc 半導体装置の製造方法
US20100297854A1 (en) * 2009-04-22 2010-11-25 Applied Materials, Inc. High throughput selective oxidation of silicon and polysilicon using plasma at room temperature
JP2012054475A (ja) * 2010-09-02 2012-03-15 Hitachi Kokusai Electric Inc 基板処理装置及び半導体装置の製造方法
US20130149852A1 (en) * 2011-12-08 2013-06-13 Tokyo Electron Limited Method for forming a semiconductor device
CN104106128B (zh) 2012-02-13 2016-11-09 应用材料公司 用于基板的选择性氧化的方法和设备
JP6274826B2 (ja) * 2013-11-14 2018-02-07 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR102157839B1 (ko) * 2014-01-21 2020-09-18 삼성전자주식회사 핀-전계효과 트랜지스터의 소오스/드레인 영역들을 선택적으로 성장시키는 방법
CN103871859A (zh) * 2014-03-19 2014-06-18 武汉新芯集成电路制造有限公司 一种形成侧墙氧化硅保护层的方法
KR102238257B1 (ko) * 2014-08-26 2021-04-13 삼성전자주식회사 반도체 소자의 제조 방법
US11295954B2 (en) * 2016-07-04 2022-04-05 Mitsubishi Electric Corporation Manufacturing method for a semiconductor device including a polysilicon resistor
JP7436769B2 (ja) 2019-10-17 2024-02-22 日清紡マイクロデバイス株式会社 半導体装置の製造方法
JP7393376B2 (ja) * 2021-03-19 2023-12-06 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、プログラム及び基板処理装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08102534A (ja) * 1994-09-30 1996-04-16 Toshiba Corp 半導体装置の製造方法
JPH08111297A (ja) * 1994-08-16 1996-04-30 Tokyo Electron Ltd プラズマ処理装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2624736B2 (ja) 1988-01-14 1997-06-25 株式会社東芝 半導体装置の製造方法
WO1998033362A1 (fr) * 1997-01-29 1998-07-30 Tadahiro Ohmi Dispositif a plasma
JP4069966B2 (ja) 1998-04-10 2008-04-02 東京エレクトロン株式会社 シリコン酸化膜の成膜方法および装置
JP2000332245A (ja) 1999-05-25 2000-11-30 Sony Corp 半導体装置の製造方法及びｐ形半導体素子の製造方法
KR100639147B1 (ko) 2001-01-25 2006-10-31 동경 엘렉트론 주식회사 플라즈마 처리 방법
WO2002073696A1 (fr) 2001-03-12 2002-09-19 Hitachi, Ltd. Procede pour fabriquer un dispositif semi-conducteur a circuit integre
US6596653B2 (en) * 2001-05-11 2003-07-22 Applied Materials, Inc. Hydrogen assisted undoped silicon oxide deposition process for HDP-CVD
CN1235272C (zh) * 2001-06-20 2006-01-04 东京毅力科创株式会社 微波等离子体处理装置、等离子体处理方法以及微波发射部件
KR20040059988A (ko) 2002-12-30 2004-07-06 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR100899567B1 (ko) 2002-12-30 2009-05-27 주식회사 하이닉스반도체 텅스텐막을 포함하는 게이트전극을 구비한 반도체 소자의제조 방법
US6987056B2 (en) * 2003-07-08 2006-01-17 Hynix Semiconductor Inc. Method of forming gates in semiconductor devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08111297A (ja) * 1994-08-16 1996-04-30 Tokyo Electron Ltd プラズマ処理装置
JPH08102534A (ja) * 1994-09-30 1996-04-16 Toshiba Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
KR20070022325A (ko) 2007-02-26
CN1993813B (zh) 2010-12-22
KR101088233B1 (ko) 2011-11-30
TWI449106B (zh) 2014-08-11
WO2006016642A1 (ja) 2006-02-16
JP4633729B2 (ja) 2011-02-16
US20080032511A1 (en) 2008-02-07
TW200618112A (en) 2006-06-01
US8105958B2 (en) 2012-01-31
CN1993813A (zh) 2007-07-04

Similar Documents

Publication Publication Date Title
JP4633729B2 (ja) 半導体装置の製造方法およびプラズマ酸化処理方法
JP5252913B2 (ja) 半導体装置の製造方法およびプラズマ酸化処理方法
JP5073645B2 (ja) プラズマ酸化処理方法および半導体装置の製造方法
JP5229711B2 (ja) パターン形成方法、および半導体装置の製造方法
JP5073482B2 (ja) シリコン酸化膜の製造方法、その制御プログラム、記憶媒体及びプラズマ処理装置
US8006640B2 (en) Plasma processing apparatus and plasma processing method
TWI402912B (zh) Manufacturing method of insulating film and manufacturing method of semiconductor device
JP4739215B2 (ja) 酸化膜の形成方法、制御プログラム、コンピュータ記憶媒体およびプラズマ処理装置
JP2007165788A (ja) 金属系膜の脱炭素処理方法、成膜方法および半導体装置の製造方法
TW200836262A (en) Method for forming insulating film and method for manufacturing semiconductor device
JP2006332555A (ja) プラズマ処理方法
JPWO2008081723A1 (ja) 絶縁膜の形成方法および半導体装置の製造方法
JP4906659B2 (ja) シリコン酸化膜の形成方法
WO2008038787A1 (fr) Procédé de formation d'un film d'oxyde de silicium, appareil de traitement au plasma et support de stockage
JP5231232B2 (ja) プラズマ酸化処理方法、プラズマ処理装置、及び、記憶媒体
JP5057816B2 (ja) プラズマ処理装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091130

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100506

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100810

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101006

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101116

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101117

R150 Certificate of patent or registration of utility model

Ref document number: 4633729

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131126

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250