JP7436769B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP7436769B2
JP7436769B2 JP2019189976A JP2019189976A JP7436769B2 JP 7436769 B2 JP7436769 B2 JP 7436769B2 JP 2019189976 A JP2019189976 A JP 2019189976A JP 2019189976 A JP2019189976 A JP 2019189976A JP 7436769 B2 JP7436769 B2 JP 7436769B2
Authority
JP
Japan
Prior art keywords
film
conductive film
manufacturing
impurities
outward
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019189976A
Other languages
English (en)
Other versions
JP2021064747A (ja
Inventor
泰輔 木村
哲夫 樋口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nisshinbo Micro Devices Inc
Original Assignee
Nisshinbo Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nisshinbo Micro Devices Inc filed Critical Nisshinbo Micro Devices Inc
Priority to JP2019189976A priority Critical patent/JP7436769B2/ja
Publication of JP2021064747A publication Critical patent/JP2021064747A/ja
Application granted granted Critical
Publication of JP7436769B2 publication Critical patent/JP7436769B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体装置の製造方法に関し、特に、外方拡散しやすい不純物を含むポリシリコンからなる導電膜と別の導電膜とが接続する構造を含む半導体装置の製造方法に関する。
近年、アナログ半導体集積回路に対する要求特性は複雑化、高精度化している。このような要求を満たすためバイポーラトランジスタにおいては、浅いエミッタ領域を形成する必要がある。浅いエミッタ領域を形成する方法として、不純物を含むポリシリコン膜からシリコン半導体基板上に不純物を拡散させる方法が広く用いられている(特許文献1)。また抵抗素子においては、抵抗値を精度よく制御する必要がある。
特開平05-6973号公報
ところで、浅いエミッタ領域を形成するため不純物としてリン(P)を含むポリシリコン膜からp型半導体領域にリンを拡散させる際、ポリシリコン膜表面をパッシベーション膜として耐湿性に優れた窒化膜で被覆している。この窒化膜は高温、減圧下で形成され、例えば減圧CVD法によれば、温度780℃、圧力66.661Paの条件下でリンを含むポリシリコン膜上に堆積させる。
ここで、リンのように蒸気圧の高い不純物は、高温、減圧の条件下でポリシリコン膜表面から雰囲気中に拡散(外方拡散)しやすく、ポリシリコン膜表面の不純物濃度が低下してしまうことが知られている。
このように不純物濃度が低下したポリシリコン膜を用いて浅いエミッタ領域を形成する場合、浅いエミッタ領域の深さやエミッタ領域の不純物濃度がばらついてしまう。
同様に、抵抗素子の抵抗膜となるポリシリコン膜表面から不純物が外方拡散してしまうと、所望の抵抗値の抵抗素子を得ることができなくなる。
さらに不純物濃度が低下したポリシリコン膜に別の導電膜を接続させて電極を形成する場合、電極とポリシリコン膜とのコンタクト抵抗が高くなったり、ばらつきが生じてしまう。その結果、所望の特性のアナログ半導体集積回路を形成することができないという問題があった。
本発明はこのような実状に鑑み、導電膜表面から不純物が外方拡散することを抑制することができる半導体装置の製造方法を提供することを目的とする。
上記目的を達成するため、本願請求項1に係る発明は、不純物を含むポリシリコンからなる第1の導電膜を形成した後、該第1の導電膜から前記不純物が外方拡散する条件の製造工程を経て前記第1の導電膜に接続する第2の導電膜を形成する工程を含む半導体装置の製造方法であって、前記不純物が外方拡散する条件の製造工程前に、前記不純物が外方拡散する温度より低い温度で前記第1の導電膜の表面を酸化してシリコン酸化膜からなる前記不純物の外方拡散防止膜を形成する工程と、前記不純物が外方拡散する条件の製造工程後に、前記外方拡散防止膜の一部を除去して前記第1の導電膜の表面を露出し、該露出した第1の導電膜表面に前記第2の導電膜を接続させる工程と、を含む半導体装置の製造方法において、バイポーラトランジスタのエミッタ電極の一部となる第1の導電型の前記不純物を含む前記第1の導電膜を形成する工程と、該第1の導電膜の表面を酸化して前記不純物の外方拡散防止膜を形成する工程と、該外方拡散防止膜上にパッシベーション膜を形成する工程と、前記第1の導電膜から前記不純物を第2の導電型の半導体領域表面に拡散させ、第1の導電型のエミッタ領域を形成する工程と、前記パッシベーション膜、前記外方拡散防止膜の一部を除去して前記第1の導電膜の表面に前記第2の導電膜を接続させる工程と、を含むことを特徴とする。
本願請求項に係る発明は、請求項1記載の半導体装置の製造方法において、前記外方拡散防止膜を形成する工程は、前記第1の導電膜の表面に前記不純物が外方拡散する温度より低い温度で、酸素プラズマを接触させる工程あるいは過酸化水素水を接触させる工程であることを特徴とする半導体装置の製造方法。
本発明の半導体装置の製造方法は、不純物を含むポリシリコン膜を形成した後、不純物が外方拡散する高温、減圧のような条件下の製造工程前に、ポリシリコン膜の表面に外方拡散防止膜を形成することでポリシリコン膜表面から不純物が外方拡散することを抑え、所望の不純物濃度のポリシリコン膜を残すことができる。その結果、ポリシリコン膜と電極との接続構造は、コンタクト抵抗が低く、ばらつきも少なく形成することが可能となる。
特にポリシリコン膜から不純物を半導体領域内に形成させることで浅いエミッタ領域を形成する半導体装置の製造方法では、ポリシリコン膜から不純物の外方拡散がなくなり、ポリシリコン膜に含まれる不純物の量が変動することがないので、制御性良く浅いエミッタ領域を形成できるという利点がある。
またポリシリコン膜を抵抗膜とする半導体装置の製造方法では、ポリシリコン膜から不純物の外方拡散がなくなり、ポリシリコン膜の抵抗値が設計値からずれることがないので、所望の抵抗値の抵抗素子を形成できるという利点がある。
本発明の外方拡散防止膜の形成方法は、不純物が外方拡散する温度より低い温度で形成する方法、具体的にはポリシリコン膜表面を外方拡散する温度より低い温度で、酸素プラズマに接触させる方法や過酸化水素水に接触させる方法という非常に簡便な方法を採用することができる。これらの方法は、一般的な半導体装置の製造工程で採用されている工程のみで構成され、制御性に優れ、安定して外方拡散防止膜を形成することができる。
また外方拡散防止膜はポリシリコン膜を酸化して形成されるため、外方拡散防止膜として別の膜を積層して形成する必要がなく、製造コストが抑えられるという利点がある。
本発明の半導体装置の製造方法を説明する図である。 本発明の半導体装置の製造方法を説明する図である。 本発明の半導体装置の製造方法を説明する図である。 本発明の第1の実施例のバイポーラトランジスタの製造方法を説明する図である。 本発明の第1の実施例のバイポーラトランジスタの製造方法を説明する図である。 本発明の第1の実施例のバイポーラトランジスタの製造方法を説明する図である。 本発明の第1の実施例のバイポーラトランジスタの製造方法を説明する図である。 本発明の第1の実施例のバイポーラトランジスタの製造方法を説明する図である。 本発明の第2の実施例の抵抗素子の製造方法を説明する図である。 本発明の第2の実施例の抵抗素子の製造方法を説明する図である。
本発明の半導体装置の製造方法は、外方拡散しやすい不純物を含むポリシリコン膜の表面に、ポリシリコン膜を酸化してシリコン酸化膜からなる外方拡散防止膜を形成することで不純物が外方拡散することを抑える構成としている。以下詳細に説明する。
まず、絶縁膜あるいはシリコン半導体基板等からなる基板1上にLPCVD法(減圧化学気相成長法)によりポリシリコン膜2を積層形成し、全面にリンをイオン注入する。その後、ポリシリコン膜2(第1の導電膜に相当)を所望の形状にパターニングし、その表面にシリコン酸化膜からなる外方拡散防止膜3を形成する(図1)。
この外方拡散防止膜3は、パターニングされたポリシリコン膜2の表面を酸素ガスのプラズマに接触させることで形成することができる。このとき、プラズマを発生させるため減圧状態とするが、低温(300℃以下)の状態とすることで、ポリシリコン膜2の表面から不純物を外方拡散させることなく、ポリシリコン膜2の表面に3~10nm程度のシリコン酸化膜を形成することができる。一例として、酸素ガスを用い、RFパワー800W、圧力200Pa、常温で、60分間プラズマ処理した結果、10nm程度のシリコン酸化膜を形成することができる。
その後、全面にパッシベーション膜として窒化膜4をLPCVD法により形成する(図2)。この窒化膜4の形成工程は、例えば温度780℃、圧力66.661Paのように高温、減圧の条件となる。一般的にこのような条件下では、ポリシリコン膜2の表面から蒸気圧の高い不純物が外方拡散してしまう。しかしながら本発明の半導体装置の製造方法では、ポリシリコン膜2の表面は外方拡散防止膜3で被覆されているため、ポリシリコン膜から不純物が外方拡散することは抑えられる。
窒化膜4上にパッシベーション膜としてPSG(Phosphoric Silicate Glass)膜のような絶縁膜5を形成し、絶縁膜5、窒化膜4、外方拡散防止膜3の一部を除去し、あるいはオーバーエッチングにより露出するポリシリコン膜2の表面の一部を除去し、ポリシリコン膜2の表面を露出させる。その後、全面にアルミニウム膜6を形成し、所望のパターニングを行うことで、第1の導電膜となるポリシリコン膜2と第2の導電膜となるアルミニウム膜6とを接続させる(図3)。
本発明では、外方拡散が生じない比較的低い温度で外方拡散防止膜3を形成するため、ポリシリコン膜2の表面から不純物が外方拡散することはない。その結果、外方拡散防止膜3を除去して露出したポリシリコン膜2の表面の不純物濃度は、ポリシリコン膜にイオン注入して形成した状態が保たれており、このポリシリコン膜2表面に形成されるアルミニウム膜6とは、コンタクト抵抗が低く、ばらつきもない接続構造を形成することができる。
外方拡散防止膜3の形成方法は、上述のポリシリコン膜2の表面に酸素プラズマを接触させる方法の代わりに、基板1全体を室温で過酸化水素水(過酸化水素の水溶液で、例えば、半導体装置の製造工程で一般的に使用されている31wt%水溶液)に浸漬(接触)させてポリシリコン膜2の表面にシリコン酸化膜を形成する方法としてもよい。この場合もポリシリコン膜2の表面から不純物が外方拡散することはなく、3~10nm程度の酸化膜を形成することができる。一例として、23℃の過酸化水素水(31wt%)に60秒間浸漬させた結果、3~5nm程度のシリコン酸化膜を形成することができた。
以上説明した第1の導電膜から不純物の外方拡散を抑え、第1の導電膜と第2の導電膜とを、低コンタクト抵抗でばらつきなく接続させる方法を用いて、種々の半導体装置を形成することができる。以下、本発明の実施例について説明する。
まず本発明の第1の実施例について、バイポーラトランジスタの製造方法を例にとり説明する。p型のシリコン半導体基板10上にコレクタの一部を構成するn+型の埋込層11とn型のエピタキシャル層12を形成する。エピタキシャル層12には表面からそれぞれ不純物を拡散して、p+型領域からなる素子分離領域13と、埋込層11に接続するn+型領域からなるコレクタ領域14、p型領域からなるベース領域15を形成する(図4)。
表面に酸化膜16を形成し、ベース領域15とコレクタ領域14のぞれぞれの表面を露出させるように一部をエッチング除去する。その後、全面にポリシリコン膜を積層し、不純物としてリンをイオン注入し、不純物を含むポリシリコン膜17を形成する(図5)。ここでポリシリコン膜17に注入される不純物イオンの一部は、後述する浅いエミッタ領域を形成するための不純物となる。
ポリシリコン膜17をパターニングし、エミッタ電極18とコレクタ電極19(いずれも第1の導電膜に相当)を形成する。その後、エミッタ電極18およびコレクタ電極19の表面を酸化してシリコン酸化膜からなる外方拡散防止膜20を形成する(図6)。この外方拡散防止膜20の形成は、上述の酸素プラズマに接触させる方法や過酸化水素水に浸漬させる方法により行うことができる。この外方拡散防止膜20の形成工程において、エミッタ電極18およびコレクタ電極19から不純物が外方拡散することはない。
全面に窒化膜とPSG膜の積層構造からなるパッシベーション膜21を形成する。外方拡散防止膜20が形成されているため、このパッシベーション膜21の形成工程でエミッタ電極18等から不純物が外方拡散することはない。その後、エミッタ領域を形成するため960℃、90分程度の熱処理を行い、エミッタ電極18に含まれる不純物をベース領域15に拡散させ、n型領域からなる浅いエミッタ領域22を形成する。このときコレクタ電極19中からも不純物がn+領域14に拡散する(図7)。コレクタ電極19およびn型領域23の形成は、エミッタ電極18およびエミッタ領域22の形成と同時に行う必要はないが、製造工程を短縮するため同時に形成している。
図7に示すように表面に外方拡散防止膜20を形成したエミッタ電極18に含まれる不純物は、図5で説明したイオン注入によって不純物を添加して形成したポリシリコン膜17に含まれる不純物と大きくかわることはない。そのためエミッタ電極18からベース領域15中に不純物を拡散させることで、所望の濃度で、所望の深さのエミッタ領域22を制御性良く形成することができる。
パッシベーション膜21、外方拡散防止膜20の一部を除去し、あるいはオーバーエッチングにより露出するエミッタ電極18およびコレクタ電極19の表面の一部を除去し、エミッタ電極18およびコレクタ電極19の表面をそれぞれ露出させる。その後、全面にアルミニウム膜を形成し所望のパターニングを行うことで、エミッタ電極18およびコレクタ電極19にそれぞれ接続するアルミニウム配線24(第2の導電膜に相当)を形成することができる。同時にベース領域15に接続するアルミニウム配線24も形成する(図8)。
その後、周知の表面保護膜等を形成してnpn型のバイポーラトランジスタが完成する。本実施例の製造方法によると、浅いエミッタ領域22を制御性良く形成できる。またアルミニウム配線24とエミッタ電極18とのコンタクト抵抗、アルミニウム配線24とコレクタ電極19とのコンタクト抵抗がそれぞれ低くなり、ばらつくこともないので特性の優れたバイポーラトランジスタを形成することができる。
次に第2の実施例について、ポリシリコン抵抗素子の製造方法を例にとり説明する。シリコン半導体基板30上に熱酸化により酸化膜31を形成する。全面にポリシリコン膜を積層し、不純物としてリンをイオン注入し、所望の形状にパターニングしてポリシリコン抵抗膜32(第1の導電膜に相当)を形成する。その後、ポリシリコン抵抗膜32に含まれる不純物の外方拡散防止膜33を形成する(図9)。この外方拡散防止膜33の形成は、上述の酸素プラズマに接触させる方法や過酸化水素水に浸漬させる方法により行うことができる。この外方拡散防止膜33の形成工程において、ポリシリコン抵抗膜32から不純物が外方拡散することはない。
全面に窒化膜とPSG膜の積層構造からなるパッシベーション膜34を形成する。外方拡散防止膜33が形成されているため、このパッシベーション膜34の形成工程でポリシリコン抵抗膜32から不純物が外方拡散することはない。パッシベーション膜34、外方拡散防止膜33の一部を除去し、あるいはオーバーエッチングにより露出するポリシリコン抵抗膜32の表面の一部を除去し、その表面を露出させる。その後、全面にアルミニウム膜を形成し所望のパターニングを行うことで、ポリシリコン抵抗膜32に接続するアルミニウム電極35(第2の導電膜に相当)を形成することができる(図10)。
その後、周知の表面保護膜等を形成してポリシリコン抵抗素子を完成する。本実施例の製造方法によると、ポリシリコン抵抗素子の抵抗値を制御性良く形成できる。またアルミニウム電極35とポリシリコン抵抗膜32とのコンタクト抵抗が低くなり、ばらつくこともないので特性の優れた抵抗素子を形成することができる。
以上発明の実施例について説明したが、本発明は上記実施例に限定されるものでないことは言うまでもない。例えば、不純物としてリンを例にとり説明したが、蒸気圧の高い不純物であれば、リンに限らない。また第2の導電膜は、アルミニウム膜に限定されない。パッシベーション膜は、窒化膜とPSG膜の積層構造に限定されるものでもない。ポリシリコン膜に不純物を添加する方法は、イオン注入に限らない。
1: 基板、2:ポリシリコン膜、3:外方拡散防止膜、4:窒化膜、5:絶縁膜、6:アルミニウム膜、10:シリコン半導体基板、11:埋込層、12:エピタキシャル層、13:素子分離領域、14:コレクタ領域、15:ベース領域、16:酸化膜、17:ポリシリコン膜、18:エミッタ電極、19:コレクタ電極、20:外方拡散防止膜、21:パッシベーション膜、22:エミッタ領域、23:n型領域、24:アルミニウム配線、30:シリコン半導体基板、31:酸化膜、32:ポリシリコン抵抗膜、33:外方拡散防止膜、34:パッシベーション膜、35:アルミニウム電極

Claims (2)

  1. 不純物を含むポリシリコンからなる第1の導電膜を形成した後、該第1の導電膜から前記不純物が外方拡散する条件の製造工程を経て前記第1の導電膜に接続する第2の導電膜を形成する工程を含む半導体装置の製造方法であって
    前記不純物が外方拡散する条件の製造工程前に、前記不純物が外方拡散する温度より低い温度で前記第1の導電膜の表面を酸化してシリコン酸化膜からなる前記不純物の外方拡散防止膜を形成する工程と、
    前記不純物が外方拡散する条件の製造工程後に、前記外方拡散防止膜の一部を除去して前記第1の導電膜の表面を露出し、該露出した第1の導電膜表面に前記第2の導電膜を接続させる工程と、を含む半導体装置の製造方法において、
    バイポーラトランジスタのエミッタ電極の一部となる第1の導電型の前記不純物を含む前記第1の導電膜を形成する工程と、
    該第1の導電膜の表面を酸化して前記不純物の外方拡散防止膜を形成する工程と、
    該外方拡散防止膜上にパッシベーション膜を形成する工程と、
    前記第1の導電膜から前記不純物を第2の導電型の半導体領域表面に拡散させ、第1の導電型のエミッタ領域を形成する工程と、
    前記パッシベーション膜、前記外方拡散防止膜の一部を除去して前記第1の導電膜の表面に前記第2の導電膜を接続させる工程と、を含むことを特徴とする半導体装置の製造方法。
  2. 請求項1記載の半導体装置の製造方法において、
    前記外方拡散防止膜を形成する工程は、前記第1の導電膜の表面に前記不純物が外方拡散する温度より低い温度で、酸素プラズマを接触させる工程あるいは過酸化水素水を接触させる工程であることを特徴とする半導体装置の製造方法。
JP2019189976A 2019-10-17 2019-10-17 半導体装置の製造方法 Active JP7436769B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019189976A JP7436769B2 (ja) 2019-10-17 2019-10-17 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019189976A JP7436769B2 (ja) 2019-10-17 2019-10-17 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2021064747A JP2021064747A (ja) 2021-04-22
JP7436769B2 true JP7436769B2 (ja) 2024-02-22

Family

ID=75486563

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019189976A Active JP7436769B2 (ja) 2019-10-17 2019-10-17 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP7436769B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004087599A (ja) 2002-08-23 2004-03-18 Nec Electronics Corp 半導体装置及びその製造方法
WO2006016642A1 (ja) 2004-08-13 2006-02-16 Tokyo Electron Limited 半導体装置の製造方法およびプラズマ酸化処理方法
JP2006080218A (ja) 2004-09-08 2006-03-23 Seiko Epson Corp 半導体装置の製造方法及び半導体装置
JP2006324402A (ja) 2005-05-18 2006-11-30 Seiko Epson Corp 半導体装置の製造方法及び半導体装置
JP2006351658A (ja) 2005-06-14 2006-12-28 Seiko Epson Corp 半導体装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04116833A (ja) * 1990-09-06 1992-04-17 Mitsubishi Electric Corp バイポーラトランジスタの製造方法
JP2601136B2 (ja) * 1993-05-07 1997-04-16 日本電気株式会社 半導体装置の製造方法
JPH1041319A (ja) * 1996-07-18 1998-02-13 Sony Corp バイポーラトランジスタ及びその製造方法
JPH10125908A (ja) * 1996-10-18 1998-05-15 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP3509429B2 (ja) * 1996-11-06 2004-03-22 ソニー株式会社 半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004087599A (ja) 2002-08-23 2004-03-18 Nec Electronics Corp 半導体装置及びその製造方法
WO2006016642A1 (ja) 2004-08-13 2006-02-16 Tokyo Electron Limited 半導体装置の製造方法およびプラズマ酸化処理方法
US20080032511A1 (en) 2004-08-13 2008-02-07 Tokyo Electron Limited Semiconductor Device Manufacturing Method and Plasma Oxidation Treatment Method
JP2006080218A (ja) 2004-09-08 2006-03-23 Seiko Epson Corp 半導体装置の製造方法及び半導体装置
JP2006324402A (ja) 2005-05-18 2006-11-30 Seiko Epson Corp 半導体装置の製造方法及び半導体装置
JP2006351658A (ja) 2005-06-14 2006-12-28 Seiko Epson Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2021064747A (ja) 2021-04-22

Similar Documents

Publication Publication Date Title
CA1241770A (en) Self-aligned metal silicide process for integrated circuits having self-aligned polycrystalline silicon electrodes
US5256894A (en) Semiconductor device having variable impurity concentration polysilicon layer
US4408387A (en) Method for producing a bipolar transistor utilizing an oxidized semiconductor masking layer in conjunction with an anti-oxidation mask
JP3098848B2 (ja) 自己整合型プレーナモノリシック集積回路縦型トランジスタプロセス
US5622884A (en) Method for manufacturing a semiconductor memory cell and a polysilicon load resistor of the semiconductor memory cell
JPH0574927A (ja) 半導体装置の製造方法
JP7436769B2 (ja) 半導体装置の製造方法
US4695479A (en) MOSFET semiconductor device and manufacturing method thereof
US5691226A (en) Method of manufacturing BICMOS integrated circuits
JP3131436B2 (ja) 半導体装置の製造方法
JPH06333944A (ja) 半導体装置
US6744115B2 (en) Semiconductor device and process of production of same
US5691224A (en) Method of making BiCMOS circuit
JPS6028141B2 (ja) 半導体装置の製法
JPH043419A (ja) 半導体装置の製造方法
RU2244985C1 (ru) Способ изготовления комплементарных вертикальных биполярных транзисторов в составе интегральных схем
JP2573021B2 (ja) 半導体装置の製造方法
JPS62293772A (ja) 半導体装置
JPH04291928A (ja) バイポーラトランジスタの製造方法
JPS62200747A (ja) 半導体装置の製造方法
JPH01169960A (ja) 半導体装置
JPH0579186B2 (ja)
JPH02210867A (ja) 半導体装置の製造方法
JPS62290178A (ja) 半導体装置
JPS63306658A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231012

RD07 Notification of extinguishment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7427

Effective date: 20231107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240115

R150 Certificate of patent or registration of utility model

Ref document number: 7436769

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150