KR100810794B1 - 플라즈마 처리 방법 - Google Patents

플라즈마 처리 방법 Download PDF

Info

Publication number
KR100810794B1
KR100810794B1 KR1020057009094A KR20057009094A KR100810794B1 KR 100810794 B1 KR100810794 B1 KR 100810794B1 KR 1020057009094 A KR1020057009094 A KR 1020057009094A KR 20057009094 A KR20057009094 A KR 20057009094A KR 100810794 B1 KR100810794 B1 KR 100810794B1
Authority
KR
South Korea
Prior art keywords
plasma
delete delete
opening
plasma treatment
diameter
Prior art date
Application number
KR1020057009094A
Other languages
English (en)
Other versions
KR20050075442A (ko
Inventor
도시오 나카니시
다츠오 니시타
시게노리 오자키
Original Assignee
동경 엘렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동경 엘렉트론 주식회사 filed Critical 동경 엘렉트론 주식회사
Publication of KR20050075442A publication Critical patent/KR20050075442A/ko
Application granted granted Critical
Publication of KR100810794B1 publication Critical patent/KR100810794B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32633—Baffles
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/06—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases
    • C23C8/36—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases using ionised gases, e.g. ionitriding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H01J37/32211—Means for coupling power to the plasma
    • H01J37/3222—Antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3211—Nitridation of silicon-containing layers

Abstract

본 발명에 의하면, 실리콘 기판 표면을 질화 처리함에 있어서, 플라즈마 발생부와 실리콘 기판의 사이에 개구부를 갖는 구획판이 배치되고, 실리콘 기판 표면에 있어서의 전자 밀도가 1e+7(개·㎝-3)∼1e+9(개·㎝-3)로 되도록 제어된다. 본 발명에 의하면, 실리콘 기판 및 질화막의 열화가 효과적으로 억제된다.

Description

플라즈마 처리 장치{PLASMA PROCESSING APPARATUS}
본 발명은 플라즈마를 이용하여 실리콘 기판을 질화 처리하거나, 또는 산화 처리하는 플라즈마 처리 장치 및 플라즈마 처리 방법에 관한 것이다.
플라즈마를 이용한 실리콘 기판의 질화 처리에 있어서, 예컨대 마이크로파 여기된 아르곤 또는 크립톤과 같은 희가스 플라즈마 내에 질소 또는 질소와 수소, 또는 NH3 가스와 같은 질소를 포함한 가스를 도입한다. 이로써, N 라디칼 또는 NH 라디칼을 발생시켜, 실리콘 산화막 표면을 질화막으로 변환한다. 또한, 실리콘 기판 표면을 마이크로파 플라즈마에 의해 직접적으로 질화하는 방법도 있다.
종래의 장치 및 방법에 의하면, 실리콘 산화막(실리콘 기판)상에 입사된 이온에 의해, 하지막(下地膜)(Si, SiO2) 또는 성막되어 있는 막(SiN)이 손상을 입는다. 막의 손상에 의해, 기판이 열화하고, 리크 전류의 증대, 계면 특성의 열화에 의한 트랜지스터 특성의 열화 등의 불량을 초래하는 경우가 있다.
또한, 다른 문제로서, 실리콘 산화막과 실리콘 질화막과의 계면으로의 산소의 확산에 의해, 실리콘 질화막의 막두께가 필요 이상으로 증대하는 경우가 있었다.
발명의 요약
본 발명은 상기와 같은 상황을 감안하여 이루어진 것으로, 실리콘 기판(실리콘 산화막) 및 질화막의 열화를 효과적으로 억제 가능한 플라즈마 처리 장치 및 플라즈마 처리 방법을 제공하는 것을 제 1 목적으로 한다.
또한, 실리콘 질화막의 막두께 증대를 효과적으로 억제 가능한 플라즈마 처리 장치 및 플라즈마 처리 방법을 제공하는 것을 제 2 목적으로 한다.
상기 목적을 달성하기 위해서, 본 발명의 제 1 실시에 따른 플라즈마 처리 장치는 플라즈마 발생부와 실리콘 기판의 사이에 개구부를 갖는 구획판을 배치하고 있다.
이와 같이 처리 용기내에 구획판을 배치함으로써, 실리콘 기판상에 도달하는 이온 에너지가 완화되어, 실리콘 기판이나 질화막 자체로의 손상을 효과적으로 억제 가능해진다. 또한, 구획판의 개구부를 투과하여 실리콘 기판에 도달한 가스의 기판상에서의 유속이 증가하게 되어, 실리콘 기판 표면의 산소 분압(分壓)이 저하하며, 질화막으로부터 실리콘 기판의 표면측으로 빠지는 산소의 양이 증가한다. 그 결과, 질화막의 두께 증대를 효과적으로 억제 가능해진다.
구획판으로는 실리콘 기판의 형상에 대응한 영역내에 배치된 다수의 개구부를 갖는 것을 사용하는 것이 바람직하다. 이 때, 각 개구부의 개구 면적은, 예컨 대 13㎟∼450㎟, 구획판의 두께는 3㎜∼7㎜, 구획판의 위치는 실리콘 기판의 표면으로부터 20∼40㎜ 상방으로 하는 것이 바람직하다.
또한 개구부의 크기에 대하여 말하면, 각 개구부는 모두 동일한 크기이어도 좋지만, 상기 구획판에 있어서의 중앙부의 개구부의 직경을 상기 중앙부의 외측에 위치하는 개구부의 직경보다도 작게 설정할 수도 있다. 이로써, 실리콘 기판의 중앙부의 질화막의 두께 증대를 그 외측보다도 더 억제할 수 있다. 예컨대 중앙부의 개구부의 직경을 9.5㎜, 상기 중앙부의 외측에 위치하는 개구부의 직경을 10㎜로 할 수 있다. 또한 상기 구획판에 있어서의 중앙부의 개구부의 직경을 상기 중앙부의 외측에 위치하는 개구부의 직경보다도 크게 설정한 경우에는, 실리콘 기판의 중앙부의 질화막의 두께 증대를 그 외측보다도 촉진할 수 있다.
또한 본 발명은 플라즈마를 이용하여 산화 처리하는 장치에도 적용할 수 있다. 즉, 처리 용기내에 배치된 실리콘 기판에 대하여, 플라즈마를 이용하여 산화 처리를 실행하는 플라즈마 처리 장치에 있어서, 플라즈마 발생부와 상기 실리콘 기판의 사이에 개구부를 갖는 구획판이 배치된 장치도 제안할 수 있다. 이 경우도, 구획판에 있어서의 중앙부의 개구부의 직경은 상기 중앙부의 외측에 위치하는 개구부의 직경보다도 작게 설정할 수도 있다. 예컨대 중앙부의 개구부의 직경은 2㎜, 상기 중앙부의 외측에 위치하는 개구부의 직경은 2.5㎜로 설정할 수도 있다. 또한 그 역으로 구획판에 있어서의 중앙부의 개구부의 직경을 상기 중앙부의 외측에 위치하는 개구부의 직경보다도 크게 설정할 수도 있다.
본 발명의 다른 실시에 따른 플라즈마 처리 방법에 있어서는, 실리콘 기판 표면에 있어서의 전자 밀도가 1e+7(개·㎝-3)∼1e+9(개·cm-3)로 되도록 제어된다. 상술한 바와 같이, 실리콘 기판상의 이온 에너지와 이온 밀도가 약해지기 때문에, 실리콘 기판이나 질화막의 손상을 효과적으로 억제할 수 있다.
또한, 본 발명의 다른 실시에 따른 플라즈마 처리 방법에 있어서는, 실리콘 기판 표면에 있어서의 가스 유속이 1e-2(m·sec-1)∼1e+1(m·sec-1)로 되도록 제어된다. 상술한 바와 같이, 실리콘 기판상의 가스 유속이 증가하면, 실리콘 기판 표면의 산소 분압이 저하하여, 질화막으로부터 실리콘 기판의 표면측으로 빠지는 산소의 양이 증가한다. 그 결과, 질화막의 두께 증대를 효과적으로 억제할 수 있다.
도 1은 본 발명의 실시예에 따른 플라즈마 처리 장치의 구성을 도시한 개략도,
도 2는 실시예에 사용되는 플라즈마 배플판의 평면도,
도 3a 내지 도 3c는 실시예의 플라즈마 처리 공정의 일부를 도시하는 개략도,
도 4는 질화 처리 시간의 경과에 따른 막 내의 질소 함유 비율의 변화를 도시하는 그래프,
도 5는 처리 압력의 변화에 따른 전자 밀도의 변화를 도시하는 그래프,
도 6은 처리 압력의 변화에 따른 전자 온도의 변화를 도시하는 그래프,
도 7은 개구부의 크기가 중앙부와 그 외주에서는 상이한 플라즈마 배플판의 평면도.
도 1은 본 발명의 실시예에 따른 플라즈마 처리 장치(10)의 개략 구성을 도시한다. 플라즈마 처리 장치(10)는 피처리 기판으로서의 실리콘 웨이퍼(W)를 유지하는 기판 유지대(12)가 형성된 처리 용기(11)를 구비하고, 처리 용기(11)내의 공기(가스)는 배기 포트(11A, 11B)를 통해서 배기된다. 또한, 기판 유지대(12)는 실리콘 웨이퍼(W)를 가열하는 히터 기능을 갖고 있다.
처리 용기(11)의 상방은 기판 유지대(12)상의 실리콘 웨이퍼(W)에 대응하여 개구부가 형성되어 있다. 이 개구부는 석영이나 Al2O3으로 이루어지는 유전체판(13)에 의해 폐쇄되어 있다. 유전체판(13)의 위(외측)에는 안테나로서 기능하는 슬롯판(14)이 배치되어 있다. 이 슬롯판(14)은 도전성을 갖는 재질, 예컨대 동(銅)의 얇은 원판으로 이루어지고, 다수의 긴 구멍(14a)이 형성되어 있다. 이러한 긴 구멍(14a)은 전체적으로 동심원 형상, 또는 대략 소용돌이 형상으로 배열되어 있다.
슬롯판(14)상(외측)에는 석영, 알루미나, 질화 알루미늄 등으로 이루어지는 유전체판(15)이 배치되어 있다. 이 유전체판(15)은 지파판(遲波板) 또는 파장 단축판이라 불리는 것이 있다. 유전체판(15)상(외측)에는 냉각 플레이트(16)가 배치되어 있다. 냉각 플레이트(16)의 내부에는 냉매가 흐르는 냉매로(16a)가 설치되어 있다. 또한, 처리 용기(11)의 상단 중앙에는, 마이크로파 공급 장치(17)에서 발생시킨 예컨대 2.45㎓의 마이크로파를 도입하는 동축 도파관(同軸 導波管)(18)이 설치되어 있다.
처리 용기(11)내의 실리콘 웨이퍼(W)의 상방에는 석영, 알루미나 또는 금속으로 이루어지는 구획판으로서의 플라즈마 배플판(20)이 배치된다. 플라즈마 배플판(20)은 처리 용기(11)의 내벽에 설치된 석영제의 라이너(21)에 의해 유지되어 있다. 플라즈마 배플판(20)의 상세한 것에 대해서는 후술한다. 기판 유지대(12)의 주위에는 알루미늄으로 이루어진 가스 배플판(28)이 배치되어 있다. 가스 배플판(28)의 상면에는 석영 커버(26)가 설치되어 있다.
처리 용기(11)의 내벽에는 가스를 도입하기 위한 가스 노즐(22)이 설치되어 있다. 가스 노즐로부터 공급되는 가스의 유량은 매스 플로우 컨트롤러(23)에 의해 제어된다. 처리 용기(11)의 내벽 내측에는 용기 전체를 둘러싸도록 냉매 유로(24)가 형성되어 있다.
도 2는 플라즈마 배플판(20)의 구조를 나타낸다. 플라즈마 배플판(20)은 두께 3㎜∼7㎜(예컨대 약 5㎜)의 원반 형상의 플레이트의 중앙 부근에 다수의 개구부(20a)를 형성함으로써 구성된다. 또한, 도면 중의 개구부(20a)의 크기, 배치 등은 모식적으로 도시한 것이며, 실제로 사용하는 것과는 상이한 경우가 있는 것을 두말할 필요도 없다.
플라즈마 배플판(20)은 예컨대 석영, 알루미늄, 알루미나, 실리콘, 금속 등으로 성형할 수 있다. 플라즈마 배플판(20)의 위치는 실리콘 웨이퍼(W)의 표면으로부터 높이(H2)(20㎜∼50㎜, 예컨대 30㎜)로 하고, 샤워 플레이트(14)의 하면으로부터 거리(H1)(40㎜∼110㎜, 예컨대 80㎜)로 한다. 플라즈마 배플판(20)이 실리콘 웨이퍼(W) 표면에 너무 가까우면, 균일한 산화·질화 처리에 방해가 된다. 한편, 플라즈마 배플판(20)이 실리콘 웨이퍼(W)의 표면으로부터 지나치게 멀면, 플라즈마 밀도가 저하하여, 산화·질화가 진행하기 어려워진다.
약 200㎜ 직경의 실리콘 웨이퍼(W)를 처리하는 경우에는, 플라즈마 배플판(20)의 직경(D1)을 360㎜, 개구부(20a)가 배치되는 영역의 직경(D2)을 250㎜로 할 수 있다. 약 300㎜ 직경의 실리콘 웨이퍼(W)를 취급하는 경우에는, 웨이퍼의 크기에 따라 D1, D2의 크기를 적절히 변경한다. 또한, 실리콘 웨이퍼(W) 표면의 균일한 처리를 도모하기 위해서, D2의 값은 플라즈마 배플판(20)의 실리콘 웨이퍼(W)로부터의 거리(H2)에 따라 설정하는 것이 바람직하지만, 예컨대 150㎜ 이상인 것이 바람직하다.
플라즈마 배플판(20)에 형성되는 개구부(20a)의 직경으로는 2.5㎜∼10㎜로 설정할 수 있다. 예컨대 개구부(20a)의 직경을 2.5㎜로 한 경우에는, 그 수는 1000∼3000 정도로 할 수 있다. 또한, 개구부(20a)의 직경을 5.0㎜ 또는 10.0㎜로 한 경우에는, 그 수는 300∼700 정도로 할 수 있다. 개구부(20a)의 성형에는 레이저 가공법을 채용할 수 있다. 또한, 개구부(20a)의 형상은 원형에 한정하지 않고, 슬릿 형상이어도 무방하다. 이 때, 각 개구부(20a)의 개구 면적을 3㎟∼450㎟로 하는 것이 바람직하다. 개구부(20a)의 개구 면적이 지나치게 크면, 이온 밀도가 높아져, 손상을 저감할 수 없다. 한편, 개구 면적이 지나치게 작으면, 플라즈마 밀도가 저하하여, 산화·질화가 진행되기 어려워진다. 또한, 개구부(20a)의 개구 면적은 플라즈마 배플판(20)의 두께를 고려하여 설정하는 것이 바람직하다.
상기와 같은 구성의 플라즈마 처리 장치(10)를 이용하여 플라즈마 처리를 실행할 때에는, 우선 배기 포트(11A, 11B)를 거쳐서 처리 용기(11) 내부의 배기가 실행되고, 처리 용기(11)가 소정의 처리압으로 설정된다. 그 후, 가스 노즐(22)로부터 아르곤, Kr 등의 불활성 가스와 함께 산화 가스나 질화 가스가 도입된다.
또한, 동축 도파관(18)을 통해 공급되는 주파수가 수 ㎓, 예컨대 2.45㎓의 마이크로파를 유전체판(15), 슬롯판(14), 유전체판(13)을 거쳐서 처리 용기(11) 내에 도입한다. 처리 용기(11)내에서의 고밀도 마이크로파 플라즈마 여기에 의해 형성된 라디칼은 플라즈마 배플판(20)을 거쳐서 실리콘 웨이퍼(W)의 표면에 도달한다. 실리콘 웨이퍼(W)에 도달한 라디칼(가스)은 웨이퍼 표면을 따라 직경 방향(방사 방향)으로 흘러 조속히 배기된다. 이로써, 라디칼의 재결합이 억제되어, 효율적이고 매우 똑같은 기판 처리가 저온에 있어서 가능해진다.
도 3a 내지 도 3c는 도 1의 플라즈마 처리 장치(10)를 사용한 본 실시예에 의한 기판 처리 프로세스를 도시한다.
실리콘 기판(31)[실리콘 웨이퍼(W)에 대응]을 처리 용기(11) 내로 도입하고, 가스 노즐(22)로부터 Kr와 산소의 혼합 가스를 도입한다. 이 가스를 마이크로파 플라즈마로 여기함으로써 원자 형상 산소(산소 라디칼)(O*)가 형성된다. 그러면, 도 3a에 도시하는 바와 같이, 이러한 원자 형상 산소(O*)는 플라즈마 배플판(20)을 거쳐서 실리콘 기판(31)의 표면에 도달한다.
원자 형상 산소에 의해 실리콘 기판(31)의 표면을 처리함으로써, 도 3b에 도시하는 바와 같이, 실리콘 기판(31)의 표면에 두께가 1.6㎚인 실리콘 산화막(32)이 형성된다. 이와 같이 하여 형성된 실리콘 산화막(32)은 400℃ 정도의 매우 낮은 기판 온도로 형성되었음에도 불구하고, 1000℃ 이상의 고온에서 형성된 열산화막에 필적하는 리크 전류 특성을 갖는다.
다음에, 도 3c에 도시하는 공정에 있어서, 처리 용기(11) 내에 아르곤과 질소의 혼합 가스를 공급하고, 기판 온도를 400℃로 설정하여 마이크로파를 공급함으로써 플라즈마를 여기한다.
도 3c의 공정에서는, 처리 용기(11)의 내압을 0.7㎩로 설정하고, 아르곤 가스를 예컨대 1000sccm의 유량으로, 또한 질소 가스를 예컨대 40sccm의 유량으로 공급한다. 그 결과, 실리콘 산화막(32)의 표면이 실리콘 질화막(32A)으로 변환된다. 또한, 실리콘 산화막(32)은 열산화막이어도 무방하다.
도 3c의 공정은 20초간 이상, 예컨대 40초간 계속되고, 그 결과 실리콘 질화막(32A)은 성장하여, 턴어라운드점을 지나면 실리콘 질화막(32A) 아래의 실리콘 산화막(32) 내의 산소가 실리콘 기판(31) 내에 침입을 개시한다.
본 실시예에서는, 처리 용기(11)내에 플라즈마 배플판(20)을 배치하고 있기 때문에, 실리콘 웨이퍼(W)상에 도달하는 이온 에너지와 플라즈마 밀도가 감소한다. 구체적으로는, 실리콘 웨이퍼(W) 표면에 있어서의 전자 밀도가 1e+7(개·㎝-3)∼1e+9(개·㎝-3)로 되도록 제어된다. 이로써, 실리콘 산화막(32)이나 질화막(32A)을 손상시킨다고 생각되는 이온 밀도가 감소하여, 실리콘 산화막(32)이나 질화막(32A)의 손상이 완화된다.
실리콘 웨이퍼(W) 표면의 전자 밀도를 제어하는 경우, 예컨대 (a) 플라즈마 배플판(20)의 직경을 작게 하고, (b) 플라즈마 배플판(20)과 웨이퍼(W) 표면과의 간격을 크게 하며, (c) 플라즈마 배플판(20)의 두께를 크게 하므로써, 전자 밀도를 낮출 수 있다.
또한, 플라즈마 배플판(20)의 개구부(20a)를 통과하여 실리콘 웨이퍼(W)에 도달한 가스는 웨이퍼(W)상에서의 유속이 증가한다. 구체적으로는, 실리콘 웨이퍼(W) 표면에 있어서의 가스 유속이 1e-2(m·sec-1)∼1e+1(m·sec-1)로 되도록 제어된다. 그 결과, 실리콘 웨이퍼(W) 표면의 산소 분압이 저하하고, 질화막(32A)으로부터 실리콘 웨이퍼(W)의 표면측으로 빠지는 산소의 양이 증가하기 때문에, 질화막(32A)의 막두께 증대가 완화된다. 그러한 가스 유속의 제어는 개구부(20a)의 크기의 조정에 의해 이루어지며, 작게 할수록 유속은 증가한다.
또한, 플라즈마 처리 장치(10)는 슬롯판(14)을 사용하여 마이크로파에 의한 플라즈마를 발생시키고 있기 때문에, 낮은 파워로 고밀도의 플라즈마를 발생시킬 수 있고, 이 점에서도 기판에 대한 손상이 매우 적은 처리를 실시하는 것이 가능하다.
다음에 플라즈마 처리 장치(10)를 이용하여, 실리콘 기판에 대하여 실제로 질화 처리를 실행한 결과를 도 4 내지 도 6에 도시한다. 본 발명의 효과를 명확히 하기 위해, 플라즈마 배플판(20)을 갖지 않는 종래의 플라즈마 처리 장치와의 비교도 함께 도시되어 있다. 또한, 처리 조건은 다음과 같다.
즉, 기판 온도는 400℃, 마이크로파의 파워는 1500W, 처리 용기내의 압력은 50∼2000mTorr, 질소 가스의 유량은 40∼150sccm, 아르곤 가스의 유량은 1000∼2000sccm이다.
도 4는 처리 시간-막 내의 질소의 비율을 도시하고 있고, 플라즈마 배플판을 갖지 않는 종래의 장치에서는, 10초간 약 30%의 질소의 비율 증가를 나타내지만, 본 발명과 같이 플라즈마 배플판을 구비한 장치에 의하면, 시간의 경과에 따른 막 내의 질소의 비율 증가가 완만하다. 따라서, 본 발명쪽이 질화율을 제어하기 용이하게 되어 있다.
도 5는 처리 압력을 변경했을 때의 전자 밀도의 변화를 도시하고 있고, 본 발명과 같이 플라즈마 배플판을 구비한 장치쪽이 모든 압력값에서 종래보다도 전자 밀도가 작게 되어 있다는 것을 확인할 수 있었다. 따라서, 본 발명에 의하면, 질화막에 대한 손상을 억제하는 것을 확인할 수 있었다.
도 6은 처리 압력을 변경했을 때의 전자 온도의 변화를 도시하고 있고, 본 발명과 같이 플라즈마 배플판을 구비한 장치쪽이 모든 압력값에서 종래보다도 전자 온도가 낮게 되어 있다는 것을 확인할 수 있었다. 따라서, 본 발명에 의하면, 차지업에 기인하는 기판에 대한 손상을 종래보다도 억제하는 것이 가능하다.
또한 상기한 실시예에서 사용한 플라즈마 배플판(20)은 개구부(20a)의 크기가 모두 동일한 것을 사용했지만, 도 7에 도시한 바와 같이, 직경(D3)으로 표시되는 원형의 중앙부 영역의 개구부(20b)의 크기를, 직경(D2)으로 표시되는 그 외측 영역의 개구부(20b)보다도 작게 설정할 수도 있다. 예컨대 개구부(20a)의 직경이 10㎜인 경우, 중앙부의 개구부(20b)의 직경은 그것보다 작은, 예컨대 9.5㎜로 설정할 수도 있다.
이와 같이 중앙부의 개구부(20b)의 크기를 그 외측 영역에 위치하는 개구부(20a)보다도 작게 함으로써, 상기 중앙부를 통과하는 질소 라디칼의 양을 감소시킬 수 있고, 그에 따라 기판 중앙부에서의 질화를 억제할 수 있다. 따라서, 예컨대 중앙부의 막두께가 증대하는 경향이 있는 장치 특성, 처리 특성이 있는 경우에는, 도 7에 도시한 중앙부의 개구부(20b)의 직경이 작은 플라즈마 배플판(20)을 사용함으로써, 중앙부의 막두께의 성장을 억제하여, 결과적으로 기판 전체적으로 균일한 질화 처리를 실행하여, 균일한 막두께를 실현할 수 있다.
역으로 중앙부의 개구부(20b)의 크기를, 그 외측 영역에 위치하는 개구부(20a) 보다도 크게 하면, 상기 중앙부를 통과하는 질소 라디칼의 양을 다른것 보다도 증가시켜서 기판 중앙부에서의 질화를 촉진시킬 수 있다. 따라서, 예컨대 중앙부의 막두께가 다른것 보다도 감소하는 경향이 있는 장치 특성, 처리 특성이 있는 경우에는, 그와 같이 중앙부의 개구부(20b)의 크기가, 그 외측 영역에 위치하는 개구부(20a)보다도 큰 플라즈마 배플판(20)을 사용함으로써, 균일한 막두께를 실현할 수 있다.
또한, 플라즈마 배플판(20) 자체의 두께를 변화시킴으로써, 질화율을 제어할 수 있다. 즉, 플라즈마 배플판(20)의 두께를 크게 하면 질화율을 보다 억제할 수 있다.
또한, 상기 실시 형태에 있어서의 플라즈마 처리 장치는 질화 처리를 실행하는 장치로서 구성되어 있지만, 장치 구성 자체는 그대로 한 채로, 이것을 산화 처리의 장치로도 사용할 수 있다.
전술한 질화 처리의 경우와 마찬가지로 플라즈마 배플판을 채용함으로써, 이온 에너지와 이온 밀도를 감소시켜, 실리콘 산화막으로의 손상을 완화시킬 수 있다.
부호의 설명
10 : 플라즈마 처리 장치
11 : 플라즈마 처리 용기
12 : 기판 유지대
20 : 플라즈마 배플판
20a : 개구부
31 : 실리콘 기판
32 : 실리콘 산화막
32A : 실리콘 질화막
W : 실리콘 기판
본 발명은 반도체 디바이스의 제조 공정에 있어서의 질화막, 산화막의 형성에 있어서 매우 효과적이다.

Claims (25)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 처리 용기내에 배치된 기판에 대하여, 플라즈마를 이용하여 질화 처리 또는 산화 처리를 실행하는 플라즈마 처리 방법에 있어서,
    상기 처리 용기내에 복 수의 개구부를 갖는 구획판이 배치되고,
    상기 개구부는 상기 기판 표면에 있어서의 가스 유속이 1e-2(m·sec-1)∼1e+1(m·sec-1)로 되도록 제어하는
    플라즈마 처리 방법.
  16. 제 15 항에 있어서,
    상기 구획판의 재질은 석영, 알루미나 또는 실리콘으로 이루어지는
    플라즈마 처리 방법.
  17. 삭제
  18. 제 15 항에 있어서,
    각 개구부의 개구 면적은 13㎟∼450㎟인
    플라즈마 처리 방법.
  19. 제 15 항에 있어서,
    상기 구획판의 두께는 3㎜∼7㎜인
    플라즈마 처리 방법.
  20. 제 15 항에 있어서,
    상기 구획판의 위치는 상기 기판의 표면으로부터 20∼40㎜ 상방인
    플라즈마 처리 방법.
  21. 제 15 항, 제 16 항, 또는 제 18 항 내지 제 20 항 중 어느 한 항에 있어서,
    상기 구획판에 있어서의 각 개구부의 직경은 모두 동일한
    플라즈마 처리 방법.
  22. 제 15 항, 제 16 항, 또는 제 18 항 내지 제 20 항 중 어느 한 항에 있어서,
    상기 구획판에 있어서의 중앙부의 개구부의 직경은 상기 중앙부의 외측에 위치하는 개구부의 직경보다도 작은
    플라즈마 처리 방법.
  23. 제 15 항, 제 16 항, 또는 제 18 항 내지 제 20 항 중 어느 한 항에 있어서,
    상기 구획판에 있어서의 중앙부의 개구부의 직경은 상기 중앙부의 외측에 위치하는 개구부의 직경보다도 큰
    플라즈마 처리 방법.
  24. 제 15 항, 제 16 항, 또는 제 18 항 내지 제 20 항 중 어느 한 항에 있어서,
    상기 기판 표면에 있어서의 전자 밀도가 1e+7(개·㎝-3)∼1e+9(개·㎝-3)로 제어되는
    플라즈마 처리 방법.
  25. 제 15 항, 제 16 항, 또는 제 18 항 내지 제 20 항 중 어느 한 항에 있어서,
    상기 플라즈마는 슬롯 안테나를 거쳐서 마이크로파에 의해 생성되는
    플라즈마 처리 방법.
KR1020057009094A 2002-11-20 2003-11-20 플라즈마 처리 방법 KR100810794B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00335893 2002-11-20
JP2002335893 2002-11-20

Related Child Applications (3)

Application Number Title Priority Date Filing Date
KR1020077002279A Division KR100883696B1 (ko) 2002-11-20 2003-11-20 플라즈마 처리 장치
KR1020077024630A Division KR100883697B1 (ko) 2002-11-20 2003-11-20 플라즈마 처리 장치
KR1020077024629A Division KR100900589B1 (ko) 2002-11-20 2003-11-20 구획판

Publications (2)

Publication Number Publication Date
KR20050075442A KR20050075442A (ko) 2005-07-20
KR100810794B1 true KR100810794B1 (ko) 2008-03-07

Family

ID=32321786

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020077024630A KR100883697B1 (ko) 2002-11-20 2003-11-20 플라즈마 처리 장치
KR1020057009094A KR100810794B1 (ko) 2002-11-20 2003-11-20 플라즈마 처리 방법
KR1020077024629A KR100900589B1 (ko) 2002-11-20 2003-11-20 구획판

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020077024630A KR100883697B1 (ko) 2002-11-20 2003-11-20 플라즈마 처리 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020077024629A KR100900589B1 (ko) 2002-11-20 2003-11-20 구획판

Country Status (7)

Country Link
US (1) US20050205013A1 (ko)
JP (1) JP4673063B2 (ko)
KR (3) KR100883697B1 (ko)
CN (2) CN100490073C (ko)
AU (1) AU2003284598A1 (ko)
TW (1) TWI252517B (ko)
WO (1) WO2004047157A1 (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006310736A (ja) * 2005-03-30 2006-11-09 Tokyo Electron Ltd ゲート絶縁膜の製造方法および半導体装置の製造方法
US7820557B2 (en) 2005-03-31 2010-10-26 Tokyo Electron Limited Method for nitriding substrate and method for forming insulating film
CN101189708A (zh) * 2005-05-31 2008-05-28 东京毅力科创株式会社 等离子体处理装置和等离子体处理方法
JP2007042951A (ja) * 2005-08-04 2007-02-15 Tokyo Electron Ltd プラズマ処理装置
JP2007149788A (ja) * 2005-11-24 2007-06-14 Aqua Science Kk リモートプラズマ装置
JP4943047B2 (ja) * 2006-04-07 2012-05-30 東京エレクトロン株式会社 処理装置及び処理方法
JP5425361B2 (ja) 2006-07-28 2014-02-26 東京エレクトロン株式会社 プラズマ表面処理方法、プラズマ処理方法およびプラズマ処理装置
KR101123538B1 (ko) * 2006-07-28 2012-03-15 도쿄엘렉트론가부시키가이샤 석영제부재
US7972973B2 (en) * 2006-09-29 2011-07-05 Tokyo Electron Limited Method for forming silicon oxide film, plasma processing apparatus and storage medium
KR101253785B1 (ko) * 2006-12-28 2013-04-12 주식회사 케이씨텍 기판 표면처리장치
US20080236490A1 (en) * 2007-03-29 2008-10-02 Alexander Paterson Plasma reactor with an overhead inductive antenna and an overhead gas distribution showerhead
JP4838197B2 (ja) * 2007-06-05 2011-12-14 東京エレクトロン株式会社 プラズマ処理装置，電極温度調整装置，電極温度調整方法
US8512509B2 (en) * 2007-12-19 2013-08-20 Applied Materials, Inc. Plasma reactor gas distribution plate with radially distributed path splitting manifold
JP2009177088A (ja) * 2008-01-28 2009-08-06 Tokyo Electron Ltd 基板処理装置
US20110226280A1 (en) * 2008-11-21 2011-09-22 Axcelis Technologies, Inc. Plasma mediated ashing processes
US20100130017A1 (en) * 2008-11-21 2010-05-27 Axcelis Technologies, Inc. Front end of line plasma mediated ashing processes and apparatus
WO2011042949A1 (ja) * 2009-10-05 2011-04-14 株式会社島津製作所 表面波プラズマｃｖｄ装置および成膜方法
US9105705B2 (en) * 2011-03-14 2015-08-11 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US9048190B2 (en) * 2012-10-09 2015-06-02 Applied Materials, Inc. Methods and apparatus for processing substrates using an ion shield
US9245761B2 (en) 2013-04-05 2016-01-26 Lam Research Corporation Internal plasma grid for semiconductor fabrication
US9230819B2 (en) * 2013-04-05 2016-01-05 Lam Research Corporation Internal plasma grid applications for semiconductor fabrication in context of ion-ion plasma processing
US9147581B2 (en) 2013-07-11 2015-09-29 Lam Research Corporation Dual chamber plasma etcher with ion accelerator
CN104342632B (zh) * 2013-08-07 2017-06-06 北京北方微电子基地设备工艺研究中心有限责任公司 预清洗腔室及等离子体加工设备
JP2017157778A (ja) * 2016-03-04 2017-09-07 東京エレクトロン株式会社 基板処理装置
US11424107B2 (en) * 2018-06-29 2022-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Temperature-controlled plasma generation system

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002016056A (ja) * 2000-06-29 2002-01-18 Nec Corp リモートプラズマｃｖｄ装置及び膜形成方法
JP2002025998A (ja) * 2000-07-12 2002-01-25 Nec Corp 酸化シリコン膜の形成方法及びその形成装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2892070B2 (ja) * 1989-01-26 1999-05-17 キヤノン株式会社 堆積膜形成装置
FR2653633B1 (fr) * 1989-10-19 1991-12-20 Commissariat Energie Atomique Dispositif de traitement chimique assiste par un plasma de diffusion.
JP2989063B2 (ja) * 1991-12-12 1999-12-13 キヤノン株式会社 薄膜形成装置および薄膜形成方法
JP3288490B2 (ja) * 1993-07-09 2002-06-04 富士通株式会社 半導体装置の製造方法及び半導体装置の製造装置
JP2611732B2 (ja) * 1993-12-13 1997-05-21 日本電気株式会社 プラズマ処理装置
US5783100A (en) * 1994-03-16 1998-07-21 Micron Display Technology, Inc. Method of high density plasma etching for semiconductor manufacture
US5900103A (en) * 1994-04-20 1999-05-04 Tokyo Electron Limited Plasma treatment method and apparatus
JP3353514B2 (ja) * 1994-12-09 2002-12-03 ソニー株式会社 プラズマ処理装置、プラズマ処理方法及び半導体装置の作製方法
JP3317209B2 (ja) * 1997-08-12 2002-08-26 東京エレクトロンエイ・ティー株式会社 プラズマ処理装置及びプラズマ処理方法
JP3364675B2 (ja) * 1997-09-30 2003-01-08 東京エレクトロンエイ・ティー株式会社 プラズマ処理装置
US6238527B1 (en) * 1997-10-08 2001-05-29 Canon Kabushiki Kaisha Thin film forming apparatus and method of forming thin film of compound by using the same
US6203657B1 (en) * 1998-03-31 2001-03-20 Lam Research Corporation Inductively coupled plasma downstream strip module
US6335293B1 (en) * 1998-07-13 2002-01-01 Mattson Technology, Inc. Systems and methods for two-sided etch of a semiconductor substrate
JP2000100790A (ja) * 1998-09-22 2000-04-07 Canon Inc プラズマ処理装置及びそれを用いた処理方法
US7091605B2 (en) * 2001-09-21 2006-08-15 Eastman Kodak Company Highly moisture-sensitive electronic device element and method for fabrication
JP3514186B2 (ja) * 1999-09-16 2004-03-31 日新電機株式会社 薄膜形成方法及び装置
JP4504511B2 (ja) * 2000-05-26 2010-07-14 忠弘 大見 プラズマ処理装置
JP4366856B2 (ja) * 2000-10-23 2009-11-18 東京エレクトロン株式会社 プラズマ処理装置
JP2002170820A (ja) * 2000-11-30 2002-06-14 Sharp Corp 薄膜トランジスタの製造方法およびそれに用いられるプラズマ処理装置
JP2003092291A (ja) * 2001-09-19 2003-03-28 Hitachi Kokusai Electric Inc 基板処理装置
JP2004047580A (ja) * 2002-07-09 2004-02-12 Arieesu Gijutsu Kenkyu Kk 成膜装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002016056A (ja) * 2000-06-29 2002-01-18 Nec Corp リモートプラズマｃｖｄ装置及び膜形成方法
JP2002025998A (ja) * 2000-07-12 2002-01-25 Nec Corp 酸化シリコン膜の形成方法及びその形成装置

Also Published As

Publication number Publication date
KR20070110942A (ko) 2007-11-20
TW200419649A (en) 2004-10-01
AU2003284598A1 (en) 2004-06-15
KR20070110943A (ko) 2007-11-20
JP4673063B2 (ja) 2011-04-20
KR100883697B1 (ko) 2009-02-13
KR20050075442A (ko) 2005-07-20
KR100900589B1 (ko) 2009-06-02
WO2004047157A1 (ja) 2004-06-03
TWI252517B (en) 2006-04-01
CN1714430A (zh) 2005-12-28
US20050205013A1 (en) 2005-09-22
CN101414560A (zh) 2009-04-22
CN100490073C (zh) 2009-05-20
JPWO2004047157A1 (ja) 2006-04-13

Similar Documents

Publication Publication Date Title
KR100810794B1 (ko) 플라즈마 처리 방법
KR100997868B1 (ko) 플라즈마 처리 장치 및 플라즈마 처리 방법
JP6257071B2 (ja) 基板処理装置及び半導体装置の製造方法
US6897149B2 (en) Method of producing electronic device material
KR100914542B1 (ko) 반도체 장치의 제조 방법, 플라즈마 산화 처리 방법, 플라즈마 처리 장치 및 이 플라즈마 처리 장치를 제어하는 컴퓨터 판독 가능한 기억 매체
US7632758B2 (en) Process and apparatus for forming oxide film, and electronic device material
JP5283147B2 (ja) 半導体装置および半導体装置の製造方法
TWI396234B (zh) A plasma oxidation treatment method and a manufacturing method of a semiconductor device
KR100966927B1 (ko) 절연막의 제조 방법 및 반도체 장치의 제조 방법
JPWO2006046634A1 (ja) ゲート絶縁膜の形成方法，半導体装置及びコンピュータ記録媒体
JP2005150637A (ja) 処理方法及び装置
TW200836262A (en) Method for forming insulating film and method for manufacturing semiconductor device
KR20130000409A (ko) 실리콘 산화막의 형성 방법, 및 플라즈마 산화 처리 장치
JP5096047B2 (ja) マイクロ波プラズマ処理装置およびマイクロ波透過板
WO2008038788A1 (fr) Procédé de formation d'un film d'oxyde de silicium, appareil de traitement au plasma et support de stockage
US7981785B2 (en) Method for manufacturing semiconductor device and plasma oxidation method
EP1622194A1 (en) Semiconductor device and process for producing the same
TW200830411A (en) Plasma oxidizing method
KR20110055707A (ko) 실리콘 산화막의 형성 방법 및 장치
KR100883696B1 (ko) 플라즈마 처리 장치
KR20170117341A (ko) 실리콘 및 게르마늄을 함유하는 기판에 있어서 실리콘을 우선 산화하는 방법
KR100935380B1 (ko) 반도체 장치의 제조 방법 및 플라즈마 산화 처리 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20120130

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130201

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee