KR20170117341A - 실리콘 및 게르마늄을 함유하는 기판에 있어서 실리콘을 우선 산화하는 방법 - Google Patents

실리콘 및 게르마늄을 함유하는 기판에 있어서 실리콘을 우선 산화하는 방법 Download PDF

Info

Publication number
KR20170117341A
KR20170117341A KR1020170047797A KR20170047797A KR20170117341A KR 20170117341 A KR20170117341 A KR 20170117341A KR 1020170047797 A KR1020170047797 A KR 1020170047797A KR 20170047797 A KR20170047797 A KR 20170047797A KR 20170117341 A KR20170117341 A KR 20170117341A
Authority
KR
South Korea
Prior art keywords
layer
substrate
plasma
gas
sio
Prior art date
Application number
KR1020170047797A
Other languages
English (en)
Other versions
KR101977120B1 (ko
Inventor
칸다바라 엔. 타필리
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20170117341A publication Critical patent/KR20170117341A/ko
Application granted granted Critical
Publication of KR101977120B1 publication Critical patent/KR101977120B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Analytical Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

실리콘(Si) 및 게르마늄(Ge)을 함유하는 기판에 있어서 실리콘을 우선 산화하는 방법을 설명한다. 일 실시예에 따르면, 방법은 Si 및 Ge를 함유하는 기판을 제공하는 단계; H2 가스 및 O2 가스를 함유하는 플라즈마를 형성하는 단계; Ge에 대하여 Si를 우선 산화시키도록 기판을 플라즈마에 노출시키는 단계를 포함한다. 기판은, 기판으로부터 산화된 Si를 제거함으로써 추가로 처리될 수도 있다.

Description

실리콘 및 게르마늄을 함유하는 기판에 있어서 실리콘을 우선 산화하는 방법{METHOD FOR PREFERENTIAL OXIDATION OF SILICON IN SUBSTRATES CONTAINING SILICON AND GERMANIUM}
관련 출원의 상호 참조.
본 출원은, 2016년 4월 13일에 출원된 미국 가특허출원 번호 제62/322,235호에 관한 것이고, 이 특허 출원을 우선권으로 주장하며, 이 특허 출원의 전체 내용이 본원 명세서에 참고로 인용된다.
본 발명은 일반적으로 반도체 디바이스를 형성하는 방법에 관한 것으로, 보다 구체적으로는, H2 가스 및 O2 가스를 함유하는 플라즈마를 이용하여 실리콘(Si) 및 게르마늄(Ge)을 함유하는 기판에 있어서 실리콘을 우선 산화하는 방법에 관한 것이다.
디바이스의 피처 사이즈(feature size)가 계속해서 스케일링됨에 따라, 디바이스 접촉 저항을 줄이는 것이 중요한 과제가 되고 있다. SiGe, Ge 및 III-V 반도체 등의 고이동성 채널을 갖는 디바이스는 종래의 Si 기반의 디바이스(Si-based device)를 넘어서 디바이스 성능을 향상시킬 가능성이 있다. 특히, Ge은, Si에 비교하여, 그 유효 질량이 낮고 전하 캐리어의 이동도가 높기 때문에 매력적인 후보이다.
Si 및 Ge를 함유하는 기판 또는 막(film)에 있어서 Si을 우선 산화하는 방법을 설명한다. 일 실시예에 따르면, 이 방법은, Si 및 Ge를 함유하는 기판을 제공하는 단계; H2 가스 및 O2 가스를 함유하는 플라즈마를 형성하는 단계; Si를 Ge에 비하여 우선 산화시키도록 기판을 플라즈마에 노출시키는 단계를 포함한다. 일 실시예에 있어서, 이 방법은 기판으로부터 산화된 Si를 제거하는 단계를 더 포함한다.
다른 실시예에 따르면, 이 방법은, Si 및 Ge를 함유하는 기판을 제공하는 단계로서, 상기 기판은 Si층에 매립되어 있는 Ge층을 포함하는 것인 단계; 마이크로파 플라즈마 소스를 이용하여 H2 가스 및 O2 가스를 함유하는 플라즈마를 형성하는 단계; Ge층에 비하여 Si층을 우선 산화시키도록 기판을 플라즈마에 노출시키는 단계로서, 상기 산화된 Si는 SiO2층을 포함하는 것인 단계; 기판으로부터 SiO2층을 제거하여 Si층 상에 융기된 Ge층을 형성하는 단계를 더 포함한다.
다른 실시예에 따르면, 이 방법은, SiGe층을 포함하는 기판을 제공하는 단계; 마이크로파 플라즈마 소스를 이용하여 H2 가스 및 O2 가스를 함유하는 플라즈마를 형성하는 단계; Si를 Ge에 비하여 우선적으로 산화시키도록 기판을 플라즈마에 노출시키는 단계로서, 이 노출 단계에 의해, SiO2 매트릭스 내에 Ge를 함유하는 산화된 SiGe층을 형성하는 것인 단계; 및 산화된 SiGe층으로부터 SiO2 매트릭스를 제거하여 SiGe층 상에 Ge 함유층을 형성하는 단계로서, Ge 함유층은 SiGe층보다 Ge 함량이 높은 것인 단계를 포함한다.
본 명세서에 포함되어 본 명세서의 일부를 이루는 첨부 도면은 발명의 실시형태를 예시하며, 이하의 발명의 일반적인 설명 및 상세한 설명과 함께 본 발명을 설명하는 기능을 갖는다.
도 1은 본 발명의 실시형태에 따라 실리콘을 게르마늄에 비하여 우선적으로 산화시키는 방법의 공정 흐름도를 도시한다.
도 2는 본 발명의 실시형태에 따라 기판을 처리하는 마이크로파 플라즈마 소스를 포함하는 플라즈마 처리 시스템의 개략도이다.
도 3은 도 2의 플라즈마 처리 시스템의 가스 공급 유닛의 평면도를 도시한다.
도 4는 도 2의 플라즈마 처리 시스템의 안테나부의 부분 단면도를 도시한다.
도 5는 상이한 기판에 대하여 X선 광전자 분석(XPS)에 의해 측정한 GeO2의 두께를 나타낸다.
도 6은 상이한 기판에 대하여 XPS에 의해 측정한 SiO2 및 GeO2의 두께를 나타낸다.
도 7은 상이한 프로세스 챔버 압력에 대하여 XPS에 의해 측정한 GeO2의 두께를 나타낸다.
도 8은 상이한 플라즈마 노출 시간에 대하여 XPS에 의해 측정한 GeO2의 두께를 나타낸다.
도 9a 내지 도 9c는 본 발명의 실시형태에 따라 기판을 처리하는 방법을 개략적으로 도시하는 관통 단면도이다.
도 10a 내지 도 10c는 본 발명의 실시형태에 따라 기판을 처리하는 방법을 개략적으로 도시하는 관통 단면도이다.
Si 및 Ge를 함유하는 기판에 있어서 종래의 선택적인 Si 산화는 높은 기판 온도(>600℃) 및 높은 가스 압력(예컨대, 약 70 Torr)을 필요로 한다. 이들 처리 조건은, 고도한 디바이스를 포함하는 많은 반도체 제조 공정에 대하여 적합하지 않다. 본 발명의 실시형태는 낮은 가스 압력(예컨대, 약 0.09 Torr) 및 낮은 기판 온도(예컨대, 대략 실온)에서 Si를 선택적으로 산화하는 방법을 제공한다.
이제 도면을 참조하면, 도 1은 본 발명의 실시형태에 따라 Si를 Ge에 비하여 우선적으로 산화시키는 방법의 공정 흐름도(100)를 도시한다. 방법은 공정 챔버 내에 Si 및 Ge를 함유하는 기판을 제공하는 단계를 포함한다(102). Si 및 Ge를 함유하는 기판은 SiGe 또는 SixGe1 -x로 표시될 수 있으며, 여기서 x는 Si의 원자 분율이고, 1-x는 Ge의 원자 분율이다. 예시적인 SixGe1 -x 화합물은 Si0 . 1Ge0 .9, Si0 . 2Ge0 .8, Si0.3Ge0.7, Si0 . 4Ge0 .6, Si0 . 5Ge0 .5, Si0 . 6Ge0 .4, Si0 . 7Ge0 .3, Si0 . 8Ge0 .2, 그리고 Si0 . 9Ge0 .1을 포함한다.
방법은 H2 가스 및 O2 가스를 함유하는 플라즈마를 형성하는 단계를 더 포함한다(104). 본 발명의 실시형태에 따르면, 플라즈마는 플라즈마 소스를 이용하여 공정 가스로부터 형성될 수 있다. 플라즈마 소스는, DC 자석 시스템을 구비하거나 구비하지 않는, CCP(parallel-plate, capacitively coupled plasma) 소스, ICP(inductively coupled plasma) 소스 또는 이들의 조합을 포함할 수 있다. 대안으로, 공정 챔버 내의 처리 플라즈마는 ECR(electron cyclotron resonance)을 이용하여 형성될 수 있다. 본 발명의 실시형태에 따르면, 플라즈마 소스는 마이크로파 플라즈마 소스를 포함할 수 있다. 이하의 예는 마이크로파 플라즈마 소스를 이용한 처리를 설명한다. 일 실시형태에 따르면, 마이크로파 플라즈마 소스는, 일본의 아카사카에 소재하는 Tokyo Electron Limited의 RLSATM 플라즈마 소스일 수 있다.
도 2는 본 발명의 다른 실시형태에 따라 기판을 처리하는 RLSATM 플라즈마 소스를 포함하는 마이크로파 플라즈마 처리 시스템의 개략도이다. 도 2에 도시된 바와 같이, 플라즈마 처리 시스템(10)은 플라즈마 처리 챔버(20; 진공 챔버), 안테나 유닛(50) 및 기판 홀더(21)를 구비한다. 플라즈마 처리 챔버(20)의 내측은, 플라즈마 가스 공급 유닛(30) 아래에 위치하는 플라즈마 발생 영역(R1)과, 기판 홀더(21) 위에 위치하는 플라즈마 확산 영역(R2)으로 구분되어 있다. 플라즈마 발생 영역(R1)에서 발생된 플라즈마는 수 전자 볼트(eV)의 전자 온도를 가질 수 있다. 플라즈마가 성막 공정이 실행되는 플라즈마 확산 영역(R2) 내로 확산되면, 기판 홀더(21) 부근의 플라즈마의 전자 온도는 약 2 eV보다 낮은 값으로 강하될 수 있다. 기판 홀더(21)는 플라즈마 처리 챔버(20)의 바닥부의 중앙에 위치하며, 기판(W)을 지지하는 기판 홀더로서 기능한다. 기판 홀더(21) 내에는, 기판 온도를 제어하기 위하여 절연 부재(21a), 냉각 재킷(21b) 및 온도 제어 유닛(도시 생략)이 마련되어 있다.
플라즈마 처리 챔버(20)의 상부는 끝이 개방되어 있다. 플라즈마 공급 유닛(30)은 기판 홀더(21)에 대향하여 배치되어 있고, O링(도시 생략) 등의 밀봉 부재를 매개로 플라즈마 처리 챔버(20)의 상부에 부착되어 있다. 유전체 창으로도 기능할 수 있는 플라즈마 가스 공급 유닛(30)은 알루미늄 산화물 또는 석영 등의 물질로 이루어질 수 있고, 평면(planar surface)을 갖는다. 플라즈마 가스 공급 유닛(30)의 평면 상에서 기판 홀더(21)에 대향하여 복수의 가스 공급 구멍(31)이 마련되어 있다. 복수의 가스 공급 구멍(31)은 가스 흐름 채널(32)을 매개로 플라즈마 가스 공급 포트(33)와 연통한다. 플라즈마 가스 공급 소스(34)는 플라즈마 가스 공급 포트(33) 내로 플라즈마 가스, 예컨대 아르곤(Ar) 가스 또는 다른 불활성 가스를 제공한다. 그리고 플라즈마 가스는, 복수의 가스 공급 구멍(31)을 매개로 플라즈마 발생 영역(R1) 내로 균일하게 공급된다.
플라즈마 처리 시스템(10)은, 플라즈마 발생 영역(R1)과 플라즈마 확산 영역(R2) 사이에서 플라즈마 처리 챔버(20)의 중앙에 있는 공정 가스 공급 유닛(40)을 더 구비한다. 공정 가스 공급 유닛(40)은 도전성 재료, 예컨대 마그네슘(Mg) 또는 스테인리스강을 포함하는 알루미늄 합금으로 제조될 수 있다. 플라즈마 가스 공급 유닛(30)과 마찬가지로, 복수의 가스 공급 구멍(41)이 공정 가스 공급 유닛(40)의 평면 상에 마련되어 있다. 공정 가스 공급 유닛(40)의 평면은 기판 홀더(21)에 대향하여 위치 결정된다.
플라즈마 처리 챔버(20)는, 플라즈마 처리 챔버(20)의 바닥부에 연결된 배기 라인(26)과, 배기 라인(26)을 압력 컨트롤러 밸브(28) 및 진공 펌프(29)에 연결하는 진공 라인(27)을 구비한다. 압력 컨트롤러 밸브(28)를 사용하여 플라즈마 처리 챔버(20) 내의 원하는 가스 압력을 달성할 수 있다.
공정 가스 공급 유닛(40)의 평면도가 도 6에 도시되어 있다. 도 6에 도시된 바와 같이, 격자형의 가스 흐름 채널(42)이 공정 가스 공급 유닛(40) 내에 형성되어 있다. 격자형의 가스 흐름 채널(42)은 수직 방향으로 형성된 복수의 가스 공급 구멍(41)의 상단과 연통한다. 복수의 가스 공급 구멍(41)의 하부는 기판 홀더(21)와 마주하는 개구이다. 복수의 가스 공급 구멍(41)은 격자형의 가스 흐름 채널(42)을 매개로 공정 가스 공급 유닛(43)과 연통한다.
또한, 복수의 개구(44)가 수직 방향으로 공정 가스 공급 유닛(40)을 관통하도록 공정 가스 공급 유닛(40)에 형성되어 있다. 복수의 개구(44)는 플라즈마 가스, 예컨대 아르곤(Ar) 가스, 헬륨(He) 가스 또는 기타 불활성 가스를 기판 홀더(21) 위의 플라즈마 확산 영역(R2) 내로 도입한다. 도 6에 도시된 바와 같이, 복수의 개구(44)는 인접하는 가스 흐름 채널(42)들 사이에 형성된다. 공정 가스는 개별 공정 가스 공급 소스(45~47)로부터 공정 가스 공급 포트(43)에 공급될 수 있다. 공정 가스 공급 소스(45~47)는 H2 가스, O2 가스 및 Ar 가스를 공급할 수 있다. 그러나 다른 가스가 사용될 수도 있다.
공정 가스는 격자형의 가스 흐름 채널(42)을 통하여 흐르고, 복수의 가스 공급 구멍(41)을 통하여 플라즈마 확산 영역(R2) 내로 공급된다. 플라즈마 처리 시스템(10)은 공정 가스의 공급을 제어하기 위하여 4개의 밸브(V1~V4)와 4개의 질량 유량 컨트롤러(MFC1~MFC4)를 더 포함한다.
외부 마이크로파 발생기(55)가 소정 주파수, 예컨대 2.45 GHz의 마이크로파를 동축의 도파관(54)을 통하여 안테나 유닛(50)에 제공한다. 동축의 도파관(54)은 내부 도체(54B)와 외부 도체(54A)를 포함할 수 있다. 마이크로파 발생기(55)로부터의 마이크로파는 플라즈마 발생 영역(R1)에 있어서 플라즈마 가스 공급 유닛(30) 바로 아래에 전기장을 발생시키고, 이에 의해 플라즈마 처리 챔버(20) 내의 공정 가스의 여기를 유도한다.
도 3은 안테나 유닛(50)의 부분 단면도를 도시한다. 도 3에 도시된 바와 같이, 안테나 유닛(50)은, 마이크로파의 파장을 단축시키기 위하여 평면 안테나 본체(51), 레이디얼 라인 슬롯 플레이트(52) 및 유전체 플레이트(53)를 구비할 수 있다. 평면 안테나 본체(51)의 형상은 개방단의 바닥면을 갖는 원형일 수 있다. 평면 안테나 본체(51)와 레이디얼 라인 슬롯 플레이트(52)는 도전성 재료로 이루어질 수 있다.
레이디얼 라인 슬롯 플레이트(52)에는, 원편파를 발생시키기 위하여 복수의 슬롯(56)이 마련되어 있다. 복수의 슬롯(56)은 각 슬롯들 사이에 작은 간극을 두고 대략 T형의 형태로 배열되어 있다. 복수의 슬롯(56)은 원주 방향을 따라 동심 원형의 패턴 또는 나선형의 패턴으로 배열되어 있다. 슬롯(56a, 56b)은 서로 수직하기 때문에, 2개의 직교하는 편파 성분을 포함하는 원편파가 레이디얼 라인 슬롯 플레이트(52)로부터 평면파로서 방사된다.
유전체 플레이트(53)는 저손실 유전체 물질, 예컨대 알루미늄 산화물(Al2O3) 또는 실리콘 니트라이드(Si3N4)로 이루어질 수 있고, 레이디얼 라인 슬롯 플레이트(52)와 평면 안테나 본체(51)의 사이에 위치한다. 레이디얼 라인 슬롯 플레이트(52)는 밀봉 부재(도시 생략)를 이용하여 플라즈마 처리 챔버(20) 상에 장착될 수 있고, 이에 따라 레이디얼 라인 슬롯 플레이트(52)가 커버 플레이트(23)와 밀착되어 있다. 커버 플레이트(23)는 플라즈마 가스 공급 유닛(30)의 상면에 위치하고, 알루미늄 산화물(Al2O3) 등의 마이크로파 투과 유전체 재료로 형성된다.
외부 고주파 파워 서플라이 소스(22)가 매칭 네트워크(25)를 통해 기판 홀더(21)에 전기적으로 연결되어 있다. 외부 고주파 파워 서플라이 소스(22)는, 기판(W)에 당겨지는 플라즈마 내의 이온의 에너지를 제어하기 위하여 소정 주파수, 예컨대 13.56 MHz의 RF 바이어스 파워를 발생시킨다. 파워 서플라이 소스(22)는 또한 RF 바이어스 파워의 펄싱을 선택적으로 제공하도록 구성되어 있다. 펄싱 주파수는 1 Hz보다 클 수 있는데, 예컨대 2 Hz, 4 Hz, 6 Hz, 8 Hz, 10 Hz, 20 Hz, 30 Hz, 50H 또는 그 이상일 수 있다. 파워 서플라이 소스(22)는 0W 내지 100W, 100W 내지 200W, 200W 내지 300W, 300W 내지 400W, 또는 400W 내지 500W의 RF 바이어스 파워를 공급하도록 구성되어 있다. 당업자는, 파워 서플라이 소스의 파워 레벨이 처리되는 기판의 사이즈와 관련이 있다는 것을 이해할 것이다. 예컨대, 300 mm의 Si 웨이퍼는 처리 중에 200 mm의 웨이퍼보다 큰 전력 소비를 필요로 한다. 플라즈마 처리 시스템(10)은, -5 kV 내지 +5 kV의 DC 전압 바이어스를 기판 홀더(21)에 공급할 수 있는 DC 전압 발생기(35)를 더 구비한다.
다시 도 1을 참조하면, 방법은 Si를 Ge에 비하여 우선적으로 산화시키도록 기판을 플라즈마에 노출시키는 단계를 더 포함한다(106). 일부 실시형태에 따르면, H2 가스 및 O2 가스에 Ar 가스가 부가될 수도 있다. 플라즈마 노출 시간은, 예컨대 10초 내지 600초, 10초 내지 50초 또는 10초 내지 100초일 수 있다. 공정 챔버 압력은, 예컨대 0.1 Torr 미만, 0.2 Torr 미만, 0.5 Torr 미만, 1 Torr 미만, 5 Torr 미만, 0.05 내지 0.1 Torr, 0.1 내지 0.5 Torr 또는 0.1 내지 1 Torr일 수 있다. 마이크로파 플라즈마 파워는, 예컨대 1000W 내지 3000W, 3000W 미만 또는 2500W 미만일 수 있다. 기판은 대략 실온 내지 약 250℃, 대략 실온 내지 약 400℃, 또는 약 250℃ 내지 약 400℃의 온도로 유지될 수 있다.
방법은 기판을 추가로 처리하는 단계를 더 포함한다(108). 추가의 처리는, 게르마늄에 비하여 산화 실리콘을 선택적으로 제거하는 COR(chemical Oxide Removal) 공정을 포함할 수 있다. 산화 실리콘을 제거하는 다른 방법은 DHF(Deionized HF) 등의 습식 용액을 이용하는 것이다.
도 5는 Ge 기판에 대하여 XPS에 의해 측정한 GeO2의 두께를 나타낸다. 제어 기판(200)은, Ge 기판의 공기 노출 중에 형성된 GeO2층(자연 GeO2층)을 포함한다. 기판(210)은 O2 가스를 함유하는 플라즈마에 노출되는 자연 GeO2층을 포함하고, 기판(220)은 H2 가스 및 O2 가스를 함유하는 플라즈마에 노출된 자연 GeO2층을 포함한다. GeO2의 두께는 기판(200)에 대하여 약 11 옹스트롬이고, 기판(210)에 대하여 약 38 옹스트롬이고, 기판(220)에 대하여 약 2 옹스트롬이다. 이러한 결과는, O2 가스를 함유하는 플라즈마에 노출됨으로써, GeO2의 두께가 약 11 옹스트롬으로부터 약 38 옹스트롬까지 증가하지만, H2 가스 및 O2 가스를 함유하는 플라즈마에 노출됨으로써, GeO2의 두께가 약 11 옹스트롬으로부터 약 2 옹스트롬까지 감소하는 것을 나타낸다.
도 5의 기판에 대한 플라즈마 처리 조건은 다음과 같다.
O2 가스 함유 플라즈마: 가스 흐름 Ar/O2=2000 sccm/10 sccm, 기판 온도=250℃, 플라즈마 노출 시간=300초, 공정 챔버 압력=0.09 Torr, 마이크로파 플라즈마 파워=2000W.
H2 가스 및 O2 가스 함유 플라즈마: 가스 흐름 Ar/O2/H2=2000 sccm/10 sccm/100 sccm, 기판 온도=250℃, 플라즈마 노출 시간=300초, 공정 챔버 압력=0.09 Torr, 마이크로파 플라즈마 파워=2000W.
도 6은 상이한 기판에 대하여 XPS에 의해 측정한 SiO2 및 GeO2의 두께를 나타낸다. O2 가스를 함유하는 플라즈마 및 H2 가스 및 O2 가스를 함유하는 플라즈마에 대한 플라즈마 처리 조건을 위에서 설명하였다. 참고로, 제어 샘플은 두께가 약 10 옹스트롬인 자연 SiO2층을 포함하고 있다. 기판(304)은 O2 가스를 함유하는 플라즈마에 노출되는 자연 SiO2층을 포함하고, 기판(306)은 H2 가스 및 O2 가스를 함유하는 플라즈마에 노출되는 자연 SiO2층을 포함한다. 기판(310, 320)은 도 5를 참고로 설명한 기판(210, 220)과 각각 동일하다. SiO2의 두께는 기판(304)에 대하여 약 33 옹스트롬이고, 기판(306)에 대하여 약 40 옹스트롬이다. 도 5 및 도 6의 결과는, O2 가스를 함유하는 플라즈마 또는 H2 가스 및 O2 가스를 함유하는 플라즈마를 이용하여 Si 기판이 효율적으로 산화되는 것을 나타내고 있다. 그러나 예기치 않게, Ge 기판은 O2 가스를 함유하는 플라즈마를 이용하여 효율적으로 산화되고, H2 가스 및 O2 가스를 함유하는 플라즈마를 이용하여 효율적으로 환원된다. 발명자들은, H2 가스 및 O2 가스를 함유하는 플라즈마를 이용한 Si 및 Ge의 산화 사이의 이러한 예기치 않은 차이를 활용하여 많은 반도체 디바이스에 대하여 Si 및 Ge를 함유하는 기판을 효율적으로 처리할 수 있다는 것을 인식하였다.
도 7은 H2 가스 및 O2 가스를 함유하는 플라즈마에 대한 노출 시에 상이한 공정 챔버 압력에 대하여 XPS에 의해 측정한 GeO2의 두께를 나타낸다. 플라즈마 처리 조건은 위에서 설명하였다. 도 7의 결과는, 공정 챔버 압력이 약 0.09 Torr와 5 Torr 사이이면, Ge 기판 상의 결과적인 GeO2의 두께에 거의 영향을 끼치지 않는 것을 나타내고 있다.
도 8은 H2 가스 및 O2 가스를 함유하는 플라즈마에 대한 노출 시에 상이한 플라즈마 노출 시간에 대하여 XPS에 의해 측정한 GeO2의 두께를 나타낸다. 플라즈마 처리 조건은 위에서 설명하였다. 도 8의 결과는, 플라즈마 노출 시간이 약 30초와 300초 사이이면, GeO2의 두께에 거의 영향을 끼치지 않는 것을 나타내고 있다. 시작 기판(starting substrate)은, Ge 기판의 공기 노출 중에 형성된 GeO2층(자연 GeO2층)을 포함한다. 자연 GeO2층은 플라즈마 노출 시에 빠르게 환원되며, 그 두께를 3 옹스트롬 미만으로 줄이는 데에는 30초의 노출로 충분하다.
도 9a 내지 도 9c는 본 발명의 실시형태에 따라 기판을 처리하는 방법을 개략적으로 도시하는 관통 단면도이다. 도 9a는 Si층(902)과 Si층(902)에 매립된 Ge층(904)을 포함하는 기판(900)을 개략적으로 도시한다. 일 실시형태에 따르면, 기판(900)은 Ge층(904)에 비하여 Si층(902)을 우선적으로 산화시키기 위하여 H2 가스 및 O2 가스를 함유하는 플라즈마에 노출된다. 도 9b는 Ge층(904)의 부분들 사이의 개방 영역에서 Si층(902)을 산화시킴으로써 형성되는 SiO2층(906)을 나타낸다.
이후, 도 9b의 기판(900)은 추가로 처리될 수 있다. 일례로서, Ge층(904) 및 Si층(902)에 대하여 SiO2층(906)을 선택적으로 제거하는 에칭 공정, 예컨대 화학 산화물 제거(COR) 공정에서 SiO2층(906)이 제거될 수 있다. 도 9c는 Si층(902) 위에 융기된 Ge층(904)을 포함하는 결과적인 기판(900)을 나타낸다.
일 실시형태에 따르면, 도 9c의 Ge층(904)은, 기판(900)의 추가 처리 중의 산화 또는 에칭에 대하여, Ge층(904) 바로 아래의 Si층(902)(임의의 다른 물질)을 보호하는 마스크로서 사용될 수 있다.
도 10a 내지 도 10c는 본 발명의 실시형태에 따라 기판을 처리하는 방법을 개략적으로 도시하는 관통 단면도이다. 도 10a는 SiGe층(1002)을 포함하는 기판(1000)을 개략적으로 도시한다. SiGe층(1002)은 SixGe1-x로서 표현될 수 있고, 여기서 x는 Si의 원자 분율이고, 1-x는 Ge의 원자 분율이다.
일 실시형태에 따르면, 기판(1000)은 H2 가스 및 O2 가스를 함유하는 플라즈마에 노출되어 SiGe층(1002)을 산화시키고, SiGe층(1002) 상에 산화된 SiGe층(1004)을 형성할 수 있다. 산화된 SiGe층(1004)이 도 10b에 도시되어 있다. SiGe층(1004)에 있어서 Ge 둘레의 Si가 우선 산화됨으로 인하여, 산화된 SiGe층(1004)은 주로 SiO2 매트릭스 내에 Ge를 포함할 수 있다. 일례로서, SiO2 매트릭스에 매립된 Ge는 나노결정 부유 게이트 메모리(nanocrystal floating gate memory)를 위해 사용될 수 있다.
이후, 도 10b의 기판(1000)은 추가로 처리될 수 있다. 일례로서, 산화된 SiGe층(1004)으로부터의 SiO2 매트릭스는 에칭 공정, 예컨대 HF 가스 및 NH3 가스를 이용하는 COR 공정에서 제거될 수 있다. 도 10c는, 산화된 SiGe층(1004)으로부터 SiO2의 제거 후에 SiGe층(1002)보다 Ge 함량이 높은 Ge 함유층(1006)을 포함하는 결과적인 기판(1000)을 도시한다.
Si 및 Ge를 함유하는 Si 기판의 우선 산화 방법을 다양한 실시형태에서 개시하였다. 본 발명의 실시형태에 대한 이상의 설명은 예시 및 설명 목적으로 제시된 것이다. 포괄적이거나 또는 개시된 정확한 형태로 본 발명을 한정하려는 의도는 없다. 이러한 설명 및 이하의 청구범위는, 설명의 용도로만 사용되며 한정적인 것으로 해석되어서는 안 되는 용어를 포함하고 있다. 당업자라면, 상기 교시 내용을 고려하여 많은 수정 및 변형이 가능하다는 것을 이해할 수 있다. 당업자는 도면에 도시된 다양한 구성요소의 다양한 등가의 조합 및 대체를 인식하고 있을 것이다. 따라서 본 발명의 범위는 상세한 설명이 아니라 첨부의 청구범위에 의해서만 한정되는 것으로 의도된다.

Claims (20)

  1. 기판 처리 방법으로서,
    실리콘(Si) 및 게르마늄(Ge)을 함유하는 기판을 제공하는 단계;
    H2 가스 및 O2 가스를 함유하는 플라즈마를 형성하는 단계;
    Si를 Ge에 비하여 우선적으로 산화시키도록 상기 기판을 플라즈마에 노출시키는 단계
    를 포함하는 기판 처리 방법.
  2. 제1항에 있어서, 산화된 Si를 기판으로부터 제거하는 단계를 더 포함하는 기판 처리 방법.
  3. 제1항에 있어서, 상기 기판은, Si층에 매립된 Ge층을 포함하는 것인 기판 처리 방법.
  4. 제3항에 있어서, 상기 산화된 Si는 SiO2층을 포함하고,
    상기 방법은, 기판으로부터 SiO2층을 제거하여 Si층 상에 융기된 Ge층을 형성하는 단계를 더 포함하는 기판 처리 방법.
  5. 제4항에 있어서, 에칭 공정에서 상기 융기된 Ge층을 마스크층으로서 이용하여 Si층을 에칭하는 단계를 더 포함하는 기판 처리 방법.
  6. 제4항에 있어서, 상기 SiO2층을 제거하는 단계는 HF 가스 및 NH3 가스를 이용하는 화학 산화물 제거(COR) 공정을 포함하는 것인 기판 처리 방법.
  7. 제1항에 있어서, 상기 기판은 SiGe층을 포함하는 것인 기판 처리 방법.
  8. 제7항에 있어서, 상기 노출시키는 단계에 의해, SiO2 매트릭스 내에 Ge를 함유하는 산화된 SiGe층을 형성하는 것인 기판 처리 방법.
  9. 제8항에 있어서, 상기 산화된 SiGe층으로부터 SiO2 매트릭스를 제거하여 SiGe층 상에 Ge 함유층을 형성하는 단계를 더 포함하며, 상기 Ge 함유층은 상기 SiGe층보다 Ge 함량이 높은 것인 기판 처리 방법.
  10. 제1항에 있어서, 상기 플라즈마를 형성하는 단계는, 마이크로파 플라즈마 소스를 이용하여 H2 가스 및 O2 가스를 여기시키는 단계를 포함하는 것인 기판 처리 방법.
  11. 제1항에 있어서, 상기 기판은 대략 실온 내지 대략 400℃의 온도로 유지되는 것인 기판 처리 방법.
  12. 제1항에 있어서, 상기 플라즈마는 대략 5 Torr 이하의 가스 압력에서 형성되는 것인 기판 처리 방법.
  13. 제1항에 있어서, 상기 플라즈마는 아르곤(Ar)을 더 포함하는 것인 기판 처리 방법.
  14. 기판 처리 방법으로서,
    실리콘(Si) 및 게르마늄(Ge)을 함유하는 기판을 제공하는 단계로서, 상기 기판은 Si층에 매립된 Ge층을 포함하는 것인 단계;
    마이크로파 플라즈마 소스를 이용하여 H2 가스 및 O2 가스를 함유하는 플라즈마를 형성하는 단계;
    Si층을 Ge에 비하여 우선적으로 산화시키도록 상기 기판을 플라즈마에 노출시키는 단계로서, 상기 산화된 Si는 SiO2층을 포함하는 것인 단계;
    상기 기판으로부터 SiO2층을 제거하여, 상기 Si층 상에 융기된 Ge층을 형성하는 단계
    를 포함하는 기판 처리 방법.
  15. 제14항에 있어서, 에칭 공정에서 상기 융기된 Ge층을 마스크층으로서 이용하여 Si층을 에칭하는 단계를 더 포함하는 기판 처리 방법.
  16. 제14항에 있어서, 상기 기판은 대략 실온 내지 대략 400℃의 온도로 유지되는 것인 기판 처리 방법.
  17. 제14항에 있어서, 상기 플라즈마는 대략 5 Torr 이하의 가스 압력에서 형성되는 것인 기판 처리 방법.
  18. 기판 처리 방법으로서,
    SiGe층을 포함하는 기판을 제공하는 단계;
    마이크로파 플라즈마 소스를 이용하여 H2 가스 및 O2 가스를 함유하는 플라즈마를 형성하는 단계;
    Si를 Ge에 비하여 우선적으로 산화시키도록 상기 기판을 플라즈마에 노출시키는 단계로서, 이 노출 단계에 의해, SiO2 매트릭스 내에 Ge를 함유하는 산화된 SiGe층을 형성하는 것인 단계;
    상기 산화된 SiGe층으로부터 SiO2 매트릭스를 제거하여 SiGe층 상에 Ge 함유층을 형성하는 단계로서, 상기 Ge 함유층은 상기 SiGe층보다 Ge 함량이 높은 것인 단계
    를 포함하는 기판 처리 방법.
  19. 제18항에 있어서, 상기 기판은 대략 실온 내지 대략 400℃의 온도로 유지되는 것인 기판 처리 방법.
  20. 제18항에 있어서, 상기 플라즈마는 대략 5 Torr 이하의 가스 압력에서 형성되는 것인 기판 처리 방법.
KR1020170047797A 2016-04-13 2017-04-13 실리콘 및 게르마늄을 함유하는 기판에 있어서 실리콘을 우선 산화하는 방법 KR101977120B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201662322235P 2016-04-13 2016-04-13
US62/322,235 2016-04-13

Publications (2)

Publication Number Publication Date
KR20170117341A true KR20170117341A (ko) 2017-10-23
KR101977120B1 KR101977120B1 (ko) 2019-05-10

Family

ID=60038422

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170047797A KR101977120B1 (ko) 2016-04-13 2017-04-13 실리콘 및 게르마늄을 함유하는 기판에 있어서 실리콘을 우선 산화하는 방법

Country Status (3)

Country Link
US (1) US10580658B2 (ko)
JP (1) JP6424249B2 (ko)
KR (1) KR101977120B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10020186B2 (en) * 2016-07-29 2018-07-10 Applied Materials, Inc. Silicon germanium selective oxidation process
US11443949B2 (en) 2019-03-20 2022-09-13 Tokyo Electron Limited Method of selectively forming metal silicides for semiconductor devices

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006135161A (ja) * 2004-11-08 2006-05-25 Canon Inc 絶縁膜の形成方法及び装置
JP2009021565A (ja) * 2007-06-12 2009-01-29 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2011061042A (ja) * 2009-09-10 2011-03-24 Fujitsu Semiconductor Ltd 半導体装置
JP5454984B2 (ja) * 2010-03-31 2014-03-26 株式会社東芝 半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007516599A (ja) * 2003-08-04 2007-06-21 エーエスエム アメリカ インコーポレイテッド ゲルマニウム上の堆積前の表面調製
US7326655B2 (en) * 2005-09-29 2008-02-05 Tokyo Electron Limited Method of forming an oxide layer
US7517818B2 (en) * 2005-10-31 2009-04-14 Tokyo Electron Limited Method for forming a nitrided germanium-containing layer using plasma processing
US9087903B2 (en) * 2013-04-26 2015-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Buffer layer omega gate
US9287262B2 (en) * 2013-10-10 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Passivated and faceted for fin field effect transistor
WO2016025462A1 (en) * 2014-08-12 2016-02-18 Tokyo Electron Limited Substrate processing method
US20160254145A1 (en) * 2015-02-27 2016-09-01 Globalfoundries Inc. Methods for fabricating semiconductor structure with condensed silicon germanium layer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006135161A (ja) * 2004-11-08 2006-05-25 Canon Inc 絶縁膜の形成方法及び装置
JP2009021565A (ja) * 2007-06-12 2009-01-29 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2011061042A (ja) * 2009-09-10 2011-03-24 Fujitsu Semiconductor Ltd 半導体装置
JP5454984B2 (ja) * 2010-03-31 2014-03-26 株式会社東芝 半導体装置の製造方法

Also Published As

Publication number Publication date
JP6424249B2 (ja) 2018-11-14
JP2017191939A (ja) 2017-10-19
KR101977120B1 (ko) 2019-05-10
US10580658B2 (en) 2020-03-03
US20170301550A1 (en) 2017-10-19

Similar Documents

Publication Publication Date Title
KR100997868B1 (ko) 플라즈마 처리 장치 및 플라즈마 처리 방법
US9299579B2 (en) Etching method and plasma processing apparatus
JP5706946B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
US8119530B2 (en) Pattern forming method and semiconductor device manufacturing method
KR101938441B1 (ko) 반도체 디바이스의 형성 방법
KR101188553B1 (ko) 플라즈마 산화 처리 방법 및 플라즈마 처리 장치
TWI587389B (zh) 基板處理方法
KR100966927B1 (ko) 절연막의 제조 방법 및 반도체 장치의 제조 방법
KR101333352B1 (ko) 에칭 방법 및 장치
KR100762524B1 (ko) 반도체장치의 제조방법
TWI416627B (zh) A plasma oxidation treatment method and a plasma processing apparatus
US9343291B2 (en) Method for forming an interfacial layer on a semiconductor using hydrogen plasma
US10008564B2 (en) Method of corner rounding and trimming of nanowires by microwave plasma
KR101977120B1 (ko) 실리콘 및 게르마늄을 함유하는 기판에 있어서 실리콘을 우선 산화하는 방법
JP4577328B2 (ja) 半導体装置の製造方法
JPH06333842A (ja) マイクロ波プラズマ処理装置およびマイクロ波プラズマ処理方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)