JP3353514B2

JP3353514B2 - プラズマ処理装置、プラズマ処理方法及び半導体装置の作製方法

Info

Publication number: JP3353514B2
Application number: JP33192594A
Authority: JP
Inventors: 直樹佐野; 俊之鮫島
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1994-12-09
Filing date: 1994-12-09
Publication date: 2002-12-03
Anticipated expiration: 2017-12-03
Also published as: JPH08167596A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、プラズマ処理装置、並
びにかかるプラズマ処理装置を用いたプラズマ処理方法
及び半導体装置の作製方法に関する。より具体的には、
本発明は、プラズマ発生領域と被処理物処理領域とを分
離するリモートプラズマ法の実施に適したプラズマ処理
装置に関し、より詳しくは、プラズマＣＶＤ法やプラズ
マエッチング法、アッシング（灰化）法等において、大
面積の被処理物（例えば、ウエハや各種基板）を短時間
で良好に処理できるプラズマ処理装置、並びにかかるプ
ラズマ処理装置を用いたプラズマ処理方法及び半導体装
置の作製方法に関する。

【０００２】

【従来の技術】例えば、アクティブマトリックス型の液
晶ディスプレイ装置においては、そのスイッチング素子
は、絶縁ゲート型トランジスタ（ＭＩＳトランジスタ）
から成るＴＦＴ（Thin Film Transistor；薄膜トランジ
スタ）によって構成されている。そして、大面積のＭＩ
Ｓ型半導体装置を低温プロセスで作製するための検討が
盛んに行われている。この場合、基板として、一般に、
硼珪酸ガラスあるいはプラスチック等の低融点材料若し
くは耐熱性の低い材料が使用されている。従って、ＴＦ
Ｔの作製、より具体的には、例えばゲート絶縁膜の形成
を、例えば６００゜Ｃ以下の低温で行う必要がある。然
るに、６００゜Ｃ以下のプロセス温度では、例えば熱酸
化といった従来のゲート絶縁膜形成方法を用いることが
できない。それ故、現在、様々なゲート絶縁膜形成技術
が検討されている。その中でも、ゲート絶縁膜形成方法
として、ゲート絶縁膜の成膜における基板温度を６００
゜Ｃ以下とし得るプラズマＣＶＤ（化学的気相成長）法
が提案されている。このプラズマＣＶＤ法によるゲート
絶縁膜形成方法は、大面積且つ均一な絶縁膜の成膜が容
易であるという点で有望である。

【０００３】

【発明が解決しようとする課題】しかしながら、従前の
知見によれば、プラズマＣＶＤ法による絶縁膜の形成に
おいては、低温成膜ができる利点はあるものの、プラズ
マによる絶縁膜の損傷によって、目的とする優れた特性
を有するＭＩＳトランジスタの作製が困難であるという
問題がある。即ち、例えばｎチャネル型ＭＩＳトランジ
スタにおいては、動作がデプレション型となる。また、
ｐチャネル型ＭＩＳトランジスタにおいては、所定の負
の電圧をゲート電極に印加してもトランジスタがオンし
ないという閾値電圧Ｖ_thの増大化現象が生じる。その結
果、ｎチャネル型及びｐチャネル型トランジスタを用い
た回路の集積化が困難となっている。

【０００４】このような現象は、ゲート絶縁膜の成膜時
等におけるプラズマ照射によって発生するゲート絶縁膜
中の格子欠陥に起因した正電荷によって生じると考えら
れている。即ち、この正電荷は、例えば例えばＳｉＯ₂
から成るゲート絶縁膜中のＳｉのダングリングボンド
（未結合手）、即ち酸素空孔等の欠陥によって発生する
と考えられている。そして、この正電荷がゲート絶縁膜
と半導体（例えばＳｉ）との界面近傍に存在すると、フ
ラットバンド電圧の負方向へのシフト（移動）がもたら
される。その結果、上述したｎチャネル型ＭＩＳトラン
ジスタのデプレション型化、ｐチャネル型ＭＩＳトラン
ジスタの閾値電圧Ｖ_thの増大化が生じると考えられてい
る。また、強度のプラズマを照射した場合、上述のゲー
ト絶縁膜のプラズマ損傷と同時に、不純物がゲート絶縁
膜へ混入するという現象も起こり得る。この不純物が、
例えばナトリウムのような可動性且つイオン性の不純物
である場合、フラットバンド電圧のシフトの発生のみな
らず、ＭＩＳトランジスタの素子特性の安定性が大きく
損なわれる。

【０００５】フラットバンド電圧のシフトは通常数ボル
トである。従って、ＭＩＳトランジスタの動作電圧が比
較的高い場合（例えば±２０Ｖ程度である場合）、４Ｖ
程度のフラットバンド電圧のシフトは許容できる。しか
しながら、昨今ますます要求が高まっている低電圧駆
動、例えばＣＭＯＳ回路の５Ｖ駆動を考えた場合には、
このような大きなフラットバンド電圧のシフトは許容す
ることができない。

【０００６】従って、これらの問題を解決するには、絶
縁膜／半導体界面におけるプラズマ損傷の発生を極力低
減しなければならない。そのため、ゲート絶縁膜を形成
すべき基体（半導体基板等）を直接プラズマに晒さない
ような構造を有するプラズマＣＶＤ装置の開発が活発に
行われている。例えば本出願人によって提案された平行
平板型リモートプラズマ装置はその一例である（特開平
５−２１３９３号公報参照）。

【０００７】ところが、この公開公報に開示された平行
平板型リモートプラズマ装置を用いた場合であっても、
基体に対するプラズマ中の荷電粒子の遮蔽が完全になさ
れるわけではない。そのため、作製されたＭＩＳトラン
ジスタの素子特性に特性劣化や特性ばらつきが認められ
る。即ち、ゲート絶縁膜中に正電荷が発生し、これがフ
ラットバンド電圧のシフトをもたらし、ＭＩＳトランジ
スタの素子特性を損なっている。

【０００８】半導体装置の製造工程においては、各種材
料をプラズマエッチングしたり、フォトリソグラフィ技
術において用いられるフォトレジストを除去するために
フォトレジストのプラズマによるアッシング（灰化）を
行っている。これらの場合においても、被処理物や基体
にプラズマ損傷が発生し、被処理物や基体の品質、特性
の劣化、あるいは又、最終製品である半導体装置の特性
劣化を招いている。

【０００９】従って、本発明の第１の目的は、プラズマ
の遮蔽をより効率よく行うことができ、プラズマ損傷の
発生を一層効果的に抑制できるプラズマ処理装置を提供
することにある。更に、本発明の第２の目的は、プラズ
マの遮蔽をより効率よく行うことができ、基体に対する
プラズマ損傷の発生を一層効果的に抑制でき、高品位の
プラズマ処理を行い得るプラズマ処理方法を提供するこ
とにある。本発明の第３の目的は、プラズマの遮蔽をよ
り効率よく行うことができ、基体に対するプラズマ損傷
の発生を一層効果的に抑制でき、優れた特性を有する半
導体装置を作製し得る半導体装置の作製方法を提供する
ことにある。

【００１０】

【課題を解決するための手段】上記の第１の目的を達成
するための本発明の第１の態様に係るプラズマ処理装置
は、プラズマを生成するプラズマ生成室と、プラズマ処
理すべき被処理物を配置するプラズマ処理室とを備えた
プラズマ処理装置であって、プラズマ生成室とプラズマ
処理室との間に少なくとも１枚のプラズマ分離用のメッ
シュプレートが配設されており、該メッシュプレートに
は複数の開口部が設けられており、該開口部の径はプラ
ズマのデバイ長の２倍以下であることを特徴とする。

【００１１】開口部の径の下限値は、メッシュプレート
における開口部の形成技術に依存する。開口部を例えば
パンチング加工で形成する場合、開口部の径の下限値は
０．１ｍｍ程度である。一方、開口部を例えばエッチン
グ加工で形成する場合、開口部の径の下限値は０．０１
ｍｍ程度である。

【００１２】本発明の第１の態様に係るプラズマ処理装
置においては、プラズマ生成室とプラズマ処理室との間
に２枚以上のプラズマ分離用のメッシュプレートが配設
されており、各メッシュプレートに設けられた開口部の
径は、当該メッシュプレートで仕切られた２つの空間の
内、プラズマ生成室に近い側の空間におけるプラズマの
デバイ長の２倍以下である態様を含めることができる。

【００１３】更には、プラズマ生成室における電子密度
をｎ_e、電子温度をＴ_eとしたとき、プラズマ生成室に隣
接したメッシュプレートに設けられた開口部の径を、
（ｋＴ_eε₀／ｎ_eｅ²）^1/2の２倍以下（但し、ｋはボル
ツマン定数、ε₀は真空の誘電率、ｅは電子の電荷）と
する態様を含めることができる。

【００１４】上記の第１の目的を達成するための本発明
の第２の態様に係るプラズマ処理装置は、プラズマを生
成するプラズマ生成室と、プラズマ処理すべき被処理物
を配置するプラズマ処理室とを備えたプラズマ処理装置
であって、生成室とプラズマ処理室との間に少なくとも
１枚のプラズマ分離用のメッシュプレートが配設されて
おり、該メッシュプレートには複数の開口部が設けられ
ており、該メッシュプレートに０ボルト＜Ｖ₀≦３０ボ
ルト、好ましくは１０ボルト≦Ｖ₀≦３０ボルト、より
好ましくは１０ボルト≦Ｖ₀≦２０ボルトの電圧Ｖ₀を印
加し得ることを特徴とする。メッシュプレートに印加す
る電圧Ｖ₀が０ボルト＜Ｖ₀≦３０ボルトの範囲から逸脱
すると、メッシュプレート近傍のプラズマ空間電位と被
処理物の表面電位との間の電位差によってプラズマ中の
荷電粒子がこれらの間で加速されそして被処理物に衝突
する。その結果、被処理物にプラズマ損傷が発生してし
まう。

【００１５】本発明の第２の態様に係るプラズマ処理装
置においては、プラズマ処理室に配置されたプラズマ処
理すべき被処理物の表面電位と、該被処理物に隣接する
メッシュプレート近傍のプラズマ空間電位とが略同一と
なるように、該被処理物に隣接した該メッシュプレート
に印加する電圧Ｖ₀を制御する態様を含めることができ
る。

【００１６】更には、プラズマ生成室とプラズマ処理室
との間に２枚以上のプラズマ分離用のメッシュプレート
が配設されており、各メッシュプレートに印加する電圧
Ｖ₀を略同一にする態様を含めることができる。

【００１７】尚、本発明の第２の態様に係るプラズマ処
理装置におけるメッシュプレートに設けられた開口部に
対して、本発明の第１の態様に係るプラズマ処理装置の
特徴である開口部の径の規定を適用することもできる。

【００１８】メッシュプレートを多数枚プラスマ処理装
置に装着することは、プラズマ遮蔽の効果が増す方向に
なる。プラズマ処理装置において薄膜を成膜する場合、
成膜速度は、基本的には気相中で生成された電気的に中
性なプリカーサーＳｉＯ^*(反応前駆体）が被処理物（基
体）の表面に堆積する速度に依存する。従って、メッシ
ュプレートによって荷電粒子を遮蔽しても、メッシュプ
レートを配設していない場合と比較して、成膜速度はあ
まり変わることはない。しかしながら、あまり多数のメ
ッシュプレートを装着すると、メッシュプレート上への
膜堆積が顕著となり、被処理物（基体）表面上での成膜
速度が低下する要因となるので、注意が必要である。ま
た、メッシュプレートの枚数の上限はプラズマ処理装置
を排気する際のコンダクタンスの低下によっても制限さ
れる場合がある。それ故、本質的には上限は無いが、実
用上は最高１０枚で十分である。

【００１９】メッシュプレートの開口部の平面形状は、
円形や多角形、楕円等、任意の形状とすることができ
る。開口部の平面形状が円形の場合、開口部の径はかか
る円の直径であり、開口部の平面形状が多角形の場合、
開口部の径はかかる多角形の内接円の直径を意味する。
開口部の平面形状が楕円の場合、開口部の径はかかる楕
円の長軸の長さを意味する。また、開口部の平面形状が
任意の形状の場合、かかる形状を横切る直線と、かかる
形状の交わる２つの交点間の距離の内、最も長い距離を
開口部の径とする。開口部は、矩形、正三角形や正六角
形の頂点上等、任意のパターンに配列することができ
る。メッシュプレート単位面積当りの開口部の個数は、
メッシュプレートの全領域で一定としてもよいし、例え
ば、メッシュプレートの中央部では個数を多くし、周辺
部では個数を少なくしてもよいし、場合によっては周辺
部に開口部を設けなくともよい。各開口部の大きさは一
定であっても異なっていてもよい。開口部の軸線方向の
断面形状は、矩形や台形等、任意の形状とすることがで
きる。メッシュプレートは、例えばステンレススチール
板等にパンチングやエッチング等の穴開け加工を施すこ
とによって、あるいは又、エキスパンドメタルを加工す
ることによって、作製することができる。メッシュプレ
ート全体の平面形状は、プラズマ処理装置の形状に依存
して適宜決定すればよいが、円形が最も好ましい。

【００２０】また、本発明の第１及び第２の態様に係る
プラズマ処理装置においては、プラズマ生成室及びプラ
ズマ処理室にガス排気部が設けられていることが好まし
い。プラズマ生成室とプラズマ処理室との間に２枚以上
のプラズマ分離用のメッシュプレートを配設する場合に
は、メッシュプレートとメッシュプレートとの間にガス
排気部を設ける態様が、プラズマ処理装置を短時間で排
気するために、一層好ましい。尚、本発明のプラズマ処
理装置においては、プラズマ処理装置のメッシュプレー
ト取付部は電気絶縁材料から成り、メッシュプレート取
付部はプラズマ処理装置の外壁の一部を構成しているこ
とが好ましい。

【００２１】本発明のプラズマ処理装置として、例え
ば、膜形成を目的としたリモートプラズマＣＶＤ装置又
はスパッタ装置、エッチングを目的としたラジカルビー
ムエッチング装置、あるいは又、フォトレジストの灰化
を目的としたアッシング装置を挙げることができる。

【００２２】上記の第２の目的を達成するための本発明
の第１の態様に係るプラズマ処理方法は、上記の本発明
のプラズマ処理装置を用いて、プラズマ処理室に配置さ
れた基体上に薄膜を成膜することを特徴とする。

【００２３】更に、上記の第２の目的を達成するための
本発明の第２の態様に係るプラズマ処理方法は、上記の
本発明のプラズマ処理装置を用いて、プラズマ処理室に
配置された基体上に形成された薄膜をエッチングするこ
とを特徴とする。

【００２４】あるいは又、上記の第２の目的を達成する
ための本発明の第３の態様に係るプラズマ処理方法は、
上記の本発明のプラズマ処理装置を用いて、プラズマ処
理室に配置された基体上に形成されたフォトレジストを
灰化することを特徴とする。

【００２５】上記の第３の目的を達成するための本発明
の第１の態様に係る半導体装置の作製方法は、半導体装
置が絶縁ゲート型電界効果トランジスタであり、上記の
本発明のプラズマ処理装置を用いて、プラズマ処理室に
配置された基体上に絶縁膜を成膜することを特徴とす
る。

【００２６】本発明の第１の態様に係る半導体装置の作
製方法においては、絶縁膜は、ＳｉＯ₂膜、ＳｉＮ膜、
ＳｉＯＮ膜、あるいはこれらの膜の積層構造から成るこ
とが好ましい。また、基体は、単結晶半導体材料、アモ
ルファス半導体材料又は多結晶半導体材料から成ること
が好ましい。あるいは又、基体を、レーザでの加熱によ
って多結晶化された多結晶シリコン層から構成すること
ができる。

【００２７】上記の第３の目的を達成するための本発明
の第２の態様に係る半導体装置の作製方法は、半導体装
置が太陽電池であり、上記の本発明のプラズマ処理装置
を用いて、プラズマ処理室に配置された基体上に保護用
絶縁膜を成膜することを特徴とする。

【００２８】

【作用】一般に、プラズマ中の荷電粒子は、反対符号の
荷電粒子に囲まれ、中心の電荷による電界は遮蔽される
ようになる。この遮蔽距離をデバイ長λ_Dと呼ぶ。プラ
ズマ中に金属片や基体等（以下、試料と呼ぶ）を入れる
と、試料の周りにイオンシースが生じる。このイオンシ
ースにかかる電圧によって、イオンは試料側に引き込ま
れる。そして、プラズマ中の試料の電荷によって形成さ
れる電界が遮蔽され、イオンシースの外側ではプラズマ
はほぼ一定電位を保つようになる。このような領域を空
間電荷領域と呼び、この領域の電位をプラズマ空間電位
と呼ぶ。

【００２９】ところで、このシースの厚みはデバイ長λ
_D程度となる。ここで、デバイ長λ_Dは、電子密度を
ｎ_e、電子温度をＴ_eとしたとき、以下の式で表すことが
できる。 λ_D＝（ｋＴ_eε₀／ｎ_eｅ²）^1/2 （１） ≒６９（Ｔ_e／ｎ_e）^1/2 但し、ｋはボルツマン定数、ε₀は真空の誘電率、ｅは
電子の電荷であり、単位はＭＫＳ系である。

【００３０】上式からも明らかなように、デバイ長λ_D
はプラズマの状態によって変化する。プラズマ処理装置
にも依存するが、通常のＲＦグロー放電による、比較的
デバイ長λ_Dが短いＡｒプラズマの場合、供給ＲＦ電力
が１０Ｗの条件下では、電子温度Ｔ_e及び電子密度ｎ
_eは、それぞれ２ｅＶ、１０⁹ｃｍ^-3程度である。従っ
て、デバイ長λ_Dは０．３３ｍｍ程度となる。

【００３１】本発明の第１の態様に係るプラズマ処理装
置においては、メッシュプレートに設けられた開口部の
径をプラズマのデバイ長の２倍以下とする。例えば上述
の条件においては、開口部の径を０．６６ｍｍ以下とす
る。

【００３２】開口部の径がデバイ長の２倍を越える場
合、開口部の中心部は空間電荷領域となる。そしてこの
領域は、例えばプラズマ生成室内の放電領域における空
間電荷領域のプラズマパラメータ（電子密度ｎ_eや電子
温度Ｔ_e）に等しくなる。その結果、メッシュプレート
の存在によって当然プラズマ密度は低下するものの、プ
ラズマ中の電荷粒子である電子や正負イオン等は被処理
物（基体）が配置されたプラズマ処理室に開口部を介し
て漏洩し、プラズマ処理室におけるプラズマ密度が高く
なる。そして、プラズマ処理室において、プラズマ放電
が起こり易くなる。即ち、プラズマ生成室の高密度プラ
ズマがメッシュプレートの開口部を介してプラズマ処理
室に漏洩し、被処理物（基体）がプラズマ損傷を受ける
原因となる。

【００３３】一方、メッシュプレートに設けられた開口
部の径をプラズマのデバイ長の２倍以下とすることによ
って、メッシュプレートの開口部の中心部には空間電荷
領域が存在し得なくなる。即ち、メッシュプレートの開
口部全体がシース領域となっており、開口部には電界が
加わっているので、プラズマ中の荷電粒子はメッシュプ
レートに捕獲されてしまい、プラズマ処理室におけるプ
ラズマ密度が大きく低下する。言い換えれば、プラズマ
中の荷電粒子をメッシュプレートによって効果的に遮蔽
することができ、被処理物（基体）に対するプラズマ損
傷を大きく低減することができる。

【００３４】通常、被処理物は、プラズマ処理室内に配
設された被処理物載置部に載置されている。被処理物載
置部を或る一定電位に保ったとしても、被処理物の表面
は、プラズマ処理中のプラズマ損傷等に起因して必ずし
もこの一定電位に制御されるとは限らない。例えば、プ
ラズマ処理装置がプラズマＣＶＤ装置のような薄膜形成
装置であり、例えばＳｉＯ₂膜を成膜する場合、プラズ
マ損傷の発生によって、ＳｉＯ₂膜中に酸素欠損を有す
るような欠陥が生じ、これが正電荷を発生し得る。そし
て、この正電荷によって、被処理物載置部がたとえ接地
されていたとしても、被処理物の表面電位は正になる。

【００３５】本発明の第２の態様に係るプラズマ処理装
置においては、メッシュプレートに印加する電圧Ｖ
₀を、０＜Ｖ₀≦３０ボルトに制御することで、メッシュ
プレート近傍のプラズマ空間電位を被処理物の表面電位
に出来るだけ近づける。その結果、メッシュプレート近
傍のプラズマ空間電位と被処理物の表面電位との間の電
位差によってプラズマ中の荷電粒子がこれらの間で加速
されそして被処理物に衝突することを、効果的に防ぐこ
とができる。それ故、被処理物にプラズマ損傷が発生す
ることを効果的に防止することができる。

【００３６】

【実施例】以下、図面を参照して、実施例に基づき本発
明を説明する。尚、実施例のプラズマ処理装置において
は、金属製のメッシュプレートによって、プラズマ処理
装置の内部をプラズマ生成室とプラズマ処理室に分離す
る。そして、このようなプラズマ処理装置を用いて、プ
ラズマ損傷の発生を抑制しつつ、基体である半導体基板
上に半導体素子（例えばＭＩＳトランジスタ）を作製す
るために薄膜を成膜したり、薄膜をプラズマエッチング
したり、あるいは、半導体素子作製工程にて用いられる
フォトレジストのアッシング（灰化）を行う。尚、半導
体基板には、その全体が半導体によって構成されるバル
ク形構成による基板はもとより、例えば絶縁性若しくは
半絶縁性基板上に単結晶半導体層、多結晶半導体層、非
晶質半導体層が形成された構成による基板をも包含され
る。

【００３７】尚、実施例１〜実施例３は、本発明の第１
の態様に係るプラズマ処理装置（具体的には、膜形成を
目的とした平行平板型のリモートプラズマＣＶＤ装置）
に関し、実施例４及び実施例５は、本発明の第２の態様
に係るプラズマ処理装置（具体的には、膜形成を目的と
した平行平板型のリモートプラズマＣＶＤ装置）に関す
る。また、実施例６〜実施例８は、本発明の第１の態様
に係るプラズマ処理装置を用いた、本発明の第１の態様
に係るプラズマ処理方法あるいは本発明の第１及び第２
の態様に係る半導体装置の作製方法に関する。更には、
実施例９は、本発明の第２の態様に係るプラズマ処理装
置を用いた、本発明の第１の態様に係るプラズマ処理方
法に関する。

【００３８】（実施例１）実施例１は、本発明の第１の
態様に係るプラズマ処理装置である。実施例１における
プラズマ処理装置は、膜形成を目的とした平行平板型の
リモートプラズマＣＶＤ装置である。その概略の構造を
図１に示す。実施例１のプラズマ処理装置は、基本的に
はプラズマ生成室１０とプラズマ処理室２０を備えてい
る。

【００３９】プラズマ生成室１０は、円板形の金属製の
外壁部材１１と円筒形の金属製の外壁部材１２とから構
成されている。即ち、プラズマ処理装置は、金属製の外
壁部材１１，１２，２１によって外気と隔離されてい
る。プラズマ生成室１０には、バルブ１８付きのガス排
気部１７が設けられており、図示しない排気ポンプによ
りプラズマ生成室１０内のガスを排気し、プラズマ生成
室１０内を真空引きする。プラズマ生成室１０へのプラ
ズマ発生用ガスの導入は、外壁部材１１に設けられたバ
ルブ１６付きガス導入部１５から行う。ＳｉＯ₂を成膜
する場合、Ｏ₂ガス及びＨｅガスをガス導入部１５から
プラズマ生成室１０内に導入する。プラズマを生成させ
るために、外壁部材１１に取り付けられた電力導入端子
１３を経て上部電極１４にＲＦ電力（１３．５６ＭＨ
ｚ）が供給される。

【００４０】プラズマ処理室２０は、円筒形の金属製の
外壁部材２１から構成されている。プラズマ処理室２０
には、ガス導入部２２、バルブ２６付きのガス排気部２
５、バルブ２８付きのガス排気部２７が備えられてい
る。ガス導入部２２から導入されたガスは、リング状の
ガス拡散器２３に設けられた多数の小孔からプラズマ処
理室２０の内部に均一に拡散される。そしてプラズマ処
理室２０に備えられたガス排気部２７から、図示しない
排気ポンプによって排気される。一方、プラズマ生成室
１０内に導入されたプラズマ発生用のガスは図１の下方
に流れ、プラズマ処理室２０のガス排気部２７から排気
される。プラズマ処理室２０の底部には、加熱用ヒータ
ー（図示せず）を備えそして電気的に接地された被処理
物載置部２４が配設されている。この被処理物載置部２
４上にプラズマ処理すべき被処理物（例えばウエハ）５
０を載置する。

【００４１】プラズマ生成室１０とプラズマ処理室２０
とは、円筒形の金属製の外壁部材１２で結ばれている。
外壁部材１２の一部分は、プラズマ処理室２０の外壁部
材２１を介してプラズマ処理室２０の内部に収納されて
おり、プラズマ処理室２０内の外壁部材１２の端部はガ
ス拡散器２３の上方に位置する。

【００４２】外壁部材１２にはメッシュプレート４０が
配設されている。メッシュプレート４０は、絶縁材（図
示せず）を介して支持部材４４によって外壁部材１２に
取り付けられている。尚、外壁部材１２の構造や組立方
法、メッシュプレートの取付け方法は適宜変更すること
ができる。

【００４３】メッシュプレート４０は、プラズマ生成室
１０とプラズマ処理室２０とを空間的に分離する。メッ
シュプレート４０は金属板から成り、その平面形状は、
図１に示した実施例１のプラズマ処理装置の場合には円
板状である。この円板状のメッシュプレートには、円形
の複数の開口部４３が開けられている。プラズマは、プ
ラズマ生成室１０内で、上部電極１４とメッシュプレー
ト４０との間で発生する。

【００４４】実施例１におけるメッシュプレートには、
０．５ｍｍ径の開口部４３（平面形状は円形）が、一辺
１．０ｍｍの正三角形の頂点上に多数配置されている。
メッシュプレート４０は接地されている。プラズマ生成
室１０で生成したプラズマの、式（１）で表わされるデ
バイ長λ_Dは０．３３ｍｍ程度である。従って、開口部
４３の径（直径）は、プラズマ生成室１０で生成したプ
ラズマのデバイ長λ_Dの２倍以下である。

【００４５】実施例１において、プラズマ生成室１０に
導入されたガスは、メッシュプレート４０に設けられた
開口部４３を通り抜けてプラズマ処理室２０に流入す
る。開口部４３の径をデバイ長λ_Dの２倍以下とするこ
とによって、効果的にプラズマ中の荷電粒子を遮蔽する
ことができ、被処理物５０に対して電気的に中性の励起
された原子種若しくは分子種が主に照射される。その結
果、被処理物５０（基体）に対するプラズマ損傷を大幅
に低減することができる。

【００４６】一例として、アルゴンガスを用いたリモー
トプラズマ法において、実施例１のプラズマ処理装置の
メッシュプレート４０直下の電子密度と、電力導入端子
１３を経て上部電極１４に供給された１３．５６ＭＨｚ
のＲＦ電力（以下、供給ＲＦＦ電力と呼ぶ）との関係を
図２に示す。アルゴンガスの流量を３０ｓｃｃｍ、圧力
を４０Ｐａ（３００ミリトル）とした。プラズマ診断法
は、例えば、AppiledPhysics Letters 65 (2), 1994, p
162 Sano, et al., に示されたラングミュアプローブ解
析を応用した手法に基づいている。

【００４７】図２において、曲線（ａ）は、メッシュプ
レートに設けられた直径２．０ｍｍの円形形状の開口部
が一辺４．０ｍｍの正三角形の頂点に配置されている場
合の電子密度を示す。また、曲線（ｂ）は、メッシュプ
レートに設けられた直径１．０ｍｍの円形形状の開口部
が一辺２．０ｍｍの正三角形の頂点に配置されている場
合の電子密度を示す。更に、曲線（ｃ）は実施例１の場
合、即ち、メッシュプレートに設けられた直径０．５ｍ
ｍの円形形状の開口部が一辺１．０ｍｍの正三角形の頂
点に配置されている場合の電子密度を示す。尚、直径
２．０ｍｍ及び１．０ｍｍの開口部においては、開口部
の径はデバイ長の２倍を越えている。各メッシュプレー
トの開口率は、全て２２．７％で等しい。

【００４８】図２から明らかなように、メッシュプレー
トの開口率が等しいにも拘わらず、電子密度が大きく異
なっている。曲線（ｂ）と曲線（ｃ）を比較すると、電
子密度は２桁以上も異なっていることが判る。実施例１
による曲線（ｃ）の電子密度が低い理由は、前述したよ
うに、メッシュプレートに設けられた開口部の径がデバ
イ長の２倍以下であり、プラズマ中の荷電粒子がメッシ
ュプレートによって効果的に遮蔽されているからであ
る。

【００４９】（実施例２）実施例２は、実施例１の変形
である。実施例２が実施例１と相違する点は、メッシュ
プレートの数にある。実施例１においてはメッシュプレ
ートを１枚とした。一方、実施例２においてはメッシュ
プレートを３枚とした。実施例２のプラズマ処理装置の
概要を図３に模式的に示す。

【００５０】実施例２においては、外壁部材１２にメッ
シュプレート４０，４１，４２が配設されている。尚、
外壁部材１２の端部にメッシュプレート４２が配設され
ている。各メッシュプレート４０，４１，４２は、絶縁
材（図示せず）を介して支持部材４４によって外壁部材
１２に取り付けられている。各メッシュプレート４０，
４１，４２は接地されている。尚、外壁部材１２の構造
や組立方法、メッシュプレートの取付け方法は適宜変更
することができる。こうして、外壁部材１２とメッシュ
プレート４０，４１によってプラズマ分離室３０が形成
され、外壁部材１２とメッシュプレート４１，４２によ
ってプラズマ分離室３１が形成される。尚、実施例２に
おいては、外壁部材１２とメッシュプレート４０，４
１，４２との間には隙間４５が形成されている。即ち、
外壁部材１２の内径は、メッシュプレート４０，４１，
４２の外径よりも大きい。

【００５１】外壁部材１２にはバルブ３５付きガス排気
部３４が設けられている。即ち、メッシュプレート４０
とメッシュプレート４１との間のプラズマ分離室３０に
はガス排気部３４が設けられている。尚、メッシュプレ
ート４１とメッシュプレート４２との間にガス排気部を
設けてもよい。あるいは又、各プラズマ分離室にガス排
気部を設けてもよい。プラズマ分離室は、図示しない排
気ポンプにより排気され、真空引きされる。

【００５２】メッシュプレート４０，４１，４２は、プ
ラズマ生成室１０とプラズマ処理室２０とを空間的に分
離する。メッシュプレート４０，４１，４２は、例えば
同一サイズの金属板であり、その平面形状は、図３に示
した実施例２のプラズマ処理装置の場合には円板状であ
る。この円板状のメッシュプレート４０，４１，４２に
は、円形の複数の開口部４３が開けられている。実施例
２におけるメッシュプレート４０，４１，４２には、実
施例１と同様に、０．５ｍｍ径の開口部４３（平面形状
は円形）が、一辺１．０ｍｍの正三角形の頂点上に多数
設けられている。

【００５３】即ち、プラズマ生成室１０における電子密
度をｎ_e、電子温度をＴ_eとしたとき、プラズマ生成室１
０に隣接したメッシュプレート４０に設けられた開口部
４３の径ｒは、ｒ≦２（ｋＴ_eε₀／ｎ_eｅ²）^1/2を満足
している。

【００５４】尚、メッシュプレート４０，４１，４２の
それぞれにおける開口部４３の径は同一でなくともよ
い。例えば、メッシュプレート４１に設けられた開口部
４３の径を、メッシュプレート４０に設けられた開口部
４３の径より大きくしてもよい。その理由は、メッシュ
プレートで仕切られた２つの空間の内、プラズマ生成室
１０に遠い側の空間におけるプラズマの電子密度は、プ
ラズマ生成室１０に近い側の空間におけるプラズマの電
子密度よりも、例えば１０^-2オーダーで小さくなり、そ
の結果、デバイ長λ_Dの値が大きくなるからである。同
様の理由で、メッシュプレート４２に設けられた開口部
４３の径を、メッシュプレート４１に設けられた開口部
４３の径より大きくしてもよい。但し、複数のメッシュ
プレートの内、少なくとも１枚のメッシュプレートにお
いて、かかるメッシュプレートに設けられた開口部の径
の大きさを、かかるメッシュプレートで仕切られた２つ
の空間の内、プラズマ生成室１０に近い側の空間におけ
るプラズマのデバイ長の２倍以下とする必要がある。

【００５５】実施例２においては、プラズマ生成室１０
に導入されたガスは、メッシュプレート４０，４１，４
２に設けられた開口部４３、及び外壁部材１２と各メッ
シュプレート４０，４１，４２との間に設けられた狭い
隙間４５を通り抜けてプラズマ処理室２０に流入する。
このような構造にすることで、プラズマ処理室２０内に
ガス拡散器２３から導入されたガスが、図３の上方に逆
拡散してプラズマ生成室１０まで到達することを困難に
している。

【００５６】（実施例３）実施例３も、実施例１の変形
である。実施例３が実施例１と相違する点は、メッシュ
プレートの数、及びメッシュプレートの構造にある。実
施例３においてはメッシュプレートを２枚とした。実施
例３のプラズマ処理装置の概要を図４に模式的に示す。

【００５７】実施例３のプラズマ処理装置には、２つの
メッシュプレート４０Ａ，４１Ａが配設されている。メ
ッシュプレート４０Ａの構造は、実施例１にて説明した
メッシュプレート４０と同じ構造である。一方、メッシ
ュプレート４１Ａは、ガス拡散器としての機能も有して
いる。即ち、メッシュプレート４１Ａは、中空円盤構造
を有し、上板４１Ｂ及び下板４１Ｃには開口部４３が設
けられている。また、メッシュプレート４１Ａの中空部
４１Ｄにはガス導入部２２が接続されており、メッシュ
プレート４１Ａの中空部４１Ｄに導入されたガスは下板
４１Ｃに設けられた開口部４３からプラズマ処理室２０
の内部に均一に拡散される。しかも、プラズマ生成室１
０に導入されたガスは、メッシュプレート４０Ａ、４１
Ａに設けられた開口部４３を通り抜けてプラズマ処理室
２０に流入する。メッシュプレート４０Ａ及び４１Ａ
は、接地されている。メッシュプレート４０Ａ，４１Ａ
には、０．５ｍｍ径の開口部４３（平面形状は円形）
が、一辺１．０ｍｍの正三角形の頂点上に多数設けられ
ている。開口部４３の径は、プラズマ生成室１０で生成
したプラズマのデバイ長λ_Dの２倍以下である。

【００５８】（実施例４）実施例４は、本発明の第２の態様に係るプラズマ処理装
置に関する。実施例４におけるプラズマ処理装置は、平
行平板型のプラズマＣＶＤ装置である。その概略の構造
を図５に示す。実施例４のプラズマ処理装置が実施例１
と相違する点は、メッシュプレート４０に電圧（Ｖ₀）
を印加するために可変直流電源４６を備えている点にあ
る。その他の構成は実施例１にて説明したプラズマ処理
装置と同じであり、詳細な説明は省略する。尚、メッシ
ュプレート４０に印加する電圧Ｖ₀を、０ボルト＜Ｖ₀≦
３０ボルトの範囲で制御する。メッシュプレート４０に
設けられた開口部４３の径は、プラズマ生成室１０で生
成したプラズマのデバイ長λ_Dの２倍を越えてもよい
が、デバイ長の２倍以下とすることが好ましい。

【００５９】一例として、アルゴンガスを用いたリモー
トプラズマ法において、実施例４のプラズマ処理装置の
メッシュプレート４０直下におけるプラズマ空間電位
（プラズマポテンシャル）と、メッシュプレート４０に
印加した電圧（Ｖ₀）との関係を図６の（Ａ）に示す。
電力導入端子１３を経て上部電極１４に供給されたＲＦ
電力（１３．５６ＭＨｚ）を１０Ｗ、アルゴンガス流量
を３０ｓｃｃｍ、アルゴンガス圧力を４０Ｐａ（３００
ミリトル）とした。図６の（Ａ）から、プラズマ空間電
位（プラズマポテンシャル）は、メッシュプレートに印
加される電圧（Ｖ₀）の変化に対して、ほぼ直線的に変
化していることが判る。尚、供給ＲＦ電力を５Ｗ〜２０
Ｗまで変化させたが同様の傾向が認められた。

【００６０】また、メッシュプレート４０直下の電子密
度と、電力導入端子１３を経て上部電極１４に供給され
たＲＦ電力（１３．５６ＭＨｚ）の関係を図６の（Ｂ）
に示す。アルゴンガス流量を３０ｓｃｃｍ、アルゴンガ
ス圧力を６７Ｐａ（５００ミリトル）とした。図６の
（Ｂ）から、電子密度は供給ＲＦ電力に比例して増加し
ていることが判る。尚、メッシュプレートに印加される
電圧を−２０ボルトから＋２０ボルトまで変化させたが
同様の傾向が認められた。

【００６１】（実施例５）実施例５は、実施例４で説明
したプラズマ処理装置の変形である。図７に示す実施例
５のプラズマ処理装置には、実施例４のプラズマ処理装
置と異なり、２つのメッシュプレート４０Ａ，４１Ａが
配設されている。メッシュプレート４０Ａの構造は、実
施例４にて説明したメッシュプレート４０と同じ構造で
ある。一方、メッシュプレート４１Ａは、実施例３で説
明したメッシュプレート４１Ａと同じ構造を有する。メ
ッシュプレート４０Ａ及び４１Ａには、可変直流電源４
６Ａ，４７Ａから直流が供給される。

【００６２】（実施例６）実施例６は、プラズマ処理室
に配置された基体上に薄膜を成膜するプラズマ処理方法
に関する。実施例６においては、薄膜はＳｉＯ₂膜から
成るゲート絶縁膜とした。また、基体は、単結晶半導体
材料、具体的にはシリコン半導体基板から成る。

【００６３】実施例６においては、本発明の第１の態様
に係るプラズマ処理装置を用いた。即ち、実施例６にお
いては、プラズマ生成室１０とプラズマ処理室２０の間
に、メッシュプレート４０Ａ，４１Ａが配設された実施
例３にて説明した構造を有する平行平板型のプラズマＣ
ＶＤ装置から成るプラズマ処理装置を用いた。メッシュ
プレート４０Ａ，４１Ａに設けられた開口部４３の径
は、プラズマ生成室１０で生成したプラズマのデバイ長
λ_Dの２倍以下である。尚、メッシュプレート４０Ａ，
４１Ａは接地されている。

【００６４】これによって、プラズマ生成室１０で発生
したプラズマ中の電子あるいは正負イオンの荷電粒子が
メッシュプレート４０Ａ、４１Ａを介してプラズマ処理
室２０に漏洩することを効果的に抑制することができ
る。その結果、被処理物載置部２４に載置された基体で
あるシリコン半導体基板に、中性ラジカル、即ち、電気
的に中性の励起原子種若しくは励起分子種が主に照射さ
れる。従って、基体（例えばシリコン半導体基板）の表
面あるいはその上に形成される絶縁膜（例えばＳｉＯ₂
から成るゲート絶縁膜）が荷電粒子によって損傷を受け
ることを効果的に防止できる。尚、プラズマ処理装置
は、実施例３にて説明したプラズマ処理装置に限定され
るものではない。

【００６５】図２及び図６の（Ｂ）に示したように、供
給ＲＦ電力が増加するに伴い、プラズマ中の電子密度が
増加するので、シリコン半導体基板から成る基体へのプ
ラズマ損傷の発生を抑制するためには、供給ＲＦ電力
を、放電を維持できる範囲において出来る限り低くする
ことが望ましい。尚、以下の各実施例においても同様で
ある。

【００６６】このようなプラズマ処理装置を用いて、ゲ
ート絶縁膜を基体であるシリコン半導体基板上に形成す
る。実施例６においては、具体的には、基体として、ボ
ロンＢが１０¹⁵atoms／ｃｍ³ドープされたｐ型のシリコ
ン単結晶基板を用いた。そして、その一主面上に、基板
温度を２７０゜Ｃとして、図４に示した平行平板型のプ
ラズマＣＶＤ装置から成るプラズマ処理装置を用いて、
ＳｉＯ₂から成り厚さ１００ｎｍのゲート絶縁膜を成膜
した。そのために、ガス導入部１５から酸素Ｏ₂ガス及
びＨｅガスをプラズマ生成室１０に供給し、一方、ガス
導入部２２からモノシランＳｉＨ₄ガス及びＨｅガスを
プラズマ処理室２０に供給した。

【００６７】次いで、ゲート絶縁膜の上にアルミニウム
の蒸着膜から成るゲート電極を形成して、ＭＩＳキャパ
シタ（ＭＩＳダイオード）を作製した。そして、その電
気容量−電圧（Ｃ−Ｖ）特性を測定した。測定結果を図
８の（Ａ）に示す。

【００６８】また、プラズマ損傷の発生低減を、半導体
装置の特性面から確認するために、比較例１として、直
径１．０ｍｍの円形形状の開口部が一辺２．０ｍｍの正
三角形の頂点に多数配置されているメッシュプレートを
用いて、実施例６と同様の方法・条件でＭＩＳキャパシ
タ（ＭＩＳダイオード）を作製した。そして、その電気
容量−電圧（Ｃ−Ｖ）特性を測定した。比較例１の測定
結果を図８の（Ｂ）に示す。尚、開口部の径が１．０ｍ
ｍの場合、かかる開口部の径は、プラズマ生成室１０で
生成したプラズマのデバイ長λ_Dの２倍を越えている。

【００６９】図８から明らかなように、実施例６（開口
部の径が０．５ｍｍ）の場合、フラットバンド電圧は−
０．８９Ｖであり、比較例１（開口部の径が１．０ｍ
ｍ）の場合、フラットバンド電圧は−２．１６Ｖであっ
た。即ち、比較例１の場合と比較して、実施例６の場合
の方がフラットバンド電圧のシフトが少ない。このこと
は、プラズマ損傷によって生成されるゲート絶縁膜中の
正電荷は、実施例６の場合の方が少ないことを意味して
いる。また、ミッドギャップにおける界面準位密度は、
実施例６及び比較例１の場合、それぞれ、２．３×１０
¹⁰ｃｍ^-2ｅＶ^-1及び７．１×１０¹¹ｃｍ^-2ｅＶ^-1であっ
た。実施例６の場合、界面準位密度が小さいことから、
ゲート絶縁膜に対するプラズマ損傷が少ないことが判
る。

【００７０】メッシュプレートに設けられた開口部の径
をデバイ長の２倍以下にすることによるプラズマ遮蔽効
果は、上述のＭＩＳキャパシタ（ＭＩＳダイオード）の
みに当てはまるものではなく、ＴＦＴを始めとするＭＩ
Ｓトランジスタ作製に適用される効果であることはいう
までもない。

【００７１】（実施例７）実施例７も、プラズマ処理室
に配置された基体上に薄膜を成膜するプラズマ処理方法
に関する。更に、実施例７は、本発明の第１の態様に係
る半導体装置の作製方法に関する。即ち、実施例７は、
半導体装置が絶縁ゲート型電界効果トランジスタ（具体
的にはＴＦＴ）であり、プラズマ処理室に配置された基
体上に絶縁膜を成膜する半導体装置の作製方法に関す
る。実施例７においては、絶縁膜はＳｉＯ₂膜から成る
ゲート絶縁膜とした。また、基体は、レーザでの加熱に
よって多結晶化された多結晶シリコン層から成る。

【００７２】実施例７においても、本発明の第１の態様
に係るプラズマ処理装置を用いた。即ち、実施例３で説
明した構造を有する平行平板型のプラズマＣＶＤ装置か
ら成るプラズマ処理装置を用いたが、かかるプラズマ処
理装置に限定されるものではない。以下、図９及び図１
０の工程図を参照して、実施例７のプラズマ処理方法あ
るいは半導体装置の作製方法を説明する。尚、実施例７
においては、メッシュプレート４０Ａ，４１Ａに電圧を
印加していない。また、メッシュプレート４０Ａ，４１
Ａには、０．５ｍｍ径の開口部４３（平面形状は円形）
が、一辺１．０ｍｍの正三角形の頂点上に多数設けられ
ている。

【００７３】［工程−７００］先ず、ガラス基板１００
上にＢ（ボロン）ドープの水素含有アモルファスシリコ
ン（ａ−Ｓｉ：Ｈ，Ｂ）若しくはＰ（りん）ドープの水
素含有のアモルファスシリコン（ａ−Ｓｉ：Ｈ，Ｐ）か
ら成る第１の半導体層１０１をプラズマＣＶＤ法によっ
て成膜した。次に、フォトリソグラフィ技術及びエッチ
ング技術によって第１の半導体層１０１をパターニング
して、ソース・ドレイン領域形成予定領域上に第１の半
導体層１０１を残した（図９の（Ａ）参照）。

【００７４】［工程−７１０］その後、第１の半導体層
１０１の上及び露出したガラス基板１００の上に、例え
ばノンドープの水素含有のアモルファスシリコン（ａ−
Ｓｉ：Ｈ）から成る第２の半導体層１０２をＣＶＤ法で
成膜する（図９の（Ｂ）参照）。

【００７５】［工程−７２０］そして、第２の半導体層
１０２にエキシマレーザ光を照射するエキシマレーザア
ニール法によって、第２の半導体層１０２を多結晶化す
る。これと同時に、第１の半導体層１０１から第２の半
導体層１０２へ不純物が熱拡散し、第１の半導体層１０
１とその上の第２の半導体層１０２によってソース・ド
レイン領域１０３が形成される。尚、ソース・ドレイン
領域の間の第２の半導体層１０２はチャネル形成領域１
０４に相当する（図９の（Ｃ）参照）。第２の半導体層
１０２は、レーザでの加熱によって多結晶化された多結
晶シリコン層となり、基体に相当する。

【００７６】［工程−７３０］次に、図４に示したプラ
ズマ処理室２０内の被処理物載置部２４に基体を載置し
（具体的にはガラス基板１００を載置し）、ＳｉＯ₂か
ら成るゲート絶縁膜１０５を基体上に成膜する。チャネ
ル形成領域１０４上のＳｉＯ₂から成るゲート絶縁膜１
０５の厚さを０．２μｍとした（図１０の（Ａ）参
照）。

【００７７】［工程−７４０］その後、ソース・ドレイ
ン領域１０３の上方のゲート絶縁膜１０５に対して、フ
ォトリソグラフィ技術及びエッチング技術によって開口
部を形成し、次いで、開口部内を含むゲート絶縁膜１０
５上に、例えばアルミニウム系合金から成る金属配線材
料を例えばスパッタ法や真空蒸着法にて成膜し、かかる
金属配線材料をフォトリソグラフィ技術及びエッチング
技術によってパターニングする。併せて、チャネル形成
領域１０４の上方の金属配線材料をパターニングする。
これによって、ソース・ドレイン電極１０６及びゲート
電極１０７を形成することができる（図１０の（Ｂ）参
照）。こうしてＴＦＴを完成させた。

【００７８】ゲート幅（Ｗ）＝１０μｍ、ゲート長
（Ｌ）＝１０μｍのｐチャネル型ＴＦＴの、ドレイン電
圧（Ｖ_D）＝−１Ｖにおけるドレイン電流（Ｉ_D）−ゲー
ト電圧（Ｖ_G）特性を評価した。その結果を図１１の
（Ａ）に示す。

【００７９】また、比較例２として、直径１．０ｍｍの
円形形状の開口部が一辺２．０ｍｍの正三角形の頂点に
多数配置されているメッシュプレートを用いて、実施例
７と同様の同様の方法・条件でｐチャネル型ＴＦＴを作
製した。そして、そのドレイン電流（Ｉ_D）−ゲート電
圧（Ｖ_G）特性を評価した。比較例２の測定結果を図１
１の（Ｂ）に示す。尚、実施例７（開口部の径が０．５
ｍｍ）の場合、かかる開口部の径は、プラズマ生成室１
０で生成したプラズマのデバイ長λ_Dの２倍以下であ
る。一方、比較例２（開口部の径が１．０ｍｍ）の場
合、かかる開口部の径はデバイ長の２倍を越えている。

【００８０】図１１から明らかなように、実施例７にお
いては、オフ電圧、即ちフラットバンド電圧のマイナス
方向のシフトが−０．９Ｖであるのに対して、比較例２
においては、フラットバンド電圧のマイナス方向のシフ
トが−２．０Ｖとなった。即ち、開口部の径がデバイ長
の２倍を越えている場合の方が、フラットバンド電圧の
マイナス方向のシフトが大きい。

【００８１】また、サブスレッショールドスイング値
（サブスレッショールド係数）は、実施例７の場合、
０．１２５Ｖ／decadeであるのに対し、比較例２の場
合、０．２３Ｖ／decadeとなっている。即ち、開口部の
径がデバイ長の２倍以下である方が、トランジスタの立
ち上がり特性が優れていることを示している。

【００８２】更に、オン電流についても、実施例７の場
合、１９．２３μＡ（Ｖ_G＝−５Ｖ）であるのに対し、
比較例２の場合４．７６μＡ（Ｖ_G＝−７Ｖとした）と
なっており、開口部の径がデバイ長の２倍以下の方がオ
ン電流が大きい。

【００８３】電界効果移動度は、実施例７及び比較例２
のそれぞれにおいて、４００ｃｍ^2/Ｖｓ及び８８ｃｍ²
／Ｖｓであり、これらの結果からも、開口部の径がデバ
イ長の２倍以下である方が、プラズマ損傷の発生が少な
く、ゲート絶縁膜／基体の界面特性が優れていることが
判る。

【００８４】また、ＴＦＴに適用される本発明のプラズ
マ処理方法あるいは半導体装置の作製方法は、上述の作
製工程、又は上述の素子構造にのみ適用されるものでは
ない。

【００８５】（実施例８）実施例８も、プラズマ処理室
に配置された基体上に薄膜を成膜するプラズマ処理方法
に関する。更に、実施例８は、本発明の第２の態様に係
る半導体装置の作製方法に関する。即ち、実施例８は、
半導体装置が太陽電池であり、プラズマ処理室に配置さ
れた基体上に保護用絶縁膜を成膜する半導体装置の作製
方法に関する。基体は、例えばガラス基板上に形成され
た、単結晶半導体材料層、アモルファス半導体材料層又
は多結晶半導体材料層から構成すればよい。保護用絶縁
膜は、ＳｉＯ₂膜、ＳｉＮ膜、ＳｉＯＮ膜、あるいはこ
れらの膜の積層構造から構成することができる。

【００８６】実施例８においても、本発明の第１の態様
に係るプラズマ処理装置を用いた。即ち、実施例３で説
明した構造を有する平行平板型のプラズマＣＶＤ装置か
ら成るプラズマ処理装置を用いたが、かかるプラズマ処
理装置に限定されるものではない。尚、実施例８におい
ては、メッシュプレート４０Ａ，４１Ａに電圧を印加し
ていない。また、メッシュプレート４０Ａ，４１Ａに
は、０．５ｍｍ径の開口部４３（平面形状は円形）が、
一辺１．０ｍｍの正三角形の頂点上に多数設けられてい
る。

【００８７】図１２に、実施例８の半導体装置である太
陽電池の模式的な一部断面図を示す。実施例８において
は、例えばガラス基板２００上に下部電極２０１を形成
した後、この上にｎ型のアモルファスシリコンから成る
第１の半導体層２０２、ノンドープ即ち真性のアモルフ
ァスシリコンから成る第２の半導体層２０３、ｐ型のア
モルファスシリコンから成る第３の半導体層２０４を、
順次、例えば本発明の第１の態様に係るプラズマ処理方
法に基づいたプラズマＣＶＤ法によって成膜する。その
後、第３の半導体層２０３の上に、例えばＩＴＯ（Ｉｎ
とＳｎの複合酸化膜）から成る透明電極２０５を被着形
成する。その後、各層をパターニングする。

【００８８】次いで、全面に、本発明の第２の態様に係
る半導体装置の作製方法に基づき、例えばＳｉＯ₂、Ｓ
ｉＮあるいはＳｉＯＮから成る表面の保護用絶縁膜２０
６を形成する。このように、本発明の第２の態様に係る
半導体装置の作製方法を適用することにより、半導体層
に損傷を与えることなく、高エネルギー変換効率の太陽
電池を作製することができる。

【００８９】（実施例９）実施例９も、プラズマ処理室
に配置された基体上に薄膜を成膜するプラズマ処理方法
に関する。実施例９においては、薄膜はＳｉＯ₂膜から
成るゲート絶縁膜とした。また、基体は、単結晶半導体
材料、具体的にはシリコン半導体基板から成る。

【００９０】実施例９が実施例６と相違する点は、実施
例９においては、本発明の第２の態様に係るプラズマ処
理装置を用いた点にある。即ち、実施例９においては、
実施例５にて説明した構造を有する平行平板型のプラズ
マＣＶＤ装置から成るプラズマ処理装置を用いた。尚、
メッシュプレート４０Ａ，４１Ａには可変直流電源４６
Ａ，４７Ａから直流が供給される。メッシュプレート４
０Ａ，４１Ａに電圧を印加することによって、メッシュ
プレート４０Ａ，４１Ａ近傍のプラズマ空間電位と基体
の表面電位との間の電位差を０に近づけ、プラズマ中の
荷電粒子がこれらの間で加速されそして基体あるいは成
膜されつつある薄膜や絶縁膜等に衝突することを効果的
に防ぐ。そして、被処理物載置部２４に載置された基体
には、中性ラジカル、即ち、電気的に中性の励起原子種
若しくは励起分子種が主に照射される。従って、基体
（例えばシリコン半導体基板）の表面あるいはその上に
形成される薄膜や絶縁膜（例えばＳｉＯ₂から成るゲー
ト絶縁膜）が荷電粒子によって損傷を受けることを効果
的に防止できる。尚、プラズマ処理装置は、実施例５に
て説明したプラズマ処理装置に限定されるものではな
い。

【００９１】実施例９においては、実施例６と同様に、
ゲート絶縁膜を基体であるシリコン半導体基板上に形成
する。実施例９においては、具体的には、基体として、
ボロンＢが１０¹⁵atoms／ｃｍ³ドープされたｐ型のシリ
コン単結晶基板を用いた。そして、その一主面上に、基
板温度を２７０゜Ｃとして、図７に示した平行平板型の
プラズマＣＶＤ装置から成るプラズマ処理装置を用い
て、ＳｉＯ₂から成り厚さ０．１μｍのゲート絶縁膜を
成膜した。次いで、ゲート絶縁膜の上にアルミニウムの
蒸着膜から成るゲート電極を形成して、ＭＩＳキャパシ
タ（ＭＩＳダイオード）を作製した。

【００９２】メッシュプレート４０Ａ，４１Ａに印加さ
れる電圧（Ｖ₀）を変化させて、各種のＭＩＳキャパシ
タ（ＭＩＳダイオード）を作製した。尚、メッシュプレ
ート４０Ａ，４１Ａには同一の電圧（Ｖ₀）を印加し
た。そして、作製したＭＩＳキャパシタ（ＭＩＳダイオ
ード）の高周波１ＭＨｚにおける電気容量−電圧特性
（Ｃ−Ｖ特性）を測定することにより、ゲート絶縁膜と
ゲート電極の界面の評価を行った。

【００９３】測定結果を図１３に示す。図１３の（Ａ）
は、メッシュプレート４０Ａ，４１Ａに印加した電圧
（Ｖ₀）が＋１５Ｖのときのものであり、図１３の
（Ｂ）はＶ₀が−４５Ｖのときのものである。図１３か
ら明らかなように、Ｖ₀が＋１５Ｖの場合、フラットバ
ンド電圧は−０．８９Ｖとなり、Ｖ₀が−４５Ｖの場
合、フラットバンド電圧は−４．４４Ｖであった。即
ち、Ｖ₀が＋１５Ｖの場合の方が、フラットバンド電圧
シフトが少ない。言い換えれば、プラズマ損傷による、
ゲート絶縁膜中の正電荷の生成が少ない。ゲート絶縁膜
の電荷密度は、Ｖ₀が＋１５Ｖのとき、５×１０⁹ｃｍ^-2
であり、Ｖ₀が−４５Ｖのとき、１．８２×１０¹²ｃｍ
^-2であった。

【００９４】一方、ミッドギャップの界面準位密度は、
Ｖ₀が−４５Ｖのとき、１．２×１０¹²ｃｍ^-2ｅＶ^-1、Ｖ
₀が＋１５Ｖのとき、４．３×１０¹⁰ｃｍ^-2ｅＶ^-1であ
った。これより、メッシュプレートに＋１５Ｖの電圧Ｖ
₀を印加することによって、界面準位密度低減の効果が
得られる。言い換えれば、例えばトランジスタにおいて
は、サブスレッショールドスイング値（サブスレッショ
ールド係数）が小さく、トランジスタの立ち上がり特性
が優れている。

【００９５】図１４に、ゲート絶縁膜の電荷密度と、メ
ッシュプレートに印加した電圧Ｖ₀の関係を示す。ここ
では、メッシュプレート４０Ａ，４１Ａに等しい電圧Ｖ
₀を印加した。図１４から明らかなように、Ｖ₀が＋１５
Ｖにおいてゲート絶縁膜の電荷密度に最小点がある。こ
の条件下で、メッシュプレート４０Ａ，４１Ａ近傍のプ
ラズマ空間電位と基体の表面電位との間の電位差が略０
（即ち、略同一）となり、その結果、ゲート絶縁膜のプ
ラズマ損傷の発生が抑制され、ゲート絶縁膜の電荷密度
が低く抑えられていると考えられる。メッシュプレート
４０Ａ，４１Ａ近傍のプラズマ空間電位と基体の表面電
位との間の電位差が０から離れるに従い、ゲート絶縁膜
の電荷密度の値は高くなり、またそのばらつきも大きく
なる。図１４から、メッシュプレートに印加する電圧Ｖ
₀は、０ボルト＜Ｖ₀≦３０ボルト、好ましくは１０ボル
ト≦Ｖ₀≦３０ボルト、より好ましくは１０ボルト≦Ｖ₀
≦２０ボルトであることが判る。一般的には、ゲート絶
縁膜の電荷密度を評価すれば、かかる電荷によって基体
表面から外側に向かって形成される電場の強度を求める
ことができる。これによって、メッシュプレートと基体
との間の距離に応じたこの間の電位差を求めることがで
きる。従って、メッシュプレートに印加すべき電圧は、
かかる電位差を打ち消すことができるような電圧とすれ
ばよい。

【００９６】尚、メッシュプレート４０Ａ，４１Ａに異
なる電圧を印加してもよいが、それぞれに印加する電圧
の差が大きくなると、メッシュプレート４０Ａとメッシ
ュプレート４１Ａとの間で荷電粒子が大きく加速される
虞があるので、メッシュプレート４０Ａ，４１Ａに印加
する電圧は出来る限り同じ電圧であることが好ましい。

【００９７】このメッシュプレートへの印加電圧Ｖ₀の
制御によるプラズマ損傷発生の低減は、上述のＭＩＳキ
ャパシタ（ＭＩＳダイオード）のみに当てはまるもので
はなく、ＴＦＴを始めとするＭＩＳトランジスタ作製に
適用される効果であることはいうまでもない。例えば、
本発明の第２の態様に係るプラズマ処理装置を用いる点
を除き、実施例７と同様の工程でＴＦＴを作製すること
ができ、あるいは又、実施例８と同様の工程で太陽電池
を作製することができる。

【００９８】以上、本発明を好ましい実施例に基づき説
明したが、本発明はこの実施例に限定されるものではな
い。プラズマの放電の方式は、ＤＣ、ＲＦ、ＶＨＦ、マ
イクロ波、ＥＣＲ（電子サイクロトロン）プラズマ、ヘ
リコン波のいずれの方式であってもよい。

【００９９】実施例においては、プラズマ処理装置とし
て、専ら、膜形成を目的としたリモートプラズマＣＶＤ
装置を説明し、プラズマ処理方法として、プラズマ処理
室に配置された基体上に薄膜をプラズマＣＶＤ法で成膜
する方法を説明した。しかしながら、プラズマ処理方法
として、ＲＦ又はＤＣプラズマを用いたスパッタ法を挙
げることができ、プラズマ処理装置として、かかるスパ
ッタ法に適した、二極スパッタ装置、多極スパッタ装
置、マグネトロンスパッタ装置等から成るＤＣスパッタ
装置若しくはＲＦスパッタ装置を挙げることができる。
この場合においては、ターゲットと基体との間に本発明
の特徴であるメッシュプレートを配設することにより、
基体におけるプラズマ損傷の発生を抑制することができ
る。

【０１００】また、半導体装置を作製するためのエッチ
ング工程において、エッチャントが中性ラジカルである
ような場合ならば、ラジカルビームエッチング装置から
成る本発明のプラズマ処理装置を用いることにより、荷
電粒子（イオン又は電子）による基体への損傷発生を抑
制しながらドライエッチングを行うことができる。この
場合、エッチングガス（エッチャント）として、Ｓ
Ｆ₆、ＳｉＣｌ₄、ＣＦ₄、ＮＦ₃を例示することができ
る。

【０１０１】更には、半導体装置の作製等の各種の分野
におけるフォトリソグラフィ工程において、フォトレジ
ストを灰化（アッシング）する場合にも、本発明のプラ
ズマ処理装置を用いることにより、基体に対するプラズ
マ損傷の発生を抑制しながら、レジストの灰化（アッシ
ング）を行うことができる。この場合、一般に酸素ガス
の無声放電を行い酸素ラジカルの一種であるオゾンＯ₃
を発生させる。更には、オゾンの寿命を延ばすために例
えば波長２５４ｎｍの紫外線水銀ランプを照射しながら
レジストの灰化を行う方法がしばしば採られているが、
例えばプラズマ処理室の側壁に紫外線水銀ランプを配設
することにより、効率よく紫外線を酸素ラジカルに照射
することができる。

【０１０２】プラズマ放電させるガス種については、特
に制限はない。上述した、ＳｉＯ₂から成る絶縁膜の形
成のためのソースガスであるＳｉの原料ガスとして、モ
ノシランＳｉＨ₄ガスの他にも、ジシランＳｉ₂Ｈ₆ガス
や高次シランガスを用いることができる。また、酸化性
のガスとして、酸素ガスの他に、Ｎ₂Ｏ等の酸化窒素ガ
スを用いることができる。

【０１０３】絶縁膜あるいは薄膜はＳｉＯ₂に限られ
ず、ＳｉＮ、ＳｉＯＮの単層膜あるいはこれらの積層構
造とすることができる。尚、窒化膜（ＳｉＮ）あるいは
酸化窒化膜（ＳｉＯＮ）を成膜する場合には上述したガ
スに加え、例えばアンモニアガスを用いる。

【０１０４】本発明のプラズマ処理方法あるいは半導体
装置の作製方法は、実施例にて説明したＭＩＳ型構造を
有する半導体装置を作製する場合に限られるものではな
く、他の各種半導体装置の作製に適用することができ
る。また、基体は、シリコンに限られるものではなく、
Ｇｅ、ＳｉＧｅ固溶体、あるいはＳｉ−Ｇｅ系超格子等
の積層薄膜構造を有する場合、更には、これらの単結晶
材料、非晶質材料、多結晶材料等を挙げることができ
る。また、絶縁膜として、ゲート絶縁膜の他、層間絶縁
膜や平坦化絶縁膜を挙げることができる。

【０１０５】例えば図１５に模式的な一部断面図を示す
ように、図１０の（Ｂ）で示したＴＦＴに対して、例え
ば本発明の第１の態様に係るプラズマ処理方法あるいは
第１の態様に係る半導体装置の作製方法を適用して、Ｓ
ｉＮ又はＳｉＯＮから成る層間絶縁膜１１０を全面に形
成する。次いで、層間絶縁膜１１０に開口部を形成し、
その後、開口部内を含む層間絶縁膜１１０上に、例えば
アルミニウム系合金から成る金属配線材料を例えばスパ
ッタ法や真空蒸着法にて成膜し、かかる金属配線材料を
フォトリソグラフィ技術及びエッチング技術によってパ
ターニングする。これによって、上層配線１１１を形成
することができる。更に、その上に、例えば本発明の第
１の態様に係るプラズマ処理方法あるいは第１の態様に
係る半導体装置の作製方法を適用して、ＳｉＯ₂やＳｉ
ＮあるいはＳｉＯＮから成る表面保護用若しくは平坦化
用の絶縁膜１１２を形成する。このようにして、プラズ
マ損傷の発生を低減させることができ、優れた素子特性
を有する半導体装置を作製することができる。

【０１０６】本発明のプラズマ処理装置は、各種のドー
ピングを実行するためのプラズマドーピング装置にも適
用することができる。

【０１０７】

【発明の効果】本発明の第１の態様に係るプラズマ処理
装置、あるいは係るプラズマ処理装置を用いたプラズマ
処理方法若しくは半導体装置の作製方法においては、径
がデバイ長の２倍以下の開口部を有するメッシュプレー
トを配設することによって、プラズマの遮蔽、即ち、プ
ラズマ中の電子又は正負イオンといった荷電粒子の遮蔽
を効果的に行うことができる。本発明の第２の態様に係
るプラズマ処理装置、あるいは係るプラズマ処理装置を
用いたプラズマ処理方法若しくは半導体装置の作製方法
においては、メッシュプレートに印加する電圧を適切に
制御することによって、基体の表面あるいは成膜中の薄
膜等に入射するプラズマ中の荷電粒子の運動エネルギー
を低減することができる。これらの効果によって、プラ
ズマ損傷により、例えば、絶縁膜／基体の界面及びその
近傍において欠陥が生成することを効果的に抑制するこ
とができる。

【０１０８】その結果、例えばゲート絶縁膜を形成した
場合、ＭＩＳトランジスタの素子特性が向上する。即
ち、ゲート絶縁膜中の正電荷の生成が低減し、フラット
バンド電圧を０Ｖに近づけることができることから、ｎ
チャネル型ＭＩＳトランジスタにおけるデプレション型
への移行を回避しエンハンスメント型とすることがで
き、あるいは又、ｐチャネル型ＭＩＳトランジスタにお
いては閾値電圧Ｖ_thの増大化を回避できる。従って、Ｍ
ＩＳトランジスタの確実な動作が可能になり、両導電型
チャネルのＭＩＳトランジスタによる低電圧駆動のＣＭ
ＯＳ等の集積回路化を容易に行うことができる。

【０１０９】また、本発明の第１あるいは第２の態様に
係るプラズマ処理装置、あるいは又、これらのプラズマ
処理装置を用いたプラズマ処理方法は、薄膜形成のみな
らず、プラズマエッチング、レジストのアッシングに対
しても適用でき、薄膜形成と同様に、それぞれのプロセ
スにおいてプラズマ損傷を素子や基体に与えることな
い。それ故、例えば、フラットバンド電圧のシフト等を
効果的に抑制することができる。

【０１１０】また、同一の基体（例えば半導体基板）に
おける素子特性のばらつきを小さくできることから、回
路の集積化が容易となる。更には、ＭＩＳトランジスタ
においては、例えば半導体と絶縁膜の界面特性の向上、
即ち、サブスレッショールドスイング値を下げ、オン電
流を増大させ、オフ電圧を低下させ、閾値電圧Ｖ_thを低
下させることができ、集積回路の高速動作化が実現でき
る。

【図面の簡単な説明】

【図１】実施例１のプラズマ処理装置の構造を示す模式
図である。

【図２】実施例１のプラズマ処理装置における、電子密
度とＲＦ電力の関係を示す図である。

【図３】実施例２のプラズマ処理装置の構造を示す模式
図である。

【図４】実施例３のプラズマ処理装置の構造を示す模式
図である。

【図５】実施例４のプラズマ処理装置の構造を示す模式
図である。

【図６】実施例４のプラズマ処理装置における、プラズ
マ空間電位とメッシュプレートに印加した電圧との関
係、及び電子密度とＲＦ電力の関係を示す図である。

【図７】実施例５のプラズマ処理装置の構造を示す模式
図である。

【図８】実施例６及び比較例１における電気容量−電圧
（Ｃ−Ｖ）特性測定結果を示す図である。

【図９】実施例７の半導体装置の作製方法の各工程を説
明するための工程図である。

【図１０】図９に引き続き、実施例７の半導体装置の作
製方法の各工程を説明するための工程図である。

【図１１】実施例７及び比較例２におけるドレイン電流
（Ｉ_D）−ゲート電圧（Ｖ_G）特性結果を示す図である。

【図１２】実施例８の半導体装置である太陽電池の模式
的な一部断面図である。

【図１３】実施例９における電気容量−電圧（Ｃ−Ｖ）
特性測定結果を示す図である。

【図１４】実施例９における、ゲート絶縁膜の電荷密度
とメッシュプレートに印加した電圧Ｖ₀の関係を示す図
である。

【図１５】本発明の半導体装置の作製方法を適用した、
多層配線構造を有するＭＩＳトランジスタの模式的な一
部断面図である。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開平２−71516（ＪＰ，Ａ) 特開昭56−76242（ＪＰ，Ａ) 特開平６−33270（ＪＰ，Ａ) 特開平６−224154（ＪＰ，Ａ) 特開平４−225226（ＪＰ，Ａ) 特開平５−21393（ＪＰ，Ａ) 特開平３−96279（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/3065 C23C 16/509 C23F 4/00 H01L 21/205

Claims

(57)【特許請求の範囲】

【請求項１】プラズマを生成するプラズマ生成室と、プ
ラズマ処理すべき被処理物を配置するプラズマ処理室と
を備えたプラズマ処理装置であって、プラズマ生成室とプラズマ処理室との間には少なくとも
１枚のプラズマ分離用のメッシュプレートが配設されて
おり、該メッシュプレートには複数の開口部が設けられてお
り、プラズマ処理室に配置されたプラズマ処理すべき被処理
物の表面電位と、該被処理物に隣接するメッシュプレー
ト近傍のプラズマ空間電位とが略同一となるように、該
被処理物に隣接した該メッシュプレートに０ボルト＜Ｖ
₀≦３０ボルトの電圧Ｖ₀を印加することができ、プラズマ生成室における電子密度をｎ _e 、電子温度をＴ _e
としたとき、プラズマ生成室に隣接したメッシュプレー
トに設けられた開口部は２（ｋＴ _e ε ₀ ／ｎ _e ｅ ² ） ^1/2 の
２倍以下（但し、ｋはボルツマン定数、ε ₀ は真空の誘
電率、ｅは電子の電荷）であることを特徴とするプラズ
マ処理装置。
【請求項２】プラズマ生成室とプラズマ処理室との間に
２枚以上のプラズマ分離用のメッシュプレートが配設さ
れており、各メッシュプレートに印加する電圧Ｖ₀を略
同一にすることを特徴とする請求項１に記載のプラズマ
処理装置。
【請求項３】プラズマ生成室とプラズマ処理室との間に
２枚以上のプラズマ分離用のメッシュプレートが配設さ
れており、各メッシュプレートに設けられた開口部の径
は、当該メッシュプレートで仕切られた２つの空間の
内、プラズマ生成室に近い側の空間におけるプラズマの
デバイ長の２倍以下であることを特徴とする請求項１に
記載のプラズマ処理装置。
【請求項４】プラズマ処理装置は、膜形成を目的とした
リモートプラズマＣＶＤ装置又はスパッタ装置であるこ
とを特徴とする請求項１乃至請求項３のいずれか１項に
記載のプラズマ処理装置。
【請求項５】プラズマ処理装置は、エッチングを目的と
したラジカルビームエッチング装置であることを特徴と
する請求項１乃至請求項３のいずれか１項に記載のプラ
ズマ処理装置。
【請求項６】プラズマ処理装置は、フォトレジストの灰
化を目的としたアッシング装置であることを特徴とする
請求項１乃至請求項３のいずれか１項に記載のプラズマ
処理装置。
【請求項７】請求項１乃至請求項３のいずれか１項に記
載のプラズマ処理装置を用いて、プラズマ処理室に配置
された基体上に薄膜を成膜することを特徴とするプラズ
マ処理方法。
【請求項８】請求項１乃至請求項３のいずれか１項に記
載のプラズマ処理装置を用いて、プラズマ処理室に配置
された基体上に形成された薄膜をエッチングすることを
特徴とするプラズマ処理方法。
【請求項９】請求項１乃至請求項３のいずれか１項に記
載のプラズマ処理装置を用いて、プラズマ処理室に配置
された基体上に形成されたフォトレジストを灰化するこ
とを特徴とするプラズマ処理方法。
【請求項１０】半導体装置は絶縁ゲート型電界効果トラ
ンジスタであり、請求項１乃至請求項３のいずれか１項
に記載のプラズマ処理装置を用いて、プラズマ処理室に
配置された基体上に絶縁膜を成膜することを特徴とする
半導体装置の作製方法。
【請求項１１】絶縁膜は、ＳｉＯ₂膜、ＳｉＮ膜、Ｓｉ
ＯＮ膜、あるいはこれらの膜の積層構造から成ることを
特徴とする請求項１０に記載の半導体装置の作製方法。
【請求項１２】基体は、単結晶半導体材料、アモルファ
ス半導体材料又は多結晶半導体材料から成ることを特徴
とする請求項１０又は請求項１１に記載の半導体装置の
作製方法。
【請求項１３】基体は、レーザでの加熱によって多結晶
化された多結晶シリコン層から成ることを特徴とする請
求項１２に記載の半導体装置の作製方法。
【請求項１４】半導体装置は太陽電池であり、請求項１
乃至請求項３のいずれか１項に記載のプラズマ処理装置
を用いて、プラズマ処理室に配置された基体上に保護用
絶縁膜を成膜することを特徴とする半導体装置の作製方
法。