JP5116357B2 - シリコン層へのドーパント元素の導入方法、ポリシリコン太陽電池の製造方法、ポリシリコン型薄膜トランジスタの製造方法 - Google Patents
シリコン層へのドーパント元素の導入方法、ポリシリコン太陽電池の製造方法、ポリシリコン型薄膜トランジスタの製造方法 Download PDFInfo
- Publication number
- JP5116357B2 JP5116357B2 JP2007124623A JP2007124623A JP5116357B2 JP 5116357 B2 JP5116357 B2 JP 5116357B2 JP 2007124623 A JP2007124623 A JP 2007124623A JP 2007124623 A JP2007124623 A JP 2007124623A JP 5116357 B2 JP5116357 B2 JP 5116357B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electrode
- dopant element
- polysilicon
- silicon layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/546—Polycrystalline silicon PV cells
Description
本発明は、シリコン層へのドーパント元素の導入方法、ポリシリコン太陽電池の製造方法、ポリシリコン型薄膜トランジスタの製造方法及びシリコン層のドーパント元素導入装置に関するものであり、特に、一対の電極間に低周波交流電圧を印加してグロー放電を発生させ、この放電を利用してシリコン層にドーパント元素を導入する技術に関するものである。
シリコン層を利用したデバイスとして、例えば、ポリシリコン太陽電池やディスプレイ用のポリシリコン型薄膜トランジスタ等が知られている。
ポリシリコン太陽電池は、半導体のｐｎ接合の両端に負荷を接続し、接合部に光を照射すると、光電効果により光エネルギーが直接電気エネルギーに変換される現象を利用したデバイスである。
ポリシリコン太陽電池は、一般的に、ポリシリコン基板内にＮ型半導体層及びＰ型半導体層が設けられてｐｎ接合が形成されるとともに、Ｎ型半導体層及びＰ型半導体層にそれぞれ、電極が取り付けられて概略構成されている。Ｎ型半導体層は、Ｐ型半導体層からなるポリシリコン基板の受光面となる一面に対して、イオン注入法によってＮ型不純物を導入することにより形成される。これによりポリシリコン基板においては、受光面側にＮ型半導体層が配置され、受光面と反対側の面にはＰ型半導体層が配置される関係になる。電極は、ポリシリコン基板の受光面と、受光面と反対側の面とにそれぞれ形成されるのが一般的である。
ポリシリコン太陽電池は、一般的に、ポリシリコン基板内にＮ型半導体層及びＰ型半導体層が設けられてｐｎ接合が形成されるとともに、Ｎ型半導体層及びＰ型半導体層にそれぞれ、電極が取り付けられて概略構成されている。Ｎ型半導体層は、Ｐ型半導体層からなるポリシリコン基板の受光面となる一面に対して、イオン注入法によってＮ型不純物を導入することにより形成される。これによりポリシリコン基板においては、受光面側にＮ型半導体層が配置され、受光面と反対側の面にはＰ型半導体層が配置される関係になる。電極は、ポリシリコン基板の受光面と、受光面と反対側の面とにそれぞれ形成されるのが一般的である。
太陽電池の受光面に光が照射されると、その光のもつエネルギーが禁止帯の幅よりも大きければ光を吸収し、結晶内に電子と正孔が励起される。その電子と正孔は、ポリシリコン基板内のｐｎ接合境界に存在する内部電界によって、正孔はｐ側に、電子はｎ側に移動して、図示しない外部負荷に電流が流れる。
ポリシリコン基板にＮ型不純物を導入してＮ型半導体層を形成する手段としては、最近では上述のようにイオン注入法が用いられている。例えば、下記特許文献１には、半導体基板に対して不純物元素を注入するイオン注入装置が記載されている。
また、ディスプレイ用のポリシリコン型薄膜トランジスタは、いわゆるトップゲート型と呼ばれる構造が採用されるのが一般的である。このトップゲート型のポリシリコン型薄膜トランジスタは、ソース領域、ドレイン領域及びチャネル領域が形成されてなるポリシリコン層と、ポリシリコン層上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極とを具備して構成されている。また、従来、ソース領域及びドレイン領域と、チャネル領域との間に、いわゆるＬＤＤ領域（lightly doped drain）が形成されてなるＬＤＤ（lightly doped drain）構造のポリシリコン型薄膜トランジスタも知られている。
ポリシリコン型薄膜トランジスタを構成するポリシリコン層に、ソース領域、ドレイン領域及びチャネル領域と、場合によってＬＤＤ領域とを形成するには、上述のポリシリコン太陽電池の場合と同様に、例えば下記特許文献１に記載されたイオン注入装置を用いたイオン注入法が用いられている。
特許第２８７８１１２号公報
ところで、特許文献１に記載されたイオン注入装置は、イオン種を含み電流密度が一定である入力ビームを発生するイオン源と、入力ビームを収束させる第１磁石と、収束後のビームを出力ビームに賦型する第２磁石とを具備して概略構成されている。しかし、特許文献１に記載されたイオン注入装置は、装置のコストが極端に高く、また装置のサイズが大型になるという問題があった。
また、ポリシリコン太陽電池は、コスト減を図るために大面積化の要請がある。また、ポリシリコン型薄膜トランジスタは、薄型テレビ等の大型ディスプレイに好適に適用されるが、この場合においても大面積化の要請がある。従来のイオン注入装置は、直径が数百ミリメートル程度の半導体ウェハが処理対象であり、サイズが数メートル程度に及ぶポリシリコン太陽電池や大型ディスプレイ等の基板に対して、イオン注入を均一に行うのは、技術的、コスト的に非常に厳しいという問題があった。
更に、ポリシリコン型薄膜トランジスタを製造する際には、ポリシリコン層にイオン注入を行った後に、ソース領域、ドレイン領域及びチャネル領域等を活性化させるための加熱処理が必要になり、工程が繁雑になるという問題があった。また、ポリシリコン型薄膜トランジスタにＬＤＤ領域を形成するためには、イオンビームの加速エネルギーを１０ｋＶ以下程度に抑える必要があるが、イオン注入法においてビームの加速エネルギーを低下させると、ビームが不安定になってドーパント元素の注入量にばらつきが発生し、ポリシリコン型薄膜トランジスタの品質が低下するおそれがあった。
本発明は、上記事情に鑑みてなされたものであって、シリコンからなる基板または基板上に形成されたシリコン層に対して、ドーパント元素が拡散されてなる領域を容易に形成する技術を提供することを目的とする。
また、本発明は、ポリシリコン基板に対して、ドーパント元素が拡散されてなる領域を、容易にかつ低コストでしかも均一に形成することが可能なポリシリコン大陽電池の製造方法を提供することを目的とする。
更に、本発明は、シリコン層に対して、ソース領域、ドレイン領域及びチャネル領域等といった、ドーパント元素が拡散されてなる領域を、容易にかつ低コストでしかも高品質に形成することが可能なポリシリコン型薄膜トランジスタの製造方法を提供することを目的とする。
また、本発明は、ポリシリコン基板に対して、ドーパント元素が拡散されてなる領域を、容易にかつ低コストでしかも均一に形成することが可能なポリシリコン大陽電池の製造方法を提供することを目的とする。
更に、本発明は、シリコン層に対して、ソース領域、ドレイン領域及びチャネル領域等といった、ドーパント元素が拡散されてなる領域を、容易にかつ低コストでしかも高品質に形成することが可能なポリシリコン型薄膜トランジスタの製造方法を提供することを目的とする。
上記の目的を達成するために、本発明は以下の構成を採用した。
本発明のシリコン層へのドーパント元素の導入方法は、真空中において基板配置電極上に前記シリコン層を配置するとともに、対向電極を前記基板配置電極とほぼ平行に３０ｍｍ以上、１５０ｍｍ以下の範囲で離間して配置し、前記ドーパント元素を含むガスを前記基板配置電極と前記対向電極間において前記シリコン層に向けて導き、前記基板配置電極に対して１００ｋＨｚ以上２０００ｋＨｚ以下の低周波交流電圧を印加し、前記対向電極を接地電位とし、前記基板配置電極と前記対向電極の間に生成されるグロー放電によって前記対向電極より前記配置電極の近傍に偏在するプラズマを生成し、前記シリコン層に前記ドーパント元素を導入する工程を有することを特徴とする。
また、本発明のシリコン層へのドーパント元素の導入方法においては、前記シリコン層がポリシリコン層またはアモルファスシリコン層のいずれでもよい。
また、本発明のポリシリコン太陽電池の製造方法は、Ｎ型半導体またはＰ型半導体からなるポリシリコン基板内に、Ｐ型半導体またはＮ型半導体を形成することによってＰＮ接合を形成する工程と、前記ポリシリコン基板に形成された前記Ｎ型半導体及び前記Ｐ型半導体にそれぞれ、電極を形成する工程とを具備してなり、前記ＰＮ接合を形成する工程が、真空中において基板配置電極上に前記ポリシリコン基板を配置するとともに、対向電極を前記基板配置電極とほぼ平行に３０ｍｍ以上、１５０ｍｍ以下の範囲で離間して配置し、ドーパント元素を含むガスを前記基板配置電極と前記対向電極間において前記ポリシリコン基板に向けて導き、前記基板配置電極に対して１００ｋＨｚ以上２０００ｋＨｚ以下の低周波交流電圧を印加し、前記対向電極を接地電位とし、前記基板配置電極と前記対向電極の間に生成されるグロー放電によって前記対向電極より前記配置電極の近傍に偏在するプラズマを生成し、前記ポリシリコン基板に前記ドーパント元素を導入することにより、前記Ｎ型半導体または前記Ｐ型半導体を形成して前記ＰＮ接合を形成する工程であることを特徴とする。
更に、本発明のポリシリコン型薄膜トランジスタの製造方法は、基板上にシリコン層を形成する工程と、前記シリコン層にドーパント元素を導入してドーパント元素拡散領域を形成する工程とを具備してなり、前記ドーパント元素拡散領域を形成する工程が、真空中において基板配置電極上に前記基板を配置するとともに、対向電極を前記基板配置電極とほぼ平行に３０ｍｍ以上、１５０ｍｍ以下の範囲で離間して配置し、前記ドーパント元素を含むガスを前記基板配置電極と前記対向電極間において前記基板の前記シリコン層に向けて導き、前記基板配置電極に対して１００ｋＨｚ以上２０００ｋＨｚ以下の低周波交流電圧を印加し、前記対向電極を接地電位とし、前記基板配置電極と前記対向電極の間に生成されるグロー放電によって前記対向電極より前記配置電極の近傍に偏在するプラズマを生成し、前記シリコン層に前記ドーパント元素を導入して前記ドーパント元素拡散領域を形成する工程であることを特徴とする。
また、上記のポリシリコン型薄膜トランジスタの製造方法においては、前記シリコン層を加熱しながらドーパント元素を導入することが好ましい。
また、本発明のポリシリコン型薄膜トランジスタの製造方法においては、前記シリコン層がポリシリコン層またはアモルファスシリコン層のいずれでもよい。
本発明のシリコン層へのドーパント元素の導入方法は、真空中において基板配置電極上に前記シリコン層を配置するとともに、対向電極を前記基板配置電極とほぼ平行に３０ｍｍ以上、１５０ｍｍ以下の範囲で離間して配置し、前記ドーパント元素を含むガスを前記基板配置電極と前記対向電極間において前記シリコン層に向けて導き、前記基板配置電極に対して１００ｋＨｚ以上２０００ｋＨｚ以下の低周波交流電圧を印加し、前記対向電極を接地電位とし、前記基板配置電極と前記対向電極の間に生成されるグロー放電によって前記対向電極より前記配置電極の近傍に偏在するプラズマを生成し、前記シリコン層に前記ドーパント元素を導入する工程を有することを特徴とする。
また、本発明のシリコン層へのドーパント元素の導入方法においては、前記シリコン層がポリシリコン層またはアモルファスシリコン層のいずれでもよい。
また、本発明のポリシリコン太陽電池の製造方法は、Ｎ型半導体またはＰ型半導体からなるポリシリコン基板内に、Ｐ型半導体またはＮ型半導体を形成することによってＰＮ接合を形成する工程と、前記ポリシリコン基板に形成された前記Ｎ型半導体及び前記Ｐ型半導体にそれぞれ、電極を形成する工程とを具備してなり、前記ＰＮ接合を形成する工程が、真空中において基板配置電極上に前記ポリシリコン基板を配置するとともに、対向電極を前記基板配置電極とほぼ平行に３０ｍｍ以上、１５０ｍｍ以下の範囲で離間して配置し、ドーパント元素を含むガスを前記基板配置電極と前記対向電極間において前記ポリシリコン基板に向けて導き、前記基板配置電極に対して１００ｋＨｚ以上２０００ｋＨｚ以下の低周波交流電圧を印加し、前記対向電極を接地電位とし、前記基板配置電極と前記対向電極の間に生成されるグロー放電によって前記対向電極より前記配置電極の近傍に偏在するプラズマを生成し、前記ポリシリコン基板に前記ドーパント元素を導入することにより、前記Ｎ型半導体または前記Ｐ型半導体を形成して前記ＰＮ接合を形成する工程であることを特徴とする。
更に、本発明のポリシリコン型薄膜トランジスタの製造方法は、基板上にシリコン層を形成する工程と、前記シリコン層にドーパント元素を導入してドーパント元素拡散領域を形成する工程とを具備してなり、前記ドーパント元素拡散領域を形成する工程が、真空中において基板配置電極上に前記基板を配置するとともに、対向電極を前記基板配置電極とほぼ平行に３０ｍｍ以上、１５０ｍｍ以下の範囲で離間して配置し、前記ドーパント元素を含むガスを前記基板配置電極と前記対向電極間において前記基板の前記シリコン層に向けて導き、前記基板配置電極に対して１００ｋＨｚ以上２０００ｋＨｚ以下の低周波交流電圧を印加し、前記対向電極を接地電位とし、前記基板配置電極と前記対向電極の間に生成されるグロー放電によって前記対向電極より前記配置電極の近傍に偏在するプラズマを生成し、前記シリコン層に前記ドーパント元素を導入して前記ドーパント元素拡散領域を形成する工程であることを特徴とする。
また、上記のポリシリコン型薄膜トランジスタの製造方法においては、前記シリコン層を加熱しながらドーパント元素を導入することが好ましい。
また、本発明のポリシリコン型薄膜トランジスタの製造方法においては、前記シリコン層がポリシリコン層またはアモルファスシリコン層のいずれでもよい。
上記のシリコン層のドーパント元素の導入方法によれば、シリコン層にドーパント元素を含むガスを導きながら、基板配置電極に１００ｋＨｚ以上２０００ｋＨｚ以下の低周波交流電圧を印加してグロー放電を生成することにより、基板配置電極の近傍に位置するシリコン層に、プラズマ放電が張り付く（偏在する）現象が見られる。これにより、本発明によれば、シリコン層の近傍のみにドーパント元素を含むプラズマが生成できるので、極めて効率的にシリコン層にドーパント元素を拡散させることができる。これにより、シリコン層にドーパント元素の拡散領域を、容易にかつ低コストで形成することができる。
また、１００ｋＨｚ以上２０００ｋＨｚ以下の比較的低周波の交流電圧を印加することにより、１３．５６ＭＨｚの高周波交流電圧を印加する場合と比べて、交流電圧による電界の変動に対して電子のみならずイオン化したドーパント元素も十分に追従できる。これにより、シリコン層に対して電子とドーパント元素とがほぼ同じ確率で到達することになり、シリコン層のチャージアップを低減できる。
更に、交流電圧による電界の変動に対してイオン化したドーパント元素が十分に追従することから、ドーパント元素の加速度を高めることができ、これによりシリコン層の厚さ方向全域に渡ってドーパント元素を導入することが可能になり、これにより、ドーパント元素の拡散領域の均一性を高めることができる。また、ドーパント元素の加速度を高めることによって、ドーパント元素の導入に要する時間を短縮できる。
また、本発明のドーパント元素の導入方法は、アモルファスシリコン層またはポリシリコン層のいずれにも好適に用いることができる。
また、本発明のドーパント元素の導入方法は、アモルファスシリコン層またはポリシリコン層のいずれにも好適に用いることができる。
次に、本発明のポリシリコン太陽電池の製造方法によれば、Ｎ型またはＰ型半導体からなるポリシリコン基板に、Ｐ型またはＮ型のドーパント元素を導きながら、基板配置電極に１００ｋＨｚ以上２０００ｋＨｚ以下の低周波交流電圧を印加してグロー放電を生成するので、極めて効率的にポリシリコン基板にドーパント元素を拡散させることができる。これにより、ポリシリコン基板中に、Ｎ型半導体及びＰ型半導体からなるＰＮ接合を容易にかつ低コストで形成することができる。
また、１００ｋＨｚ以上２０００ｋＨｚ以下の比較的低周波の交流電圧を印加することにより、１３．５６ＭＨｚの高周波交流電圧を印加する場合と比べて、交流電圧による電界の変動に対して電子のみならずイオン化したドーパント元素も十分に追従することができる。これにより、ポリシリコン基板に対して電子とドーパント元素とがほぼ同じ確率で到達することになり、ポリシリコン基板のチャージアップを低減できる。
更に、交流電圧による電界の変動に対してイオン化したドーパント元素が十分に追従するので、ドーパント元素の加速度を高めることができ、ドーパント元素の導入に要する時間を短縮できる。
また、１００ｋＨｚ以上２０００ｋＨｚ以下の比較的低周波の交流電圧を印加することにより、１３．５６ＭＨｚの高周波交流電圧を印加する場合と比べて、交流電圧による電界の変動に対して電子のみならずイオン化したドーパント元素も十分に追従することができる。これにより、ポリシリコン基板に対して電子とドーパント元素とがほぼ同じ確率で到達することになり、ポリシリコン基板のチャージアップを低減できる。
更に、交流電圧による電界の変動に対してイオン化したドーパント元素が十分に追従するので、ドーパント元素の加速度を高めることができ、ドーパント元素の導入に要する時間を短縮できる。
次に、本発明のポリシリコン型薄膜トランジスタの製造方法によれば、基板上にシリコン層を形成した後に、シリコン層にドーパント元素を導きながら、基板配置電極に１００ｋＨｚ以上２０００ｋＨｚ以下の低周波交流電圧を印加してグロー放電を生成するので、極めて効率的にシリコン層にドーパント元素を拡散させることができる。これにより、シリコン層に、ソース領域、ドレイン領域及びチャネル領域等といった、ドーパント元素の拡散領域を容易にかつ低コストで形成できる。
また、１００ｋＨｚ以上２０００ｋＨｚ以下の比較的低周波の交流電圧を印加することにより、１３．５６ＭＨｚの高周波交流電圧を印加する場合と比べて、交流電圧による電界の変動に対して電子のみならずイオン化したドーパント元素も十分に追従することができる。これにより、シリコン層に対して電子とドーパント元素とがほぼ同じ確率で到達することになり、シリコン層のチャージアップを低減できる。
更に、交流電圧による電界の変動に対してイオン化したドーパント元素が十分に追従するので、ドーパント元素の加速度を高めることができ、これによりシリコン層の厚さ方向全域に渡ってドーパント元素を導入することが可能になる。これにより、ドーパント元素の拡散領域の均一性を高めることができる。また、ドーパント元素の加速度を高めることによって、ドーパント元素の導入に要する時間を短縮できる。
更に、ガス中のドーパント元素の濃度を適宜設定することによって、ソース領域、ドレイン領域及びチャネル領域並びにＬＤＤ領域といった、ドーパント元素の濃度が異なる拡散領域を容易に形成できる。
また、本発明に係る方法は、従来のイオン注入法に対して、ドーパント元素に与えられるエネルギーが比較的低いので、ＬＤＤ領域のようなドーパント濃度が比較的低い領域でも容易に形成することができる。
更にまた、本発明のポリシリコン型薄膜トランジスタの製造方法によれば、ドーパント元素の導入とともにシリコン層を加熱するので、従来のドーパント元素導入後の活性化のための加熱処理を、ドーパント元素の導入と同時に行うことが可能になり、工程数が削減され、スループットを高めることができる。
また、本発明のポリシリコン型薄膜トランジスタの製造方法においては、シリコン層として、アモルファスシリコン層またはポリシリコン層のいずれにも好適に用いることができる。
また、１００ｋＨｚ以上２０００ｋＨｚ以下の比較的低周波の交流電圧を印加することにより、１３．５６ＭＨｚの高周波交流電圧を印加する場合と比べて、交流電圧による電界の変動に対して電子のみならずイオン化したドーパント元素も十分に追従することができる。これにより、シリコン層に対して電子とドーパント元素とがほぼ同じ確率で到達することになり、シリコン層のチャージアップを低減できる。
更に、交流電圧による電界の変動に対してイオン化したドーパント元素が十分に追従するので、ドーパント元素の加速度を高めることができ、これによりシリコン層の厚さ方向全域に渡ってドーパント元素を導入することが可能になる。これにより、ドーパント元素の拡散領域の均一性を高めることができる。また、ドーパント元素の加速度を高めることによって、ドーパント元素の導入に要する時間を短縮できる。
更に、ガス中のドーパント元素の濃度を適宜設定することによって、ソース領域、ドレイン領域及びチャネル領域並びにＬＤＤ領域といった、ドーパント元素の濃度が異なる拡散領域を容易に形成できる。
また、本発明に係る方法は、従来のイオン注入法に対して、ドーパント元素に与えられるエネルギーが比較的低いので、ＬＤＤ領域のようなドーパント濃度が比較的低い領域でも容易に形成することができる。
更にまた、本発明のポリシリコン型薄膜トランジスタの製造方法によれば、ドーパント元素の導入とともにシリコン層を加熱するので、従来のドーパント元素導入後の活性化のための加熱処理を、ドーパント元素の導入と同時に行うことが可能になり、工程数が削減され、スループットを高めることができる。
また、本発明のポリシリコン型薄膜トランジスタの製造方法においては、シリコン層として、アモルファスシリコン層またはポリシリコン層のいずれにも好適に用いることができる。
また、上記のドーパント元素導入装置によれば、シリコン層にドーパント元素を含むガスを導きながら、基板配置電極に１００ｋＨｚ以上２０００ｋＨｚ以下の低周波交流電圧を印加してグロー放電を生成するので、基板配置電極の近傍に、プラズマ放電が張り付く（偏在する）現象が見られる。これにより、本発明によれば、シリコン層の近傍のみにドーパント元素を含むプラズマが生成できるので、極めて効率的にシリコン層にドーパント元素を導入することができる。
また、１００ｋＨｚ以上２０００ｋＨｚ以下の比較的低周波の交流電圧を印加することにより、１３．５６ＭＨｚの高周波交流電圧を印加する場合と比べて、交流電圧による電界の変動に対して電子のみならずイオン化したドーパント元素も十分に追従することができる。これにより、シリコン層に対して電子とドーパント元素とがほぼ同じ確率で到達することになり、シリコン層のチャージアップを低減することができる。
更に、交流電圧による電界の変動に対してイオン化したドーパント元素が十分に追従することから、ドーパント元素の加速度を高めることができる。これにより例えば、シリコン層の厚さ方向全域に渡ってドーパント元素を導入することが可能になる。また、ドーパント元素の加速度を高めることによって、ドーパント元素の導入に要する時間を短縮することができる。
また、ドーパント元素導入装置によれば、１００ｋＨｚ以上２０００ｋＨｚ以下の比較的低周波の交流電圧を利用するため、一対の放電電極の間隔を比較的広くできる。これにより、放電電極の物理的な歪みや僥みに対する許容値も従来と比較して大きくなり、３ｍ×３ｍ以上の大面積の基板を用いるデバイス製造にも容易に対応が可能となる。
また、本発明のドーパント元素導入装置は、アモルファスシリコン層またはポリシリコン層のいずれにも好適に用いることができる。
また、ドーパント元素導入装置によれば、１００ｋＨｚ以上２０００ｋＨｚ以下の比較的低周波の交流電圧を利用するため、一対の放電電極の間隔を比較的広くできる。これにより、放電電極の物理的な歪みや僥みに対する許容値も従来と比較して大きくなり、３ｍ×３ｍ以上の大面積の基板を用いるデバイス製造にも容易に対応が可能となる。
また、本発明のドーパント元素導入装置は、アモルファスシリコン層またはポリシリコン層のいずれにも好適に用いることができる。
本発明のシリコン層のドーパント元素の導入方法及びドーパント元素導入装置によれば、シリコンからなる基板または基板上に形成されたシリコン層に対して、ドーパント元素が拡散されてなる領域を容易に形成できる。
また、本発明のポリシリコン太陽電池の製造方法によれば、ポリシリコン基板に対して、ドーパント元素が拡散されてなる領域を、容易にかつ低コストでしかも均一に形成することができ、これにより発電効率を高めることができる。
更に、本発明のポリシリコン型薄膜トランジスタの製造方法によれば、シリコン層に対して、ソース領域、ドレイン領域及びチャネル領域等といった、ドーパント元素が拡散されてなる領域を、容易にかつ低コストでしかも高品質に形成することができる。
また、本発明のポリシリコン太陽電池の製造方法によれば、ポリシリコン基板に対して、ドーパント元素が拡散されてなる領域を、容易にかつ低コストでしかも均一に形成することができ、これにより発電効率を高めることができる。
更に、本発明のポリシリコン型薄膜トランジスタの製造方法によれば、シリコン層に対して、ソース領域、ドレイン領域及びチャネル領域等といった、ドーパント元素が拡散されてなる領域を、容易にかつ低コストでしかも高品質に形成することができる。
以下、本発明の実施の形態について図面を参照して説明する。
［シリコン層のドーパント元素導入装置］
まず、本実施形態において好適に用いられるシリコン層のドーパント元素導入装置（以下、導入装置という）について説明する。図１は、本実施形態において使用される導入装置を示す断面模式図である。
［シリコン層のドーパント元素導入装置］
まず、本実施形態において好適に用いられるシリコン層のドーパント元素導入装置（以下、導入装置という）について説明する。図１は、本実施形態において使用される導入装置を示す断面模式図である。
図１に示す導入装置１は、真空排気系２０に接続され金属材料(アルミニウム等)から構成される真空処理槽２を有している。ここで、真空処理槽２は、接地電位となるようにその電位が設定されている。
真空処理槽２内部の天井部分には、シャワーヘッド３が配置され、このシャワーヘッド３には、後述する真空処理槽２底部のサセプタ５と対向するようにシャワープレート(対向電極)４が取り付けられている。このシャワープレート４には、多数の微細な放出口４ａが設けられている。更に、シャワーヘッド３内部には、同図に示すように、リフレクタ板１４が設けられている。そして、真空処理槽２外部に設けられたガス供給系１１から、シャワーヘッド３内部に水素ガスを供給するように構成されている。
なお、本実施の形態の揚合、シャワープレート４は接地電位に設定されるため、温水循環方式の他、電気的な加熱手段によって加熱するように構成することもできる。
なお、本実施の形態の揚合、シャワープレート４は接地電位に設定されるため、温水循環方式の他、電気的な加熱手段によって加熱するように構成することもできる。
また、真空処理槽２内部の底部には、被処理対象物１０を載置保持するサセプタ５が配置されている。本実施の形態の場合、サセプタ５は、ヒーター７を内蔵する金属製のサセプタ本体６上に平板状の絶縁板８が密着して設けられ、さらに、この絶縁板８上に平板状の金属製の基板配置電極９が密着して設けられている。本発明の場合、特に限定されることはないが、絶縁板８の材料としては、例えば、アルミナ(酸化アルミニウム)を用いることが好ましい。この場合、被処理対象物１０の加熱温度との関係にもよるが、被処理対象物１０への熱伝導効率等を考慮すると、絶縁板８の厚さは、５〜１０ｍｍに設定することが好ましい。すなわち、絶縁板８の厚さが１０ｍｍより大きくなると、被処理対象物１０に対する熱伝導効率が悪くなるおそれがある。他方、絶縁板８の厚さが５ｍｍより薄くなると、静電容量の増大に起因する電力のロスの問題や、取り扱い時における破損の問題が発生するおそれがある。また、本発明の揚合、特に限定されることはないが、良好な熱伝導、低抵抗、高腐食耐性の観点からは、基板配置電極９の材料としては、例えば、アルミニウムを用いることが好ましい。
基板配置電極９は、交流電源３１及びこれに対応する整合器３２の組み合わせからなる電源供給部３０に接続され、この電源供給部３０から基板配置電極９に対して後述する低周波交流電圧を印加するようになっている。
本発明の場合、電圧を印加する基板配置電極９に対する電圧の周波数が、工業周波数に代表される１３．５６ＭＨｚのＭＨｚ帯からｋＨｚ帯に低下するため、たとえば従来の高周波技術に比べて、放電電極である対向電極４と基板配置電極９との間の距離が大きくなる。この場合、特に限定されることはないが、後述する１００ｋＨｚ以上２０００ｋＨｚ以下の低周波交流電圧を印加する条件においては、放電電極であるシャワープレート４と基板配置電極９とを、３０〜１５０ｍｍのほぼ平行間隔に設定することが好ましい。
［シリコン層のドーパント元素の導入方法］
次に、本発明に係るシリコン層へのドーパント元素の導入方法について図面を参照して説明する。
なお、シリコン層には、ポリシリコン層、アモルファスシリコン層のどちらでも好適に用いることができる。
ポリシリコン層とは、組織の一部または全部が多結晶組織であるシリコン層である。ポリシリコン層の具体例としては例えば、アモルファス（非晶質）のシリコン層を基板上に成膜した後に、レーザー加熱またはファーネス加熱等の熱処理手段によって多結晶化させたシリコン層や、ＣＶＤ法等の薄膜形成プロセスによって基板上に製造された多結晶のシリコン層や、ポリシリコン基板などを例示できる。また、ポリシリコン層を形成する上記の基板としては、ガラス基板等の絶縁基板や、単結晶シリコン等の半導体基板等が好ましい。
次に、本発明に係るシリコン層へのドーパント元素の導入方法について図面を参照して説明する。
なお、シリコン層には、ポリシリコン層、アモルファスシリコン層のどちらでも好適に用いることができる。
ポリシリコン層とは、組織の一部または全部が多結晶組織であるシリコン層である。ポリシリコン層の具体例としては例えば、アモルファス（非晶質）のシリコン層を基板上に成膜した後に、レーザー加熱またはファーネス加熱等の熱処理手段によって多結晶化させたシリコン層や、ＣＶＤ法等の薄膜形成プロセスによって基板上に製造された多結晶のシリコン層や、ポリシリコン基板などを例示できる。また、ポリシリコン層を形成する上記の基板としては、ガラス基板等の絶縁基板や、単結晶シリコン等の半導体基板等が好ましい。
また、アモルファスシリコン層とは、組織の全部が非晶質組織であるシリコン層をいう。
これらポリシリコン層またはアモルファスシリコン層は、予めドーパント元素が導入されていてもよいし、導入されていなくてもよい。
シリコン層またはポリシリコン基板の厚みは、数マイクロメートルから数百マイクロメートルの範囲とされる。
また、ドーパント元素の導入とは、シリコン層の内部にドーパント元素を打ち込む処理をいう。
これらポリシリコン層またはアモルファスシリコン層は、予めドーパント元素が導入されていてもよいし、導入されていなくてもよい。
シリコン層またはポリシリコン基板の厚みは、数マイクロメートルから数百マイクロメートルの範囲とされる。
また、ドーパント元素の導入とは、シリコン層の内部にドーパント元素を打ち込む処理をいう。
上記の構成を有する本実施形態の導入装置１を用いて、例えば被処理対象物１０としてポリシリコン層にドーパント元素を導入するには、真空排気系２０を動作させ、真空処理槽２内を真空雰囲気にした後、この真空雰囲気を維持したまま被処理対象物１０であるポリシリコン層をサセプタ５の基板配置電極９上に載置保持させる。
そして、ガス供給系１１からシャワーヘッド３の内部空問にドーパント元素を含むガスを供給し、シャワープレート４の放出口４ａから放出されたガス４０を被処理対象物１０であるポリシリコン層に向って導くようにする。
そして、ガス供給系１１からシャワーヘッド３の内部空問にドーパント元素を含むガスを供給し、シャワープレート４の放出口４ａから放出されたガス４０を被処理対象物１０であるポリシリコン層に向って導くようにする。
ドーパント元素を含むガスとは、ドーパント元素を含む化合物を含有するガスである。ドーパント元素とは、ボロン（Ｂ）等のＰ型不純物や、リン（Ｐ）、砒素（Ａｓ）等のＮ型不純物を例示できる。そして、ドーパント元素を含む化合物とは、Ｂ２Ｈ６、ＰＨ３、ＡｓＨ３等の水素化物を例示できる。これらドーパント元素を含む化合物は、アルゴン、窒素、ヘリウム等のガスによって希釈された状態で用いることが好ましい。また、ガスには水素を混合しても良い。ガス中のドーパント元素を含む化合物の濃度は、例えば、０．５体積％〜５．０体積％の範囲が好ましく、０．５体積％〜２．０体積％の範囲がより好ましい。
本発明の場合、特に限定されることはないが、グロー放電の安定性の観点からは、ガス４０を導入した状態で、真空処理槽２内の圧力を１０Ｐａ〜１５０Ｐａに設定することが好ましく、より好ましくは、３０Ｐａ程度である。また、ガス４０の流量は、０．０５〜１．００ｓｃｃｍ／ｃｍ２に設定することが好ましく、０．１〜０．５ｓｃｃｍ／ｃｍ２に設定することがより好ましい。
そして、この雰囲気下で電源供給部３０を起動し、真空処理槽２内のシャワープレート４を接地電位に置いた状態で、基板配置電極９に対して電源供給部３０から低周波交流電圧を印加する。本発明では、上述したように、基板配置電極９に対して１００ｋＨｚ以上２０００ｋＨｚ以下にする。印加電圧の周波数が１００ｋＨｚ未満では、放電電極間においてグロー放電が生成しにくくなる。他方、印加電圧の周波数が２０００ｋＨｚを超えると、基板配置電極９近傍にプラズマ放電が張り付く(偏在する)現象が起こりにくくなり、被処理対象物であるポリシリコン層がチャージアップするおそれがある。また、周波数が２０００ｋＨｚを超えると、ドーパント元素が低周波交流電圧による電界の変動に追従することが困難になり、ドーパント元素の運動エネルギーが低下して、ポリシリコン層の厚さ方向全体にドーパント元素を導入することが困難になる。
更に、パワー密度は０．５Ｗ／ｃｍ２〜１．５Ｗ／ｃｍ２程度が好ましく、０．７Ｗ／ｃｍ２〜１．２Ｗ／ｃｍ２程度がより好ましい。
更に、パワー密度は０．５Ｗ／ｃｍ２〜１．５Ｗ／ｃｍ２程度が好ましく、０．７Ｗ／ｃｍ２〜１．２Ｗ／ｃｍ２程度がより好ましい。
そして、このような電圧の印加により、シャワープレート４の放出口４ａから放出されたドーパント元素を含むガス４０は、基板配置電極９をカソードとしシャワープレート４をアノードとする容量結合方式(ＣＣＰ方式)のグロー放電現象が発生し、これにより真空処理槽２内の基板配置電極９及びシャワープレート４間の空間において、ＰＨ３等のドーパント元素を含む化合物が分解され、ドーパント元素が活性化する。
ここで、被処理対象物であるポリシリコン層は、サセプタ本体６内のヒーター７によって予め所定温度(４５０〜６００℃、好ましくは５５０℃程度に加熱されており、活性化したドーパント元素が被処理対象物であるポリシリコン層に到達すると、ポリシリコン層内にドーパント元素が拡散しつつ導入される。また、ポリシリコン層が加熱された状態でドーパント元素が導入されるので、ドーパント元素の導入と活性化処理とが同時に行われて、ポリシリコン層の比抵抗が低下される。
図２（ａ）及び図２（ｂ）は、本発明の原理を示す説明図であり、図２（ａ）は、印加電極に１３．５６ＭＨｚの高周波電圧を印加した場合を示すもの、図２（ｂ）は、印加電極に１００ｋＨｚ以上２０００ｋＨｚ以下の低周波電圧を印加した場合を示すものである。
図２（ａ）に示すように、印加電極である基板配置電極９への印加電圧が高周波（１３．５６ＭＨｚ等）の場合は、基板配置電極９と対向電極であるシャワープレート４間のほぼ全領域でグロー放電が生成される。このためグロー放電で分解されたドーパント元素種５０ａは、被処理対象物１０の表面とシャワープレート４の表面に対してほぼ同量である５０％程度がそれぞれ作用する。
一方、本実施形態のように、印加電極である基板配置電極９への印加電圧を低周波（１００ｋＨｚ以上２０００ｋＨｚ以下）にした場合には、基板配置電極９近傍にグロー放電によるプラズマが基板配置電極９側に偏在し、図２（ｂ）に示すように、これにより基板配置電極９近傍に、イオン化したドーパント元素種５０ｂが片寄って存在する現象が見られる。
一方、本実施形態のように、印加電極である基板配置電極９への印加電圧を低周波（１００ｋＨｚ以上２０００ｋＨｚ以下）にした場合には、基板配置電極９近傍にグロー放電によるプラズマが基板配置電極９側に偏在し、図２（ｂ）に示すように、これにより基板配置電極９近傍に、イオン化したドーパント元素種５０ｂが片寄って存在する現象が見られる。
このように印加電極である基板配置電極９近傍にプラズマが偏在するのは、印加電圧の周波数が従来の工業周波数等に比べて大幅に低いため放電電極である対向電極４と基板配置電極９との間の距離が従来に比べ広くなること、またドーパント元素が追従可能な低周波数でありドーパント元素のイオンも振動すること等がその理由であると考えている。
上記のドーパント元素の導入方法及び導入装置によれば、ポリシリコン層にドーパント元素を含むガスを導きながら、基板配置電極９に１００ｋＨｚ以上２０００ｋＨｚ以下の低周波交流電圧を印加してグロー放電生成することにより、基板配置電極９上に位置するポリシリコン層近傍のみにドーパント元素を含むプラズマを生成できるので、極めて効率的にポリシリコン層にドーパント元素を導入できる。これにより、ポリシリコン層にドーパント元素の拡散領域を、容易にかつ低コストで形成することができる。
また、１００ｋＨｚ以上２０００ｋＨｚ以下の比較的低周波の交流電圧を印加することにより、１３．５６ＭＨｚの高周波交流電圧を印加する場合と比べて、交流電圧による電界の変動に対して電子のみならずドーパント元素も十分に追従させることができる。これにより、ポリシリコン層に対して電子とドーパント元素からなるイオンとがほぼ同じ確率で到達することになり、ポリシリコン層のチャージアップを低減できる。
更に、交流電圧による電界の変動に対してドーパント元素が十分に追従することから、ドーパント元素の加速度を高めることができ、これによりポリシリコン層の厚さ方向全域に渡ってドーパント元素を導入することが可能になる。これにより、ドーパント元素の拡散領域の均一性を高めることができる。また、ドーパント元素の加速度を高めることによって、ドーパント元素の導入に要する時間を短縮できる。
さらに、印加電圧の周波数が工業周波数である１３．５６ＭＨｚよりも１／１０以上低くなっていることから、定在波による電極面内電圧分布によるプラズマ不均一性の問題も皆無であり、放電電極(基板配置電極９とシャワープレート４)問の距離を広くできる。その結果、放電電極の物理的な歪みや僥みに対する許容値も従来と比較して大きくなり、最先端技術として３ｍ×３ｍ以上の基板を用いるデバイス製造にも容易に対応が可能となる。
［ポリシリコン太陽電池の製造方法］
次に、本発明に係るポリシリコン太陽電池の製造方法について図３を参照して説明する。この製造方法は、Ｎ型半導体及びＰ型半導体からなるポリシリコン基板内にＰ型半導体またはＮ型半導体を形成することによりＰＮ接合を形成する工程と、ポリシリコン基板に電極を形成する工程と、から概略構成されている。
次に、本発明に係るポリシリコン太陽電池の製造方法について図３を参照して説明する。この製造方法は、Ｎ型半導体及びＰ型半導体からなるポリシリコン基板内にＰ型半導体またはＮ型半導体を形成することによりＰＮ接合を形成する工程と、ポリシリコン基板に電極を形成する工程と、から概略構成されている。
（ＰＮ接合の形成工程）
まず、図３（ａ）に示すように、厚みが例えば２００μｍ程度のポリシリコン基板５１を用意する。このポリシリコン基板５１は、例えばボロン等のＰ型不純物がドープされて全体がＰ型半導体５１ａとされている。
次に、図３（ｂ）に示すように、ポリシリコン基板５１の一面５１ｂ側に、ドーパント元素としてＮ型不純物を含むプラズマＰＬを形成して、ポリシリコン基板５１の内部にＮ型不純物を導入する。具体的には、ポリシリコン基板５１を図１に示す導入装置１の基板配置電極９上に載置保持させる。ポリシリコン基板５１は、一面５１ｂを対向電極４側に向けて載置する。なお、導入装置１の真空処理槽２は、真空排気系２０を動作させて予め真空状態にしておく。
次に、ガス供給系１１からシャワーヘッド３の内部空問にたとえば、Ｎ型不純物を含むＰＨ３と水素とアルゴンとの混合ガス（ガス）を供給し、シャワープレート４の放出口４ａから放出されたガス４０をポリシリコン基板５１に向って導くようにする。真空処理槽２内部の圧力は、ガス４０を導入した状態で、例えば３０Ｐａに設定することが好ましい。また、ガス４０の流量は、例えば０．５ｓｃｃｍ／ｃｍ２に設定することが好ましい。
まず、図３（ａ）に示すように、厚みが例えば２００μｍ程度のポリシリコン基板５１を用意する。このポリシリコン基板５１は、例えばボロン等のＰ型不純物がドープされて全体がＰ型半導体５１ａとされている。
次に、図３（ｂ）に示すように、ポリシリコン基板５１の一面５１ｂ側に、ドーパント元素としてＮ型不純物を含むプラズマＰＬを形成して、ポリシリコン基板５１の内部にＮ型不純物を導入する。具体的には、ポリシリコン基板５１を図１に示す導入装置１の基板配置電極９上に載置保持させる。ポリシリコン基板５１は、一面５１ｂを対向電極４側に向けて載置する。なお、導入装置１の真空処理槽２は、真空排気系２０を動作させて予め真空状態にしておく。
次に、ガス供給系１１からシャワーヘッド３の内部空問にたとえば、Ｎ型不純物を含むＰＨ３と水素とアルゴンとの混合ガス（ガス）を供給し、シャワープレート４の放出口４ａから放出されたガス４０をポリシリコン基板５１に向って導くようにする。真空処理槽２内部の圧力は、ガス４０を導入した状態で、例えば３０Ｐａに設定することが好ましい。また、ガス４０の流量は、例えば０．５ｓｃｃｍ／ｃｍ２に設定することが好ましい。
そして、この雰囲気下で電源供給部３０を起動し、真空処理槽２内のシャワープレート４を接地電位に置いた状態で、基板配置電極９に対して電源供給部３０から低周波交流電圧を印加する。低周波交流電圧は、上述したように基板配置電極９に対して１００ｋＨｚ以上２０００ｋＨｚ以下にすることが好ましい。また、パワー密度は０．５〜１．５Ｗ／ｃｍ２程度がよい。このような電圧の印加により、シャワープレート４の放出口４ａから放出されたガス４０は、基板配置電極９をカソードとしシャワープレート４をアノードとする容量結合方式(ＣＣＰ方式)のグロー放電現象が発生し、これにより真空処理槽２内の基板配置電極９及びシャワープレート４間の空間においてＰＨ３が分解されてリン（Ｐ）が活性化する。
ここで、被処理対象物であるポリシリコン基板５１は、サセプタ本体６内のヒーター７によって予め４５０〜６００℃、好ましくは５５０℃程度に加熱されており、活性化したリン（Ｐ）がポリシリコン基板５１の表面に到達すると、ポリシリコン基板５１内にリン（Ｐ）が拡散しつつ導入される。また、ポリシリコン基板５１が５５０℃程度に加熱されているため、リンの導入と同時に活性化処理が行われる。このようにして導入されたリン（Ｐ）によって、図３（ｃ）に示すように、ポリシリコン基板５１の一面５１ｂ側にＮ型半導体５１ｃからなる層が形成される。このようにして、Ｐ型半導体５１ａからなる層とＮ型半導体５１ｃからなる層との界面にＰＮ接合５１ｄが形成される。
なお、リンの打ち込み深さは、例えば、基板配置電極９に対する低周波交流電圧の周波数を１００ｋＨｚ以上２０００ｋＨｚ以下の範囲で制御するか、電力出力を制御するか、雰囲気中の圧力を制御することによって調整でき、例えば一面５１ｂから最大で１００ｎｍ程度の深さまで打ち込むように調整すればよい。
なお、リンの打ち込み深さは、例えば、基板配置電極９に対する低周波交流電圧の周波数を１００ｋＨｚ以上２０００ｋＨｚ以下の範囲で制御するか、電力出力を制御するか、雰囲気中の圧力を制御することによって調整でき、例えば一面５１ｂから最大で１００ｎｍ程度の深さまで打ち込むように調整すればよい。
（電極形成工程）
次に図３（ｄ）に示すように、ポリシリコン基板５１の一面５１ｂの全面に例えばＩＴＯ等からなる透明電極膜５２（電極）を形成し、ポリシリコン基板５１の他面５１ｅには櫛歯状の金属電極５３（電極）を形成する。透明電極膜５２の上には更に反射防止膜を形成しても良い。この透明電極膜５２が形成された面が、大陽光等の受光面になる。このようにして、ポリシリコン基板５１を主体とするポリシリコン太陽電池５４が製造される。
次に図３（ｄ）に示すように、ポリシリコン基板５１の一面５１ｂの全面に例えばＩＴＯ等からなる透明電極膜５２（電極）を形成し、ポリシリコン基板５１の他面５１ｅには櫛歯状の金属電極５３（電極）を形成する。透明電極膜５２の上には更に反射防止膜を形成しても良い。この透明電極膜５２が形成された面が、大陽光等の受光面になる。このようにして、ポリシリコン基板５１を主体とするポリシリコン太陽電池５４が製造される。
以上説明したように、上記のポリシリコン太陽電池の製造方法によれば、Ｐ型半導体５１ａからなるポリシリコン基板５１に、Ｎ型のドーパント元素であるリン（Ｐ）を含むガス導きながら、基板配置電極に１００ｋＨｚ以上２０００ｋＨｚ以下の低周波交流電圧を印加してグロー放電を生成するので、極めて効率的にポリシリコン基板５１にリンを拡散させることができる。これにより、ポリシリコン基板５１中に、Ｎ型半導体５１ｃ及びＰ型半導体５１ａからなるＰＮ接合５１ｄを容易にかつ低コストで形成することができる。
また、１００ｋＨｚ以上２０００ｋＨｚ以下の比較的低周波の交流電圧を印加することにより、１３．５６ＭＨｚの高周波交流電圧を印加する場合と比べて、交流電圧による電界の変動に対して電子のみならずリン（Ｐ）も十分に追従することができる。これにより、ポリシリコン基板５１に対して電子とリンとがほぼ同じ確率で到達することになり、ポリシリコン基板５１のチャージアップを低減できる。
更に、交流電圧による電界の変動に対してリンが十分に追従するので、リンの加速度を高めることができ、リンの導入に要する時間を短縮できる。
また、１００ｋＨｚ以上２０００ｋＨｚ以下の比較的低周波の交流電圧を印加することにより、１３．５６ＭＨｚの高周波交流電圧を印加する場合と比べて、交流電圧による電界の変動に対して電子のみならずリン（Ｐ）も十分に追従することができる。これにより、ポリシリコン基板５１に対して電子とリンとがほぼ同じ確率で到達することになり、ポリシリコン基板５１のチャージアップを低減できる。
更に、交流電圧による電界の変動に対してリンが十分に追従するので、リンの加速度を高めることができ、リンの導入に要する時間を短縮できる。
なお、上記のポリシリコン太陽電池の製造方法では、ＰＮ接合５１ｄを形成した後に、ドーパント元素を含むガスに替えて水素を含むガスを導入し、ポリシリコン基板５１の近傍に水素を含むプラズマを形成させて、ポリシリコン基板５１の内部に水素を導入してもよい。導入された水素は、ポリシリコン基板５１を構成するシリコン原子の未結合手と結合してこれを終端化させる。これにより、ポリシリコン基板５１に含まれる欠陥を少なくすることができ、ポリシリコン太陽電池５４の発電効率を高めることができる。
ポリシリコン基板５１に水素を導入するには、例えば図１に示す導入装置１において、シャワープレート４の放出口４ａから水素を含むガスを放出してポリシリコン基板５１に向って導き、真空処理槽２内部の圧力を、水素を導入した状態で例えば２５０Ｐａに設定し、水素の流量を例えば５００ｓｃｃｍ／ｃｍ２に設定し、シャワープレート４を接地電位に置いた状態で、基板配置電極９に対して１００ｋＨｚ以上２０００ｋＨｚ以下の低周波交流電圧を印加し、パワー密度を０．２Ｗ／ｃｍ２程度にすればよい。これにより、基板配置電極９をカソードとしシャワープレート４をアノードとする容量結合方式(ＣＣＰ方式)のグロー放電現象が発生し、水素ガス４０が活性化されて、ポリシリコン基板５１に水素を導入できる。
［ポリシリコン型薄膜トランジスタの製造方法］
次に、本発明に係るポリシリコン型薄膜トランジスタの製造方法について図４を参照して説明する。この製造方法は、ＬＤＤ構造のポリシリコン型薄膜トランジスタの製造方法であり、基板上に、ボロン（ドーパント元素）が導入されてなるポリシリコン層を形成する工程と、ゲート絶縁膜及びゲート電極を形成する工程と、ポリシリコン層に低濃度のリン（ドーパント元素）を導入してＬＤＤ領域（ドーパント元素拡散領域）を形成する工程と、ゲート絶縁膜及びゲート電極を形成する工程と、ポリシリコン層のＬＤＤ領域の両側に高濃度のリン（ドーパント元素）を導入してソース領域（ドーパント元素拡散領域）及びドレイン領域（ドーパント元素拡散領域）を形成する工程と、から概略構成されている。
次に、本発明に係るポリシリコン型薄膜トランジスタの製造方法について図４を参照して説明する。この製造方法は、ＬＤＤ構造のポリシリコン型薄膜トランジスタの製造方法であり、基板上に、ボロン（ドーパント元素）が導入されてなるポリシリコン層を形成する工程と、ゲート絶縁膜及びゲート電極を形成する工程と、ポリシリコン層に低濃度のリン（ドーパント元素）を導入してＬＤＤ領域（ドーパント元素拡散領域）を形成する工程と、ゲート絶縁膜及びゲート電極を形成する工程と、ポリシリコン層のＬＤＤ領域の両側に高濃度のリン（ドーパント元素）を導入してソース領域（ドーパント元素拡散領域）及びドレイン領域（ドーパント元素拡散領域）を形成する工程と、から概略構成されている。
（ポリシリコン層の形成工程）
まず、図４（ａ）に示すように、ガラス基板等の基板６１上に、ドーパント元素としてボロンが導入されてなるポリシリコン膜６２ｂを形成する。
具体的には、ガラス基板等の基板６１を用意し、この基板６１上に図示略の窒化シリコン膜及び酸化シリコン膜を順次積層した後、ＰＥＣＶＤ法（プラズマ励起ＣＶＤ法）によってアモルファスシリコン膜６２ａを形成する。反応ガスとしてはモノシラン等を用いることができる。アモルファスシリコン膜６２ａの形成後に、膜中に残存する水素を除去する脱水素処理を行う。
まず、図４（ａ）に示すように、ガラス基板等の基板６１上に、ドーパント元素としてボロンが導入されてなるポリシリコン膜６２ｂを形成する。
具体的には、ガラス基板等の基板６１を用意し、この基板６１上に図示略の窒化シリコン膜及び酸化シリコン膜を順次積層した後、ＰＥＣＶＤ法（プラズマ励起ＣＶＤ法）によってアモルファスシリコン膜６２ａを形成する。反応ガスとしてはモノシラン等を用いることができる。アモルファスシリコン膜６２ａの形成後に、膜中に残存する水素を除去する脱水素処理を行う。
次に、アモルファスシリコン膜６２ａにボロン等のＰ型のドーパント元素を導入し、アモルファスシリコン層６２ａをＰ型半導体とする。
具体的には、図４（ａ）に示すように、アモルファスシリコン層６２ａ上に、ドーパント元素としてボロンを含むプラズマＰＬ１を形成することによって、アモルファスシリコン層６２ａの内部にボロンを導入する。例えば、基板６１を図１に示す導入装置１の基板配置電極９上に載置保持させる。なお、導入装置１の真空処理槽２は、真空排気系２０を動作させて予め真空状態にしておく。
次に、ガス供給系１１からシャワーヘッド３の内部空問にたとえば、Ｐ型不純物を含むＢ２Ｈ６と水素とアルゴンとの混合ガス（ガス）を供給し、シャワープレート４の放出口４ａから放出されたガス４０をアモルファスシリコン層６２ａに向って導くようにする。真空処理槽２内部の圧力は、ガス４０を導入した状態で、例えば３０Ｐａに設定することが好ましい。また、ガス４０の流量は、例えば０．３ｓｃｃｍ／ｃｍ２に設定することが好ましい。
具体的には、図４（ａ）に示すように、アモルファスシリコン層６２ａ上に、ドーパント元素としてボロンを含むプラズマＰＬ１を形成することによって、アモルファスシリコン層６２ａの内部にボロンを導入する。例えば、基板６１を図１に示す導入装置１の基板配置電極９上に載置保持させる。なお、導入装置１の真空処理槽２は、真空排気系２０を動作させて予め真空状態にしておく。
次に、ガス供給系１１からシャワーヘッド３の内部空問にたとえば、Ｐ型不純物を含むＢ２Ｈ６と水素とアルゴンとの混合ガス（ガス）を供給し、シャワープレート４の放出口４ａから放出されたガス４０をアモルファスシリコン層６２ａに向って導くようにする。真空処理槽２内部の圧力は、ガス４０を導入した状態で、例えば３０Ｐａに設定することが好ましい。また、ガス４０の流量は、例えば０．３ｓｃｃｍ／ｃｍ２に設定することが好ましい。
そして、この雰囲気下で電源供給部３０を起動し、真空処理槽２内のシャワープレート４を接地電位に置いた状態で、基板配置電極９に対して電源供給部３０から低周波交流電圧を印加する。低周波交流電圧は、上述したように基板配置電極９に対して１００ｋＨｚ以上２０００ｋＨｚ以下にすることが好ましい。また、パワー密度は０．５〜１．５Ｗ／ｃｍ２程度がよい。このような電圧の印加により、シャワープレート４の放出口４ａから放出されたガス４０は、基板配置電極９をカソードとしシャワープレート４をアノードとする容量結合方式(ＣＣＰ方式)のグロー放電現象が発生し、これにより真空処理槽２内の基板配置電極９及びシャワープレート４間の空間においてＢ２Ｈ６が分解されてボロン（Ｂ）が活性化する。
ここで、被処理対象物であるアモルファスシリコン層６２ａは、サセプタ本体６内のヒーター７によって予め４５０〜６００℃、好ましくは５５０℃程度に加熱されており、活性化したボロン（Ｂ）がアモルファスシリコン層６２ａの表面に到達すると、アモルファスシリコン層６２ａ内にボロン（Ｂ）が拡散しつつ導入される。また、アモルファスシリコン層６２ａが４３０℃程度に加熱されているため、ボロンの導入と同時に活性化処理が行われる。このようにして導入されたボロン（Ｂ）によって、アモルファスシリコン層６２ａがＰ型半導体となる。
なお、ボロンの打ち込み深さは、アモルファスシリコン層６２ａの膜厚と同じ深さにすればよい。打ち込み深さは、例えば、基板配置電極９に対する低周波交流電圧の周波数を１００ｋＨｚ以上２０００ｋＨｚ以下の範囲で制御するか、電力出力を制御するか、雰囲気中の圧力を制御することによって調整できる。
なお、ボロンの打ち込み深さは、アモルファスシリコン層６２ａの膜厚と同じ深さにすればよい。打ち込み深さは、例えば、基板配置電極９に対する低周波交流電圧の周波数を１００ｋＨｚ以上２０００ｋＨｚ以下の範囲で制御するか、電力出力を制御するか、雰囲気中の圧力を制御することによって調整できる。
その後、レーザーアニール等の手段によってアモルファスシリコン膜６２ａを多結晶化して、ポリシリコン膜６２ｂとする。
次に、図４（ｂ）に示すように、ポリシリコン膜６２ｂをフォトリソグラフィ技術によりパターニングして、ポリシリコン層６２とする。
次に、図４（ｂ）に示すように、ポリシリコン膜６２ｂをフォトリソグラフィ技術によりパターニングして、ポリシリコン層６２とする。
（ゲート絶縁膜及びゲート電極の形成工程）
次に図４（ｃ）に示すように、基板６１及びポリシリコン層６２を覆うように酸化シリコン膜からなるゲート絶縁膜６３を形成する。ゲート絶縁膜６３は、例えばＰＥＣＶＤ法により形成することが好ましい。反応ガスとしてはシランと酸素の混合ガス、ＴＥＯＳとオゾンの混合ガス等を用いることができる。
次に図４（ｄ）に示すように、ゲート絶縁膜６３上にゲート電極６４を形成する。具体的には、ゲート絶縁膜６３の全面にゲート電極膜をスパッタ法などによって形成し、その後、ゲート電極膜をフォトリソグラフィ技術によりパターニングしてゲート電極６４を形成する。
次に図４（ｃ）に示すように、基板６１及びポリシリコン層６２を覆うように酸化シリコン膜からなるゲート絶縁膜６３を形成する。ゲート絶縁膜６３は、例えばＰＥＣＶＤ法により形成することが好ましい。反応ガスとしてはシランと酸素の混合ガス、ＴＥＯＳとオゾンの混合ガス等を用いることができる。
次に図４（ｄ）に示すように、ゲート絶縁膜６３上にゲート電極６４を形成する。具体的には、ゲート絶縁膜６３の全面にゲート電極膜をスパッタ法などによって形成し、その後、ゲート電極膜をフォトリソグラフィ技術によりパターニングしてゲート電極６４を形成する。
（ＬＤＤ領域の形成工程）
次に、ゲート電極６４をマスクとして、ポリシリコン層６２に低濃度のリン（ドーパント元素）を導入することによって、ＬＤＤ領域（lightly doped drain）を形成する。
具体的には、図４（ｅ）に示すように、ポリシリコン層６２上に、ドーパント元素としてリンを含むプラズマＰＬ２を形成することによって、ポリシリコン層６２に低濃度のリンを導入する。例えば、基板６１を図１に示す導入装置１の基板配置電極９上に載置保持させる。真空処理槽２は予め真空状態にしておく。
次に、ガス供給系１１からシャワーヘッド３の内部空問にたとえば、Ｎ型不純物を含むＰＨ３と水素とアルゴンとの混合ガス（ガス）を供給し、放出口４ａから放出されたガス４０をポリシリコン層６２に向って導くようにする。真空処理槽２内部の圧力は、ガス４０を導入した状態で、例えば３０Ｐａに設定することが好ましい。また、ガス４０の流量は、例えば０．３ｓｃｃｍ／ｃｍ２に設定することが好ましい。
次に、ゲート電極６４をマスクとして、ポリシリコン層６２に低濃度のリン（ドーパント元素）を導入することによって、ＬＤＤ領域（lightly doped drain）を形成する。
具体的には、図４（ｅ）に示すように、ポリシリコン層６２上に、ドーパント元素としてリンを含むプラズマＰＬ２を形成することによって、ポリシリコン層６２に低濃度のリンを導入する。例えば、基板６１を図１に示す導入装置１の基板配置電極９上に載置保持させる。真空処理槽２は予め真空状態にしておく。
次に、ガス供給系１１からシャワーヘッド３の内部空問にたとえば、Ｎ型不純物を含むＰＨ３と水素とアルゴンとの混合ガス（ガス）を供給し、放出口４ａから放出されたガス４０をポリシリコン層６２に向って導くようにする。真空処理槽２内部の圧力は、ガス４０を導入した状態で、例えば３０Ｐａに設定することが好ましい。また、ガス４０の流量は、例えば０．３ｓｃｃｍ／ｃｍ２に設定することが好ましい。
そしてこの雰囲気下で、真空処理槽２内のシャワープレート４を接地電位に置いた状態で、基板配置電極９に１００ｋＨｚ以上２０００ｋＨｚ以下の低周波交流電圧を印加する。パワー密度は０．５〜１．５Ｗ／ｃｍ２程度がよい。このような電圧の印加により、放出口４ａから放出されたガス４０によってグロー放電現象が発生し、ＰＨ３が分解されてリン（Ｐ）が活性化する。
ポリシリコン層６２は、予め４５０〜６００℃、好ましくは５５０℃程度に加熱されており、活性化したリン（Ｐ）がポリシリコン層６２の表面に到達すると、ポリシリコン層６２内にリン（Ｐ）が拡散しつつ導入される。また、ポリシリコン層６２が５５０℃程度に加熱されているため、リンの導入と同時に活性化処理が行われる。このようにして導入されたリン（Ｐ）によって、図４（ｅ）に示すように、ポリシリコン層６２にＬＤＤ領域Ｌが形成される。また、ゲート電極６４をマスクとすることにより、ＬＤＤ領域Ｌはゲート電極６４の両側に形成される。ＬＤＤ領域Ｌに挟まれた部分は、Ｎ型不純物であるボロンが拡散されたチャネル領域Ｃとなる。
なお、ＬＤＤ領域Ｌを形成する際のリンの打ち込み濃度は、例えば、ガス中のＰＨ３の濃度を調整すればよい。
なお、ＬＤＤ領域Ｌを形成する際のリンの打ち込み濃度は、例えば、ガス中のＰＨ３の濃度を調整すればよい。
（ソース領域及びドレイン領域の形成工程）
次に図４（ｆ）に示すように、ポリシリコン層６２のＬＤＤ領域Ｌの隣に、高濃度のリンが導入されてなるソース領域Ｓ及びドレイン領域Ｄを形成する。具体的には、ゲート電極６４上に、ゲート電極６４よりも幅広のマスク層Ｍを形成し、このマスク層Ｍをマスクにして、プラズマＰＬ３を発生させてリン等のＮ型不純物をポリシリコン層６２に導入することによって、ソース領域Ｓ及びドレイン領域Ｄを形成する。
ポリシリコン層６２に対するリンの導入は、ガス中のＰＨ３の濃度を、ＬＤＤ領域Ｌの形成の場合より高く設定すること以外は、上記のＬＤＤ領域の形成工程と同様にして行う。これにより、図４（ｆ）に示すように、ポリシリコン層６２にソース領域Ｓ及びドレイン領域Ｄが形成される。また、マスク層Ｍをマスクとすることで、ソース領域Ｓ及びドレイン領域Ｄはゲート電極６４を中心にしてＬＤＤ領域Ｌよりも外側に形成される。更に、ソース領域Ｓ及びドレイン領域Ｄにおけるリンの濃度は、ＬＤＤ領域Ｌにおけるリンの濃度より高くなる。
次に図４（ｆ）に示すように、ポリシリコン層６２のＬＤＤ領域Ｌの隣に、高濃度のリンが導入されてなるソース領域Ｓ及びドレイン領域Ｄを形成する。具体的には、ゲート電極６４上に、ゲート電極６４よりも幅広のマスク層Ｍを形成し、このマスク層Ｍをマスクにして、プラズマＰＬ３を発生させてリン等のＮ型不純物をポリシリコン層６２に導入することによって、ソース領域Ｓ及びドレイン領域Ｄを形成する。
ポリシリコン層６２に対するリンの導入は、ガス中のＰＨ３の濃度を、ＬＤＤ領域Ｌの形成の場合より高く設定すること以外は、上記のＬＤＤ領域の形成工程と同様にして行う。これにより、図４（ｆ）に示すように、ポリシリコン層６２にソース領域Ｓ及びドレイン領域Ｄが形成される。また、マスク層Ｍをマスクとすることで、ソース領域Ｓ及びドレイン領域Ｄはゲート電極６４を中心にしてＬＤＤ領域Ｌよりも外側に形成される。更に、ソース領域Ｓ及びドレイン領域Ｄにおけるリンの濃度は、ＬＤＤ領域Ｌにおけるリンの濃度より高くなる。
次に図４（ｇ）に示すように、ゲート電極６４及びゲート絶縁膜６３を覆うように層間絶縁膜６５をＰＥＣＶＤ法で形成する。更に図４（ｈ）に示すように、層間絶縁膜６５及びゲート絶縁膜６３を貫通する開口部６６を設けて、ポリシリコン層６２のソース領域Ｓ及びドレイン領域Ｄを露出させる。そして、開口部６６に電極層６７を例えばスパッタ法で形成する。このようにして、ＬＤＤ構造のポリシリコン型薄膜トランジスタＴｒを製造する。
以上説明したように、上記のポリシリコン型薄膜トランジスタの製造方法によれば、基板６１上にポリシリコン層６２を形成した後に、ポリシリコン層６２にドーパント元素を導きながら、基板配置電極に１００ｋＨｚ以上２０００ｋＨｚ以下の低周波交流電圧を印加してグロー放電を生成するので、極めて効率的にポリシリコン層６２にドーパント元素を拡散させることができる。これにより、ポリシリコン層６２に、ソース領域Ｓ、ドレイン領域Ｄ及びチャネル領域Ｃ並びにＬＤＤ領域Ｌを容易にかつ低コストで形成できる。
また、１００ｋＨｚ以上２０００ｋＨｚ以下の比較的低周波の交流電圧を印加することにより、ポリシリコン層６２に対して電子とドーパント元素とがほぼ同じ確率で到達することになり、ポリシリコン層６２のチャージアップを低減できる。これにより、予め基板６１上に別の回路素子が形成されていた場合でも、チャージアップによる絶縁破壊を防止できる。
また、１００ｋＨｚ以上２０００ｋＨｚ以下の比較的低周波の交流電圧を印加することにより、ポリシリコン層６２に対して電子とドーパント元素とがほぼ同じ確率で到達することになり、ポリシリコン層６２のチャージアップを低減できる。これにより、予め基板６１上に別の回路素子が形成されていた場合でも、チャージアップによる絶縁破壊を防止できる。
更に、交流電圧による電界の変動に対してドーパント元素が十分に追従するので、ドーパント元素の加速度を高めることができ、これによりポリシリコン層６２の厚さ方向全域に渡ってドーパント元素を導入することが可能になる。これにより、ポリシリコン層６２の基板６１側の界面までドーパント元素を導入することができ、ドーパント元素の拡散領域の均一性を高めることができる。また、ドーパント元素の加速度を高めることによって、ドーパント元素の導入に要する時間を短縮できる。
更に、ガス中のドーパント元素の濃度を適宜設定することによって、ソース領域Ｓ、ドレイン領域Ｄ及びチャネル領域Ｃ並びにＬＤＤ領域Ｌといった、ドーパント元素の濃度が異なる拡散領域を容易に形成できる。
更に、ガス中のドーパント元素の濃度を適宜設定することによって、ソース領域Ｓ、ドレイン領域Ｄ及びチャネル領域Ｃ並びにＬＤＤ領域Ｌといった、ドーパント元素の濃度が異なる拡散領域を容易に形成できる。
また、上記の製造方法は、従来のイオン注入法に対して、ドーパント元素に与えられるエネルギーが比較的低いので、ＬＤＤ領域Ｌのようなドーパント濃度が比較的低い領域でも容易に形成することができる。
更にまた、上記のポリシリコン型薄膜トランジスタの製造方法によれば、ドーパント元素の導入とともにポリシリコン層６２を加熱するので、従来のドーパント元素導入後の活性化のための加熱処理を、ドーパント元素の導入と同時に行うことが可能になり、工程数が削減され、スループットを高めることができる。
更にまた、上記のポリシリコン型薄膜トランジスタの製造方法によれば、ドーパント元素の導入とともにポリシリコン層６２を加熱するので、従来のドーパント元素導入後の活性化のための加熱処理を、ドーパント元素の導入と同時に行うことが可能になり、工程数が削減され、スループットを高めることができる。
なお、本発明は上述の実施の形態に限られることなく、種々の変更を行うことができる。例えば、上述の実施の形態では、シャワープレートを上部側に配置し、基板配置電極を下部側に配置するようにしたが、本発明はこれに限られず、放電電極を傾斜させたり、鉛直方向に向けることも可能である。
また、本実施形態で使用した導入装置は、水素ガスに代えてＣＶＤ用の反応ガスを導入することで、プラズマＣＶＤ装置として用いることができる。従って、本実施形態の導入装置を、プラズマＣＶＤ法による成膜工程と、ドーパンド元素の導入工程の両方に使用できる。
また、本実施形態で使用した導入装置は、水素ガスに代えてＣＶＤ用の反応ガスを導入することで、プラズマＣＶＤ装置として用いることができる。従って、本実施形態の導入装置を、プラズマＣＶＤ法による成膜工程と、ドーパンド元素の導入工程の両方に使用できる。
また、上記のポリシリコン太陽電池の製造方法においては、Ｐ型半導体からなるポリシリコン基板内にＮ型半導体を形成することによりＰＮ接合を形成したが、本発明はこれに限らず、Ｎ型半導体からなるポリシリコン基板内にＰ型半導体を形成することによりＰＮ接合を形成してもよい。
また、ポリシリコン型薄膜トランジスタとして、いわゆるＬＤＤ（lightly doped drain）構造を例示したが、オフセット構造に適用してもよい。更に、上記の方法によって製造された薄膜トランジスタは、画素電極のスイッチング用の薄膜トランジスタのみならず、周辺駆動回路用の薄膜トランジスタに適用してもよい。
また、ｎ＋アモルファスシリコン膜をコンタクト層として使用する薄膜トランジスタを形成する場合に、ｎ＋アモルファスシリコン膜にドーパント元素を導入する場合にも適用できる。
また、ｎ＋アモルファスシリコン膜をコンタクト層として使用する薄膜トランジスタを形成する場合に、ｎ＋アモルファスシリコン膜にドーパント元素を導入する場合にも適用できる。
１…導入装置（シリコン層のドーパント元素導入装置）、４…シャワープレート（対向電極（放電電極））、９…基板配置電極（放電電極）、１０、６２…ポリシリコン層（シリコン層）、４０…水素ガス（水素）、５１…ポリシリコン基板（シリコン層）、５１ａ…Ｐ型半導体、５１ｃ…Ｎ型半導体、５１ｄ…ＰＮ接合、５２…透明電極膜（電極）、５３…金属電極（電極）、５４…ポリシリコン太陽電池、６１…基板、６２ａ…アモルファスシリコン層（シリコン層）、６３…ゲート絶縁膜、６４…ゲート電極、Ｃ…チャネル領域（不純物元素拡散領域）、Ｄ…ドレイン領域（不純物元素拡散領域）、Ｌ…ＬＤＤ領域（不純物元素拡散領域）、Ｓ…ソース領域（不純物元素拡散領域）、Ｔｒ…ポリシリコン型薄膜トランジスタ
Claims (6)
- シリコン層にドーパンド元素を導入する方法であって、
真空中において基板配置電極上に前記シリコン層を配置するとともに、対向電極を前記基板配置電極とほぼ平行に３０ｍｍ以上、１５０ｍｍ以下の範囲で離間して配置し、
前記ドーパント元素を含むガスを前記基板配置電極と前記対向電極間において前記シリコン層に向けて導き、前記基板配置電極に対して１００ｋＨｚ以上２０００ｋＨｚ以下の低周波交流電圧を印加し、前記対向電極を接地電位とし、前記基板配置電極と前記対向電極の間に生成されるグロー放電によって前記対向電極より前記配置電極の近傍に偏在するプラズマを生成し、前記シリコン層に前記ドーパント元素を導入する工程を有することを特徴とするシリコン層へのドーパント元素の導入方法。 - 前記シリコン層がポリシリコン層またはアモルファスシリコン層であることを特徴とする請求項１に記載のシリコン層へのドーパント元素の導入方法。
- ポリシリコン基板を主体とするポリシリコン太陽電池の製造方法であって、
Ｎ型半導体またはＰ型半導体からなるポリシリコン基板内に、Ｐ型半導体またはＮ型半導体を形成することによってＰＮ接合を形成する工程と、前記ポリシリコン基板に形成された前記Ｎ型半導体及び前記Ｐ型半導体にそれぞれ、電極を形成する工程とを具備してなり、
前記ＰＮ接合を形成する工程が、真空中において基板配置電極上に前記ポリシリコン基板を配置するとともに、対向電極を前記基板配置電極とほぼ平行に３０ｍｍ以上、１５０ｍｍ以下の範囲で離間して配置し、ドーパント元素を含むガスを前記基板配置電極と前記対向電極間において前記ポリシリコン基板に向けて導き、前記基板配置電極に対して１００ｋＨｚ以上２０００ｋＨｚ以下の低周波交流電圧を印加し、前記対向電極を接地電位とし、前記基板配置電極と前記対向電極の間に生成されるグロー放電によって前記対向電極より前記配置電極の近傍に偏在するプラズマを生成し、前記ポリシリコン基板に前記ドーパント元素を導入することにより、前記Ｎ型半導体または前記Ｐ型半導体を形成して前記ＰＮ接合を形成する工程であることを特徴とするポリシリコン太陽電池の製造方法。 - ポリシリコン型薄膜トランジスタの製造方法であって、
基板上にシリコン層を形成する工程と、前記シリコン層にドーパント元素を導入してドーパント元素拡散領域を形成する工程とを具備してなり、
前記ドーパント元素拡散領域を形成する工程が、真空中において基板配置電極上に前記基板を配置するとともに、対向電極を前記基板配置電極とほぼ平行に３０ｍｍ以上、１５０ｍｍ以下の範囲で離間して配置し、前記ドーパント元素を含むガスを前記基板配置電極と前記対向電極間において前記基板の前記シリコン層に向けて導き、前記基板配置電極に対して１００ｋＨｚ以上２０００ｋＨｚ以下の低周波交流電圧を印加し、前記対向電極を接地電位とし、前記基板配置電極と前記対向電極の間に生成されるグロー放電によって前記対向電極より前記配置電極の近傍に偏在するプラズマを生成し、前記シリコン層に前記ドーパント元素を導入して前記ドーパント元素拡散領域を形成する工程であることを特徴とするポリシリコン型薄膜トランジスタの製造方法。 - 前記シリコン層を加熱しながら前記ドーパント元素を導入することを特徴とする請求項４に記載のポリシリコン型薄膜トランジスタの製造方法。
- 前記シリコン層がポリシリコン層またはアモルファスシリコン層であることを特徴とする請求項４または請求項５に記載のポリシリコン型薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007124623A JP5116357B2 (ja) | 2007-05-09 | 2007-05-09 | シリコン層へのドーパント元素の導入方法、ポリシリコン太陽電池の製造方法、ポリシリコン型薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007124623A JP5116357B2 (ja) | 2007-05-09 | 2007-05-09 | シリコン層へのドーパント元素の導入方法、ポリシリコン太陽電池の製造方法、ポリシリコン型薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008282921A JP2008282921A (ja) | 2008-11-20 |
| JP5116357B2 true JP5116357B2 (ja) | 2013-01-09 |
Family
ID=40143506
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007124623A Active JP5116357B2 (ja) | 2007-05-09 | 2007-05-09 | シリコン層へのドーパント元素の導入方法、ポリシリコン太陽電池の製造方法、ポリシリコン型薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5116357B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5384088B2 (ja) * | 2008-11-28 | 2014-01-08 | 株式会社ジャパンディスプレイ | 表示装置 |
| JP2011142238A (ja) * | 2010-01-08 | 2011-07-21 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法 |
| WO2011158514A1 (ja) * | 2010-06-17 | 2011-12-22 | パナソニック株式会社 | 多結晶型太陽電池パネルおよびその製造方法 |
| JP5826524B2 (ja) * | 2010-07-16 | 2015-12-02 | 住友重機械工業株式会社 | プラズマドーピング装置及びプラズマドーピング方法 |
| JP5320376B2 (ja) * | 2010-12-06 | 2013-10-23 | パナソニック株式会社 | 多結晶型シリコン太陽電池パネルの製造方法 |
| JP5351132B2 (ja) * | 2010-12-06 | 2013-11-27 | パナソニック株式会社 | 多結晶型シリコン太陽電池パネルの製造方法 |
| JP5810357B2 (ja) | 2011-02-21 | 2015-11-11 | 株式会社サンケイエンジニアリング | 成膜方法及び成膜装置 |
| JP5583076B2 (ja) * | 2011-06-02 | 2014-09-03 | 住友重機械工業株式会社 | プラズマ処理装置 |
| US20150349180A1 (en) * | 2014-05-30 | 2015-12-03 | David D. Smith | Relative dopant concentration levels in solar cells |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000031081A (ja) * | 1998-07-09 | 2000-01-28 | Toshiba Corp | 半導体装置の製造方法 |
| JP3088721B1 (ja) * | 1999-08-11 | 2000-09-18 | キヤノン販売株式会社 | 不純物処理装置及び不純物処理装置のクリーニング方法 |
| JP2005093518A (ja) * | 2003-09-12 | 2005-04-07 | Matsushita Electric Ind Co Ltd | 不純物導入の制御方法および不純物導入装置 |
| JP2005183469A (ja) * | 2003-12-16 | 2005-07-07 | Sharp Corp | 太陽電池セル |
| JP4622275B2 (ja) * | 2004-03-15 | 2011-02-02 | パナソニック株式会社 | 不純物導入方法 |
-
2007
- 2007-05-09 JP JP2007124623A patent/JP5116357B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008282921A (ja) | 2008-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5116357B2 (ja) | シリコン層へのドーパント元素の導入方法、ポリシリコン太陽電池の製造方法、ポリシリコン型薄膜トランジスタの製造方法 | |
| US8193075B2 (en) | Remote hydrogen plasma with ion filter for terminating silicon dangling bonds | |
| KR101200720B1 (ko) | 핫 배플판이 구비된 플라즈마 반응기 및 이를 이용한 기판 처리 방법 | |
| US5851861A (en) | MIS semiconductor device having an LDD structure and a manufacturing method therefor | |
| US7759598B2 (en) | Substrate treating method and production method for semiconductor device | |
| KR100797018B1 (ko) | 반도체박막, 그것을 사용한 반도체장치, 그들의 제조방법및 반도체박막의 제조장치 | |
| JPH08167596A (ja) | プラズマ処理装置、プラズマ処理方法及び半導体装置の作製方法 | |
| US8435906B2 (en) | Methods for forming conformal oxide layers on semiconductor devices | |
| TWI277168B (en) | Methods for forming thin film layers by simultaneous doping and sintering | |
| WO2013105324A1 (ja) | プラズマドーピング装置、プラズマドーピング方法、半導体素子の製造方法、および半導体素子 | |
| JP2013534712A (ja) | プラズマドーピング装置、プラズマドーピング方法、半導体素子の製造方法、および半導体素子 | |
| JP2008177419A (ja) | シリコン薄膜形成方法 | |
| JP2012089556A (ja) | 半導体素子およびその製造方法 | |
| JP5091536B2 (ja) | ポリシリコン層の改質方法、ポリシリコン太陽電池の製造方法及びポリシリコン型薄膜トランジスタの製造方法並びにポリシリコン層の改質装置 | |
| JPH0142125B2 (ja) | ||
| JP2002170820A (ja) | 薄膜トランジスタの製造方法およびそれに用いられるプラズマ処理装置 | |
| TW594917B (en) | Method for forming gate sidewall spacer | |
| JP3084159B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2003273033A (ja) | プラズマ反応装置 | |
| JP2009272428A (ja) | 反射防止膜成膜方法および反射防止膜成膜装置 | |
| JP4001649B2 (ja) | 半導体装置の作製方法 | |
| US7776751B2 (en) | Process for producing silicon compound | |
| JP3578345B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JP5199954B2 (ja) | 半導体装置の製造方法 | |
| JP2009164518A (ja) | 反射防止膜成膜方法、反射防止膜成膜装置および太陽電池 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091105 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120606 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120612 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120806 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120925 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121016 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5116357 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151026 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |