JPH1012612A - 窒化酸化膜の形成方法 - Google Patents

窒化酸化膜の形成方法

Info

Publication number
JPH1012612A
JPH1012612A JP15784396A JP15784396A JPH1012612A JP H1012612 A JPH1012612 A JP H1012612A JP 15784396 A JP15784396 A JP 15784396A JP 15784396 A JP15784396 A JP 15784396A JP H1012612 A JPH1012612 A JP H1012612A
Authority
JP
Japan
Prior art keywords
substrate
nitrogen
oxide film
semiconductor substrate
nitrided oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15784396A
Other languages
English (en)
Inventor
Teruto Onishi
照人 大西
Takeshi Idota
健 井戸田
Masaaki Niwa
正昭 丹羽
Yoshihisa Harada
佳尚 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP15784396A priority Critical patent/JPH1012612A/ja
Publication of JPH1012612A publication Critical patent/JPH1012612A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【課題】 半導体装置上に不純物のない熱的負荷の小さ
い窒化酸化膜の形成方法を提供することを目的とする。 【解決手段】 下部電極2上に被半導体装置10を設置
した後、真空チャンバー1内に窒素ガス5を導入し基板
上にプラズマを発生させる。この時基板温度が上昇しな
いように下部電極2は水冷されている。次に高周波電源
4のパワーの変化により被半導体装置10とプラズマ間
に発生するシース電圧が変化する特性を利用して基板に
シース電圧が発生する高周波パワーを印加すると、窒素
イオン又は熱的運動エネルギーを持った窒素ラジカルが
半導体基板表面に入射し、処理時間を制御により高濃度
の窒素原子を基板表面に導入できる。この後、酸素と水
素の混合ガスで酸化処理をして基板表面に窒素元素を含
んだ窒化酸化膜を形成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体装置の容量絶
縁膜やゲート絶縁膜として利用される窒化酸化膜の形成
方法に関するものである。
【0002】
【従来の技術】従来、高信頼性のゲート絶縁膜として窒
化酸化膜が採用されてきている。上記の窒化酸化膜はア
ンモニア雰囲気での窒化処理と、そのときに同時に導入
される水素を除去する目的で行なわれる窒化処理後の再
酸化を行う方法(例えば、特公平7−28041)や、
2Oガスを利用した直接窒化酸化膜形成の方法(例え
ば、Z.H.Liu,Y.C.Cheng,1992I
EDM,p.625)が知られている。
【0003】
【発明が解決しようとする課題】しかしながら上記のよ
うなアンモニアガスを利用した形成方法では、下記に示
すような問題点を有している。まず第1に、アンモニア
雰囲気での窒化処理を用いた場合では、信頼性に影響を
与える水素がどうしても導入されるという問題点を有し
ていた。上記の水素に基づく悪影響について述べると、
窒素と結合している水素は結合が弱く水素が容易に脱離
してしまい、水素が脱離すると、その部分ではチャージ
アップが発生してしまうというものである。
【0004】次にN2Oガスを利用した形成方法では、
酸化レートが遅いために、高温で長時間の処理が必要で
あるという問題点を有していた。これは、N2Oという
物質そのものが熱分解しにくい物質であることに起因す
る。そして具体的には、窒化と酸化を同時に行なう場合
には、2nm/min程度のレートでしか膜形成が行え
ず、また導入される窒素の濃度も2%が限界であった。
【0005】そこで、本発明は上記問題点に鑑み、形成
された窒化酸化膜に水素の導入がなく、低温で窒化酸化
膜を形成できる方法を提供することを目的とするもので
ある。
【0006】
【課題を解決するための手段】上記問題点を解決するた
めに本発明の窒化酸化膜の形成方法は、窒素原子を半導
体基板上に導入する手段と半導体基板を酸化する手段を
備え、半導体基板上に窒素原子を導入した後に半導体基
板を酸化するという構成を備えたものである。
【0007】そして上記の構成により、導入する窒素の
量を任意に制御することができるとともに、低温で窒化
酸化膜を形成することができる。
【0008】
【発明の実施の形態】以下本発明の実施の形態における
窒化酸化膜の形成方法について、図面を参照しながら説
明する。
【0009】(実施の形態1)図1は本発明の実施の形
態1における窒化酸化膜の形成を行なう装置断面構成図
を示すものである。図1において、1は被半導体装置が
入る真空チャンバー、2は被半導体装置を設置するため
の下部電極、3はプラズマを発生させるための上部電
極、4はプラズマを発生させるための高周波電源、5は
窒素ガスを導入するためのポートである。また、6は真
空チャンバー1を排気するためのポートで真空ポンプに
接続されている。さらに7は下部電極を冷却するための
冷却水配管、10は被半導体装置である。本実施の形態
では前述のようにRIEタイプのプラズマ発生方式を採
用した。
【0010】以上のように構成された装置を用いた窒化
酸化膜の形成方法について、以下その動作を説明する。
【0011】まず下部電極2上に被半導体装置10を設
置し、その後、真空チャンバー1内を排気ポート6を通
して真空にひく。次に、真空チャンバー1内に窒素ガス
5を導入し、圧力約100Torr、高周波パワー10
0Wで基板上にプラズマを発生させる。基板温度が上昇
しないように下部電極2は冷却水配管7に流した冷却水
により水冷されている。基板温度を室温近傍で制御する
ことは導入された窒素とシリコンとの反応によるシリコ
ン窒化物の形成抑制に効果がある。完全なシリコン窒化
物が形成されると次の酸化が抑制されるため、窒化酸化
膜を形成するには窒素導入に留めることが必要である
(すなわち、窒素を基板内に導入した状態でとどめ
る)。
【0012】高周波電源4のパワーを変えることにより
被半導体装置10とプラズマ間に発生するシース電圧が
変わる。この特性を利用して基板に約ー100Vのシー
ス電圧が発生する高周波パワーを印加すると、約100
eVのエネルギーを持った窒素イオンまたは熱的運動エ
ネルギーを持った窒素ラジカルが半導体基板表面に入射
する。本実施の形態では約100Wで前記条件を満足す
ることができた。これにより高濃度の窒素原子が処理時
間を制御することで基板表面に導入されることとなる
(言い換えれば、処理時間を制御することにより導入さ
れる窒素の濃度を制御することが可能である)。この
後、酸素と水素の混合ガスで900℃で約5分の酸化処
理をすることにより、基板表面に窒素元素を含んだ4n
mの酸化膜(窒化酸化膜)を形成する。
【0013】以上のように本実施の形態によれば、窒素
をプラズマにより半導体基板に入射(ドーピング)する
ことにより窒素濃度を自由に制御でき、窒素酸化膜形成
時における熱的負荷を低減することができる。
【0014】(実施の形態2)以下本発明の実施の形態
2における窒化酸化膜の形成方法について図面を参照し
ながら説明する。
【0015】図2は本実施の形態における窒化酸化膜の
形成方法の装置の断面構成図を示したものである。図2
において、10は被半導体基板、11は窒素イオンを生
成、引き出すためのイオン源、12はイオンビーム中の
不純物イオンを電磁界的に除去するためのマスセパレー
タ、13は窒素イオンを所望のエネルギーまで減速する
ための減速レンズと基板台である。15、16はイオン
ビームを収束させるためのアインチェルレンズ、17、
18はイオンビームラインを真空にひくためのポートで
真空ポンプに接続されている。19は被半導体基板のあ
る処理室とイオン源のあるビーム発生室を分離するため
のゲートバルブである。このように、本装置は減速機構
を有したイオンビーム装置から構成されている。
【0016】以上のように構成された窒化酸化膜の形成
方法について、以下その動作を説明する。
【0017】まず、被処理基板10を所定の場所に設置
し、処理室を真空ポート18を通して真空に引く。この
ときの真空度は約10-7Torrである。次に、あらか
じめ真空に引かれていたビーム発生室のイオン源11に
窒素ガスを導入する。本イオン源はマイクロ波によるプ
ラズマ発生機構を有しているのでイオン源にマイクロ波
を約100Wで導入すると窒素ガスのプラズマが発生す
る。このとき、イオン源に約20kVの電圧を加え、1
stレンズ14を接地するとイオン源内の窒素イオンが
約20kVで引き出され、被半導体基板10に向かう。
途中のマスセパレータ12により窒素原子と異なる質量
を持つイオンは電磁界により軌道を曲げられるために、
所望の窒素イオンのみが被半導体基板10に向かうこと
になる。イオンビームには同電荷のイオンが含まれてい
るために、ビームは発散しようとするが、アインチェル
レンズ15、16によりビームが絞りこまれる。被半導
体基板が設置されている基板台は約19.9kVに昇圧
されているために、窒素イオンは約100eVのエネル
ギーで被半導体基板10に入射することになる。このと
きの減速電界を最適化し、窒素イオンが半導体基板表面
で発散しないように抑制しているのが減速レンズ13で
ある。この方法により窒素ドープされた半導体基板が得
られる。この後、酸素と水素の混合ガスで900℃で約
5分の酸化処理をすることにより、基板表面に窒素元素
を含んだ4nmの酸化膜(窒化酸化膜)が形成される。
【0018】本実施の形態におけるイオンビーム法によ
れば入射エネルギーと入射電流を独立に制御できるた
め、半導体基板表面の窒素ドーピング深さと濃度につい
て所望の量を制御性よく得ることができる。
【0019】以上のように、イオンビームを使用するこ
とにより水素などの不純物がなく、窒素濃度の制御性に
すくれた窒化酸化膜を形成することができる。
【0020】なお、実施の形態1において、酸化手段と
して酸素と水素の混合ガスを用いたが酸素ガスまたは酸
素プラズマを用いた酸化でも同様な効果が得られる。ま
た、プラズマ発生としてRIEタイプの装置を用いた
が、ECRタイプ、ICPタイプなど別のプラズマ発生
手段でも同様な効果が得られる。ただし、各プラズマ発
生手段においてイオンの入射エネルギー制御方法が異な
るため、実際に適用するにあたってはそれらに対応した
最適な制御方法を実施する必要がある。例えば、ECR
タイプでは基板バイアス印加する電源が別途必要である
が、プラズマ発生用の電源と独立しているために、窒素
イオンの入射エネルギーを独立に制御することが可能に
なる。
【0021】また、実施の形態2では酸素のイオンビー
ムを用いることで、窒素の導入とその後の酸化を連続し
て実施することも可能である。さらに、窒素と酸素の2
本のビームラインを持つことで同時に入射し、一度に窒
化酸化膜を形成することもできる。
【0022】
【発明の効果】以上のように本発明は、まず窒素原子を
半導体基板に導入し、その後酸化を行うために不純物の
混入が少なく、窒素原子の導入量を任意に制御すること
ができる。また、窒素導入過程が室温付近であるために
熱的負荷が小さくてすむ。
【図面の簡単な説明】
【図1】本発明実施の形態1における窒化酸化膜の形成
を行なう装置の断面構成図
【図2】本発明実施の形態2における窒化酸化膜の形成
を行なう装置の断面構成図
【符号の説明】
1 真空チャンバー 2 下部電極 3 上部電極 4 高周波電源 5 窒素ガス導入ポート 6 排気ポート 7 冷却水配管 10 被半導体装置 11 イオン源 12 マスセパレータ 13 減速レンズと基板台 15,16 アインチェルレンズ 17,18 真空ポート 19 ゲートバルブ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 原田 佳尚 大阪府門真市大字門真1006番地 松下電器 産業株式会社内

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】窒素原子を半導体基板上にプラズマドープ
    法により導入する第1の工程と、前記第1の工程の後前
    記半導体基板を酸化して窒化酸化膜を形成する第2の工
    程とを有する窒化酸化膜の形成方法。
  2. 【請求項2】窒素原子を半導体基板上にイオンビーム法
    により導入する第1の工程と、前記第1の工程の後前記
    半導体基板を酸化して窒化酸化膜を形成する第2の工程
    とを有する窒化酸化膜の形成方法。
JP15784396A 1996-06-19 1996-06-19 窒化酸化膜の形成方法 Pending JPH1012612A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15784396A JPH1012612A (ja) 1996-06-19 1996-06-19 窒化酸化膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15784396A JPH1012612A (ja) 1996-06-19 1996-06-19 窒化酸化膜の形成方法

Publications (1)

Publication Number Publication Date
JPH1012612A true JPH1012612A (ja) 1998-01-16

Family

ID=15658572

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15784396A Pending JPH1012612A (ja) 1996-06-19 1996-06-19 窒化酸化膜の形成方法

Country Status (1)

Country Link
JP (1) JPH1012612A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6893979B2 (en) 2001-03-15 2005-05-17 International Business Machines Corporation Method for improved plasma nitridation of ultra thin gate dielectrics
US6964905B2 (en) 2001-07-11 2005-11-15 Renesas Technology Corp. Semiconductor device and method of manufacturing therefor
KR100844957B1 (ko) 2006-05-11 2008-07-09 주식회사 하이닉스반도체 플라즈마 도핑 방법 및 이를 이용한 반도체 소자의 제조방법
US7888245B2 (en) 2006-05-11 2011-02-15 Hynix Semiconductor Inc. Plasma doping method and method for fabricating semiconductor device using the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6893979B2 (en) 2001-03-15 2005-05-17 International Business Machines Corporation Method for improved plasma nitridation of ultra thin gate dielectrics
US7109559B2 (en) 2001-03-15 2006-09-19 International Business Machines Corporation Nitrided ultra thin gate dielectrics
US6964905B2 (en) 2001-07-11 2005-11-15 Renesas Technology Corp. Semiconductor device and method of manufacturing therefor
US7683455B2 (en) 2001-07-11 2010-03-23 Renesas Technology Corp. Semiconductor device and method of manufacturing thereof
KR100844957B1 (ko) 2006-05-11 2008-07-09 주식회사 하이닉스반도체 플라즈마 도핑 방법 및 이를 이용한 반도체 소자의 제조방법
US7888245B2 (en) 2006-05-11 2011-02-15 Hynix Semiconductor Inc. Plasma doping method and method for fabricating semiconductor device using the same

Similar Documents

Publication Publication Date Title
TWI553734B (zh) 用於半導體元件之低溫氧化的方法
KR100645306B1 (ko) 기판 처리 방법
JP2000294550A (ja) 半導体製造方法及び半導体製造装置
US7723241B2 (en) Plasma processing method and computer storage medium
KR101117375B1 (ko) 플라즈마도핑방법 및 플라즈마도핑장치
KR20070089883A (ko) 펄스화된 rf 소스 전력을 이용하는 플라즈마 게이트 산화프로세스
KR20070097558A (ko) 펄스화된 rf 소스 전력을 이용하는 선택적인 플라즈마재-산화 프로세스
US20050164523A1 (en) Substrate treating method
US20040259380A1 (en) Plasma surface treatment system and plasma surface treatment method
US7008878B2 (en) Plasma treatment and etching process for ultra-thin dielectric films
JP3217875B2 (ja) エッチング装置
US20080187747A1 (en) Dielectric Film and Method of Forming the Same
JPH1012612A (ja) 窒化酸化膜の形成方法
JP4680333B2 (ja) プラズマ処理方法、エッチング方法、プラズマ処理装置及びエッチング装置
US6551947B1 (en) Method of forming a high quality gate oxide at low temperatures
JPH07263408A (ja) プラズマエッチング方法
JP2007324185A (ja) プラズマ処理方法
KR20000017498A (ko) 고 품질 초박막 게이트 산화물을 위해 제어가능한 산화 기술
KR100834612B1 (ko) 실리콘계 피처리물의 처리 방법, 처리 장치 및 반도체장치의 제조 방법
JP2016058643A (ja) プラズマエッチング方法
JP2001015504A (ja) 半導体装置の製造方法
WO2006025164A1 (ja) 半導体装置の製造方法
JP4443819B2 (ja) プラズマドーピング方法
JP2008078209A (ja) エッチング処理方法
JP2000357684A (ja) ガス状汚染物を減少させることによるプラズマ処理の改良