KR20070097558A - 펄스화된 ｒｆ 소스 전력을 이용하는 선택적인 플라즈마재-산화 프로세스 - Google Patents

펄스화된 ｒｆ 소스 전력을 이용하는 선택적인 플라즈마재-산화 프로세스 Download PDF

Info

Publication number
KR20070097558A
KR20070097558A KR1020077017554A KR20077017554A KR20070097558A KR 20070097558 A KR20070097558 A KR 20070097558A KR 1020077017554 A KR1020077017554 A KR 1020077017554A KR 20077017554 A KR20077017554 A KR 20077017554A KR 20070097558 A KR20070097558 A KR 20070097558A
Authority
KR
South Korea
Prior art keywords
plasma
duty cycle
limiting
oxide
substrate
Prior art date
Application number
KR1020077017554A
Other languages
English (en)
Inventor
타이 쳉 추아
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20070097558A publication Critical patent/KR20070097558A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

트랜지스터 게이트 선택적 재-산화 프로세스는 챔버에서 진공 압력을 유지하면서 산소를 포함하는 처리 가스를 반도체 기판을 포함하는 진공 챔버로 도입하는 단계를 포함한다. 수 Å 두께 크기의 산화물 절연층은 연속적인 "온" 시간 동안 진공 챔버내의 플라즈마 생성 영역에 플라즈마를 생성함으로써 형성되고, 연속적인 "온" 간격들과 분리되는 연속적인 "오프" 간격들 동안 플라즈마의 이온 에너지가 감소되도록 하며, 상기 "온" 및 "오프" 간격들은 제어가능한 듀티 사이클을 규정한다. 산화물 절연층의 형성 동안, 듀티 사이클은 절연층에서 이온 충돌-유도 결함들의 형성을 제한하기 위해 제한되고, 진공 압력은 절연층에서 오염물-유도 결함들의 형성을 제한하기 위해 제한된다.

Description

펄스화된 ＲＦ 소스 전력을 이용하는 선택적인 플라즈마 재-산화 프로세스{SELECTIVE PLASMA RE-OXIDATION PROCESS USING PULSED RF SOURCE POWER}
본 발명은 필드 효과 트랜지스터의 소스-드레인 채널 상부에 놓이는 게이트 전극 아래의 얇은 게이트 산화물의 형성에 관한 것이다.
게이트 산화물은 매우 얇고(단지 Å 두께 크기), 댕글링(dangling) 실리콘 또는 산소 결합들과 같은, 비정질 이산화 실리콘 구조물에서 적어도 거의 결함들이 없어야 한다. 이러한 댕글링 결합들은 게이트 산화물에 준-이동 전하(quasi-mobile charge)를 생성하고, 이는 2가지 문제점들을 발생시킨다. 한가지 문제점은 상기한 전하와 연관된 전기장들이 소스-드레인 채널에서 캐리어 이동을 방해하고, 부드러운 전류 흐름을 방해한다는 것이다. 다른 문제점은 상기한 전하가 이동하는 한 게이트 전극과 소스-드레인 채널 사이에 누출을 초래할 수 있다는 것이다. 따라서, 게이트 산화물을 형성하기 위한 프로세스들은 게이트 산화물에 결함들을 형성하는 임의의 경향이 없어야 한다. 현재로서, 열적 산화물 성장 프로세스들만이 그러한 기준을 충족시킨다.
게이트 산화물 층을 형성하기 위한 열적 프로세스들은 과거에 사용된 보다 큰 피쳐 크기들의 반도체 소자들의 제조에 효과적이었다. 이러한 열적 프로세스들 은 댕글링 결합들 또는 오염물 입자들과 같은 결함들이 없는 고품질 게이트 산화물 층들을 형성하는 경향이 있다. 더욱이, 게이트 산화물 두께는 게이트 면적에 대해 일정하게 되는 경향이 있다. 불행히도, 피쳐 크기들이 훨씬 더 작아지고 있고, 상이한 게이트 산화물들이 진보된 차세대 기술들에 사용되기 때문에, 현재 요구되는 뚜렷한 접합 선명도들(sharp junction definitions)이 보다 고온들(예, 700℃ 이상)에서 확산된다는 점에서, 열적 산화 프로세스들에 요구되는 높은 웨이퍼 온도들이 문제가 된다. 접합 선명도들의 왜곡 및 다른 피쳐들은 소자 결함을 유도할 수 있다.
이러한 문제에 대한 한가지 가능한 솔루션은 게이트 산화물 층을 형성하기 위해 저온 플라즈마 처리를 사용하는 것이다. 이를 시도함에 있어서, 게이트 산화물 형성을 위한 플라즈마 처리가 명백히 무용하게 되는 다른 문제점들이 발생하였다. 먼저, 높은 챔버 압력(예, 100mT)에서, 오염물들은 형성 동안 게이트 산화물 층에 누적되는 경향이 있고, 이는 댕글링 결합들 또는 이동 전하와 같은 게이트 산화물 구조물에 치명적인 결함들을 유도한다. 이러한 결함들을 감소시키기 위해, 배출 속도(evacuation rate)를 증가시킴으로써 챔버 압력이 감소될 수 있다(예, 수십 mT 아래로). 이러한 방법은 오염물을 감소시킬 수 있지만, 플라즈마 이온 에너지를 증가시키는 경향이 있기 때문에, 게이트 산화물 층이 이온 충돌 손상을 받게되고, 댕글링 결합들 및 이동 전하를 포함하는, 방지되어야 할 동일한 타입의 결함들을 생성한다. 또한, 게이트 산화물 두께는 일정하지 않다. 따라서, 플라즈마 처리가 실행될 수 없는 것으로 보이며, 최신 세대의 소자들을 위한 허용가능한 제 한치들을 넘어로 웨이퍼 온도를 증가시킴 없이 고품질 게이트 산화물이 형성될 수 있는 방법이 없는 것으로 보인다.
따라서, 매우 고품질의(결함 없는), 일정한 두께의 얇은 게이트 산화물 층을 형성하기 위한 저온 프로세스가 필요하다.
반도체 기판 상에 트랜지스터 소자의 게이트를 제조하는 방법은 기판의 각각의 소스-드레인 채널들 영역들을 생성(spanning)하는 개별 전극/절연체 적층 구조물들을 형성하는 단계 - 상기 적층 구조물들을 측벽들을 가짐 -; 및 그 다음 상기 적층 구조물들의 전도성 층들의 측벽들로부터 산화를 제거하기 위해 상기 적층 구조물들을 에칭하는 단계를 포함한다. 선택적인 재-산화 단계는 에칭 단계 동안 상기 적층 구조물들의 절연체 층들의 측벽들로부터 제거된 산화물 물질을 복구하기 위해 수행된다. 재-산화 단계는 하기로 이루어진다:
(a) 챔버에서 진공 압력을 유지하면서 산소를 포함하는 처리 가스를 상기 기판이 위치된 진공 챔버에 도입하는 단계;
(b) 연속적인 "온" 시간 동안 거리 L만큼 상기 기판으로부터 분리된 진공 챔버내의 플라즈마 생성 영역에서 플라즈마를 생성함으로써 상기 적층 구조물들의 절연층들의 측벽들상에 산화물 절연 측면 층들을 형성하고, 연속적인 "온" 간격들과 분리되는 연속적인 "오프" 간격들 동안 플라즈마의 이온 에너지가 감쇠되도록 하는 단계 - 상기 "온" 및 "오프" 간격들은 제어가능한 듀티 사이클을 규정함 -;
(c) 예를 들어 1011cm-2.eV-1 미만 또는 5×1010cm-2.eV-1 미만과 같은, 최소 결함 밀도로 상기 절연 측면 층들의 이온 충돌-유도 결함들의 형성을 제한하기 위해, 듀티 사이클을 제한하는 단계; 및
(d) 상기 절연 측면 층들에서 오염물-유도 결함들의 형성을 제한하기 위해 진공 압력을 제한하는 단계.
도 1은 본 발명을 수행하는데 사용되는 플라즈마 반응기를 도시한다.
도 2A 내지 도 2D는 본 발명의 프로세스 동안 반도체 구조물의 순차적인 변화들을 도시한다.
도 3은 챔버 압력의 함수로서 게이트 산화물 층에서 오염물 입자 카운트의 일반적인 특성을 정성적으로(qualitatively) 도시하는 그래프이다.
도 4는 챔버 압력의 함수로서 게이트 산화물 층의 성장율의 일반적인 특성을 정성적으로 도시하는 그래프이다.
도 5는 연속적인 RF 전력(곡선 라벨링된 "CW") 및 펄스화된 RF 전력(곡선 라벨링된 "펄스화된 RF")로서 플라즈마 소스 전력이 인가되는 경우에 대해, 챔버 압력의 함수로서 게이트 산화물 층에서 이온 충돌 손상 카운트 또는 세기를 비교하는 그래프이다.
도 6은 본 발명을 수행하는데 사용되는 펄스화된 RF 플라즈마 소스 전력의 시간 영역 파형을 도시한다.
도 7은 펄스화된 RF 플라즈마 소스 전력의 듀티 사이클의 함수로서 게이트 산화물 층에서 이온 충돌 손상 카운트 또는 밀도의 일반적인 특성을 정성적으로 도시하는 그래프이다.
도 8은 펄스화된 RF 플라즈마 소스 전력의 듀티 사이클의 함수로서 게이트 산화물 층에 대한 두께 변화의 일반적인 특성을 정성적으로 도시하는 그래프이다.
도 9는 도 6의 소스 전력 파형에 해당하는 시간의 함수로서 플라즈마 전자 에너지의 그래프이다.
도 10은 연속적인 RF 소스 전력(곡선 라벨링된 "연속적인 RF")의 경우, 및 펄스화된 RF 플라즈마 소스 전력(곡선 라벨링된 "펄스화된 RF")의 경우에 대해 챔버 압력의 함수로서 플라즈마 전자 에너지의 그래프이다.
도 11은 3개의 상이한 듀티 사이클들, "10%", "50%" 및 "100%"에 대해, 플라즈마 이온 에너지 집단 분포들(집단은 수직 축이고, 이온 에너지는 수평 축임)을 도시하는 그래프이다.
도 12는 훨씬 더 양호한 에너지 분포를 나타내는, 3개의 비교적 짧은 듀티 사이클들, "5%", "10%" 및 "20%"에 대한 플라즈마 이온 에너지 집단 분포들(집단은 수직 축이고, 이온 에너지는 수평 축임)을 도시하는 그래프이다.
도 13은 3개의 상이한 챔버 압력들, "10mT"(실선), "20mT"(가상선) 및 "40mT"(점선)에 대해, 플라즈마 이온 에너지 집단 분포들(집단은 수직 축이고, 이온 에너지는 수평 축임)을 도시하는 그래프이다.
도 14는 챔버 압력의 처리 윈도우(수직 축) 및 듀티 사이클(수평 축)을 도시 하는 그래프이다.
도 15는 본 발명의 게이트 산화물 형성 플라즈마 프로세스를 도시하는 흐름도이다.
도 16은 본 발명의 선택적인 산화 플라즈마 프로세스를 도시하는 흐름도이다.
도 1은 본 발명의 게이트 산화물 형성 프로세스를 수행하기 위한 플라즈마 반응기를 도시한다. 플라즈마 반응기는 펄스화된 RF 전력 생성기에 의해 구동되는 유도 결합된 플라즈마 소스 전력 애플리케이터(applicator)를 구비한다. 플라즈마 반응기는 원통형 측벽(12), 및 돔-형상(도면에 도시된 것처럼) 또는 평면일 수 있는 실링(ceiling)(14)을 구비한 챔버(10)를 포함한다. 플라즈마 소스 전력 애플리케이터는 RF 전력 생성기(20), 및 선택된 듀티 사이클을 가진 펄스 신호에 의해 제어가능한 RF 전력 생성기(20)의 출력에 있는 게이트(22)로 이루어진 RF 전원에 임피던스 정합망(18)을 통해 결합된, 실링(14) 상부의 코일 안테나(16)로 이루어진다. 플라즈마 반응기는 반도체 웨이퍼(27)를 홀딩하기 위한 정전 척(electrostatic chuck)일 수 있는 웨이퍼 지지 페디스털(pedestal)(26), 가스 주입 시스템(28), 및 챔버의 내부에 결합된 진공 펌프(30)를 추가적으로 포함한다. 가스 주입 시스템(28)은 산소 용기(container)(32)와 같은 처리 가스 소스에 의해 공급된다. 웨이퍼 지지 페디스털(26)은 웨이퍼 지지 페디스털의 상부면 아래에 반경으로 내부 및 외부 가열 엘리먼트들(34a, 34b)을 갖는 이중 반경 영역 히터(34) 와 같은 가열 장치를 포함한다. 챔버 압력은 진공 펌프(30)의 스로틀(throttle) 밸브(38)에 의해 제어된다. 게이트(22)의 펄스화된 RF 전력 출력의 듀티 사이클은 그 출력이 게이트(22)에 결합된 펄스 생성기(36)의 듀티 사이클을 제어함으로써 제어된다. 플라즈마는 코일 안테나(16)에 의해 둘러싸이는 실링(14) 아래의 부피에 해당하는 이온 생성 영역(39)에서 생성된다.
도 2A는 도 1의 웨이퍼(27)에 해당하는 반도체 기판(42) 상부에 형성된 얇은 절연 게이트 산화물 층(40)을 포함하는 반도체 소자를 도시한다. 게이트 전극(48)은 게이트 산화물 층(40) 상부에 놓인다. 반도체 기판(42)은 실리콘일 수 있고, 절연 게이트 산화물 층(40)은 이산화 실리콘일 수 있다. 전극(48)은 후속적인 제조 단계 동안 기판(42)에서 이후에 형성되는 소스 및 드레인 영역들을 포함하는 트랜지스터의 게이트일 수 있다. 공지된 것처럼, 전하 캐리어들(전자들 또는 정공들)은 게이트(48) 아래에서 소스 및 드레인 사이에 흐른다. 게이트 산화물 층(40)의 이산화 실리콘 구조물이 불완전한 또는 댕글링 결합들을 초래하는 결함들(50)을 갖는 경우, 이러한 댕글링 결합들과 연관되는 전기장들이 전하 캐리어들의 흐름을 방해할 수 있고, 이에 따라 소자 성능을 방해한다. 이러한 유해한 효과는 5×1010 cm-2.eV-1 보다 더 큰 게이트 산화물 층에서 결함 밀도(Dit)에서 현저하고, 여기서 단일 결함은 댕글링 결합 또는 계면 트랩 양자 상태들(interface trap quantum states)에 해당한다. 개별 트랩 레벨들(결함들)이 실험적으로 구별될 수 없고 모든 계면 트랩 레벨들에 대한 합은 적분에 의해 대체될 수 있기 때문에, 결함 밀 도(Dit)는 에너지 레벨(eV)에 비례하게 규정된다. 밀도 함수 Dit(들)는 계면 트랩 레벨이 에너지 s 및 에너지 s+델타 s 사이의 에너지(eV)로 나타나는 단위 면적당 확률로서 정의된다. 이러한 정의는 MOS(금속 산화물 반도체) Physics and Technology, John Wiley and Sons, 1982, pp.191-193에서 E.H. Nicollian 및 J.R. Brews에 의해 논의된다.
그러한 결함들은 게이트 산화물 층(40)이 너무 저온(예, 800℃ 아래)에서 수행될 때 열적 산화물 성장 프로세스에서 발생할 수 있다. 그러한 결함들은 절연 게이트 산화물 층(40)내의 오염물 입자들에 의해 열적 산화물 성장 프로세스 또는 플라즈마 산화물 형성 프로세스에서 생성될 수 있다.
게이트 전극(48)은 전체적으로 폴리실리콘으로 이루어질 수 있다. 또는, 게이트 전극은 폴리실리콘 기질 층(48a), 텅스텐 질화물 확산 배리어 층(48b) 및 텅스텐 층(48c)을 포함하는, 도 2A에 도시된 바와 같은 적층 구조물일 수 있다.
플라즈마 처리는 비교적 저온들(예, 700℃ 아래)에서 이산화 실리콘 절연층(40)을 형성하는데 사용될 수 있다. 구체적으로는, 산소 가스로 형성된 플라즈마는 실리콘 기판(42)의 노출 부분들상에 실리콘 산화물을 성장시켜서 게이트 절연층(40)을 형성하도록 할 수 있다. 그러나, 오염물들은 플라즈마에 들어갈 수 있고, 챔버 압력이 너무 높은 경우 이산화 실리콘 게이트 절연층(40)에서 결함들을 초래할 수 있다. 이러한 문제를 없애는 한가지 방법은 플라즈마에서 오염물 입자 카운트가 현저히 낮을 때까지 챔버 압력을 감소시키는 것이다. 도 3은 그러한 방법을 위한 기초를 도시하는 그래프로서, 챔버 압력이 감소됨에 따라 플라즈마에서 의 오염물 입자 카운트가 감소된다. 도 4의 그래프에 나타낸 것처럼, 챔버 압력이 감소됨에 따라 산화물 성장율이 증가되기 때문에, 챔버 압력의 감소는 생산성을 증가시킨다. 따라서, 게이트 절연층(40)에서 오염물-유도 결함들을 제거하고 생산성을 향상시키기 위해, 감소된 챔버 압력(예, 약 10mT의 크기)에서 플라즈마 산화물 성장 프로세스를 수행하는 것이 바람직한 것으로 보인다.
그러나, 챔버 압력의 감소시에 새로운 문제가 생기는데, 즉 압력이 감소됨에 따라 이산화 실리콘 게이트 절연층(40)에서 이온 충돌 손상이 증가된다. 이러한 경향은 챔버 압력이 감소됨에 따라 게이트 절연층(40)에서 이온 충돌-유도 결함들의 증가를 도시하는 도 5의 그래프에서, 곡선 라벨링된 "연속적인 RF"로 정성적으로(qualitatively) 도시된다. 그러한 이온-충돌 결함들은 압력이 감소됨에 따라 급격히 증가하는 반면, 오염물-유도 결함들은 챔버 압력이 증가함에 따라 급격히 증가하며, 프로세스에서 허용할 수 없는 높은 카운트의 결함들이 없는 챔버 압력 값들의 범위가 없다. 결함들은 보다 높은 압력들에서의 오염물 또는 보다 낮은 압력들에서의 이온 충돌 손상에 기인한다.
챔버 압력이 감소됨에 따른 이온 충돌-유도 결함들의 증가는 플라즈마 내에서 충돌 빈도의 감소로 인한 것으로 보이며, 이에 따라 활동적인 이온들이 웨이퍼에 충돌하기 이전에 비탄성 충돌들(inelastic collisions)을 통해 에너지를 거의 상실하지 않는 것으로 보인다. 보다 낮은 챔버 압력들에서, 플라즈마는 거의 조밀(dense)하지 않으므로, 활동적인 이온들이 웨이퍼에 충돌하기 이전에 다른 입자들(이온들, 라디칼들, 원자들 등)과의 수많은 충돌들을 통해 이들의 많은 에너지를 손실하지 않는 경향이 있다. 따라서, 이들은 보다 높은 에너지로 기판에 충돌하므로, 보다 큰 손상을 초래한다.
이산화 실리콘 게이트 절연층(40)을 성장시키기 위한 플라즈마 프로세스들의 추가적인 문제점은 플라즈마 처리가 전형적으로 웨이퍼 표면에 대해 약 1.04%의 가변도를 갖는, 게이트 절연층(40)의 일정하지 않은 두께 분포를 전형적으로 형성한다는 점이다.
본 발명에서, 오염물-유도 결함들은 챔버 압력을 매우 낮은 레벨들(10mT의 크기)로 감소시킴으로써 제거된다. 동시에, 이러한 낮은 챔버 압력 레벨들에서 예상되는 이온 충돌-유도 결함들은 준-원격(quasi-remote) 플라즈마 소스를 이용하고 RF 플라즈마 소스 전력을 펄스화함으로써(펄스화된 RF 전원을 이용함으로써) 방지된다. 본 출원인은 펄스화된 RF 플라즈마 소스 듀티 사이클을 감소시키는 것이 이산화 실리콘 층에서 이온 충돌 손상에 의해 형성되는 것으로 판단되는 결함들의 밀도를 감소시킨다는 것을 발견했다. 결함 밀도를 감소시키는 것과 더불어, 플라즈마 소스 전력을 펄스화하는 것은 게이트 절연층(40)의 두께의 놀란만큼 일정한 분포를 제공하고, 이는 플라즈마 처리에서 불균일한 산화물 형성 문제를 해결한다.
펄스화된 RF 플라즈마 소스 전력을 이용하여 게이트 산화물 층(40)의 이온 충돌 손상 결함들의 감소 또는 정성적(qualitative) 개선은 결함 밀도가 약 10mT의 챔버 압력 아래의 허용가능한 임계 레벨 아래(예, 약 5×1010cm-2.eV-1 아래)에서 유지되는 것을 나타내는, 도 5의 그래프에서 곡선 라벨링된 "펄스화된 RF"로 도시된 다.
펄스화된 RF 플라즈마 소스를 이용하여 달성되는 게이트 절연층(40)의 개선된 균일도는 RF 소스 전력의 "온" 시간 동안 형성되는 경향이 있는 전기장 기울기들의 감쇠(attenuation)에 기인하는 것으로 판단되며, 듀티 사이클의 "오프" 시간은 웨이퍼에 대해 불균일한 성장율들을 유도하기에 충분한 레벨들에 도달할 수 없도록, 이러한 전기장들이 소멸되거나 줄어들기에 충분하다.
도 6은 도 1의 게이트(22)의 출력의 시간 영역 파형을 도시하며, RF 전력의 각각의 폭발(burst)은 각 주기 또는 펄스화된 RF 신호의 사이클 TC 마다 온-시간 간격 T0 동안 발생한다. 듀티 사이클은 100%×T0÷TC로서 규정된다. 도 7은 듀티 사이클이 감소됨에 따라 게이트 절연층(40)에서 이온 충돌-유도 결함 카운트가 감소되는 것을 나타내는 그래프이다. 도 8은 압력이 감소됨에 따라 층의 직경에 대한 게이트 절연층(40)의 두께 편차가 감소되는 것을 나타내는 그래프이다.
도 1의 코일 안테나(16)에 인가되는 RF 전력을 펄스화하는 효과들은 시간에 대한 플라즈마 에너지(전자 온도 Te 및 볼츠만 상수 k로 나타낸 것처럼)를 나타내는 도 9에 도시된다. 펄스화된 RF 전력의 "온" 시간 동안, 플라즈마 에너지는 증가되고, "오프" 시간 동안 플라즈마 에너지는 감소된다. 각각의 "오프" 시간 동안, 가장 빠른 전자들은 챔버 벽들로 확산되고, 플라즈마가 냉각되도록 허용한다. 짧은 "온" 시간 동안, 플라즈마는 코일 안테나(16)에 의해 둘러싸인 부피에 대략적으로 해당하는 이온 생성 영역(39)에 생성된다. 도 1에 나타낸 것처럼, 이온 생성 영 역(39)은 웨이퍼(27) 상부에서 상당한 거리 LD만큼 상승된다. "온" 시간 동안 실링(14) 근처의 이온 생성 영역에 생성되는 플라즈마는 "오프" 시간 동안 웨이퍼(27)를 향해 평균 속도 VD(도 1)에서 이동(drift)한다. "오프" 시간 동안, 가장 활동적인 전자들은 플라즈마 이온 이동 속도 VD보다 훨씬 더 큰 속도에서 챔버 벽들로 확산된다. 따라서, "오프" 시간 동안, 플라즈마 이온 에너지는 이온들이 웨이퍼(27)에 도달하기 이전에 현저하게 감소된다. 그 다음 "온" 시간 동안, 보다 많은 플라즈마가 이온 생성 영역에 생성되고, 전체 사이클이 자체적으로 반복된다. 결과적으로, 웨이퍼(27)에 도달하는 플라즈마 이온들의 에너지는 현저하게 감소된다. 이것은 도 10의 그래프에 도시되며, 웨이퍼(27)의 표면에서 플라즈마 에너지는 펄스화된 RF 소스 전력의 경우(곡선 라벨링된 "펄스화된 RF") 및 연속적인 RF 소스 전력의 경우(곡선 라벨링된 "연속적인 RF")에, 상이한 반응기 챔버 압력들에 대해 도시된다. 보다 낮은(보다 바람직한) 범위의 챔버 압력에서, 즉 약 10mT 이하에서, 펄스화된 RF 경우의 플라즈마 에너지는 연속적인 RF 경우의 플라즈마 에너지로부터 크게 감소된다. 도 6의 펄스화된 RF 전력 파형의 "오프" 시간 TF와, 이온 생성 영역(39) 및 웨이퍼(27) 사이의 거리 LD 모두는 그 에너지의 충분한 양을 상실하도록 이온 생성 영역에 생성되는 플라즈마를 허용하기에 충분해야 하고, 이에 따라 웨이퍼에 도달할 때 이온 충돌 손상 또는 결함들이 거의 없거나 전혀 없도록 한다. 구체적으로는, "오프" 시간 TF는 약 2㎑ 내지 20㎑의 펄스 주파수 및 약 5% 내 지 20%의 "온" 듀티 사이클로 정의된다. 일 구현예에서, 이온 생성 영역-대-웨이퍼 거리 LD는 약 2cm 또는 3cm 크기이다. 이온 생성 영역-대-웨이퍼 거리 LD는 펄스화된 RF 전력 파형의 단일 "오프" 시간 동안 플라즈마 이온들에 의해 이동되는 거리 VD×TF와 거의 동일(또는 더 큼)할 수 있다.
도 11은 펄스화된 RF 전력 파형의 상이한 듀티 사이클들, 즉 100%(점선), 50%(가상선) 및 10%(실선)의 듀티 사이클들에 대한 전자 집단(electron population)의 에너지 분포를 도시한다. 100% 듀티 사이클 경우는 연속적인 RF에 해당하고, 약 13eV에서 매우 높은 에너지 분포 최고점(peaking)을 갖는다. 10% 듀티 사이클 경우는 13eV에서 무시할 수 있는 집단 컴포넌트를 갖고, 집단은 약 4eV에서 집중된다. 이러한 보다 낮은 에너지 레벨(4eV)에서, 이온 충돌 손상에 의해 게이트 절연층(40)에 생성되는 결함들은 거의 없거나 전혀 없다.
도 12는 10mT의 매우 낮은(이에 따라 바람직한) 챔버 압력에서 상이한 펄스화된 RF 듀티 사이클들에 대한 이온 에너지 집단 분포의 그래프이다. 듀티 사이클이 20%(점선)에서 10%(가상선)로 감소되고 최종적으로 5%(실선)로 감소됨에 따라, 피크 에너지는 약 9eV에서 7eV로 떨어지고 최종적으로 5eV로 떨어진다. 5eV 에너지 레벨은 게이트 절연층(40)에 생성되는 결함들이 거의 없거나 전혀 없는 곳이다.
도 13은 20%의 적절한 펄스화된 RF 전력 듀티 사이클에서 이온 에너지 집단 분포의 챔버 압력의 효과를 도시하는 그래프이다. 챔버 압력이 40mT(점선)에서 20mT(가상선)로 감소되고 최종적으로 10mT(실선)로 감소됨에 따라, 피크 집단 이온 에너지는 약 2eV에서 5eV로 증가되고 최종적으로 10eV로 증가된다. 도 12 및 도 13에 도시된 특성들과 비교하면, 챔버 압력이 게이트 절연층의 오염물-유도 결함들을 감소시키도록 감소됨에 따라, 그렇치 않을 경우 압력 감소를 수반할 수 있는 플라즈마 이온 에너지의 바람직하지 않은 증가들을 방지하기 위해, 펄스화된 RF 전력 듀티 사이클 또한 감소되어야 한다. 따라서, 도 14에 도시된 본 발명의 프로세스를 위한 동작 윈도우는 산화 프로세스에서 가장 높은 품질의 게이트 절연층을 형성하는 듀티 사이클 값들 및 챔버 압력의 가능한 쌍들을 도시한다. 처리 윈도우의 폭은 본 발명의 프로세스 동안 형성되는 게이트 산화물 층의 허용가능한 결함 밀도에 좌우된다.
펄스화된 RF 플라즈마 산화 프로세스의 큰 장점은 게이트 절연체 두께 균일도가 크게 개선된다는 점이다. 연속적인 RF 소스 전력의 경우에서, 웨이퍼에 대한 이산화 실리콘 두께의 변화는 약 1% 또는 그보다 더 크다(약 700℃의 고온에서 수행될 때). 본 발명에 따른 펄스화된 RF 소스 전력을 이용하면, 이산화 실리콘 두께의 변화가 동일 온도에서 단지 0.16%로 감소되고 낮은 웨이퍼 온도(30℃)에서 0.46%로 감소되며, 이 경우 현저히 개선된다.
선택적인 게이트 산화 프로세스:
동적 랜덤 액세스 메모리들(DRAMs)은 도 2A의 게이트 절연층(40)이 이산화 실리콘이고, 게이트 전극(48)이 폴리실리콘 기재 층(48a), 텅스텐 질화물 확산 배리어 층(48b) 및 텅스텐 층(48c)을 가진 적층 구조물인, 게이트 구조를 갖는다. 텅스텐이 갖는 한가지 문제점은 매우 급속하게 산화된다는 점이다. 도 2A의 게이 트 구조물(48)은 도 2B에 도시된 바와 같은 목표된 폭 및 길이를 갖는 게이트를 규정하도록 포토리소그래피로 에칭된다. 이것은 텅스텐 층(48c)의 측벽들을 노출시킨다. 텅스텐 게이트 전극(48c)의 측벽들은 도 2B에 도시된 것처럼, 전극 측벽들상에 텅스텐 산화물 막(60)을 형성하도록 자발적으로 산화된다. 텅스텐 산화물 막(60)은 제거되어야 한다. 따라서, 산화물 에칭 프로세스가 텅스텐 산화물 층(60)을 제거하기 위해 수행된다. 그러나, 이러한 산화물 에칭 프로세스는 이산화 실리콘 게이트 절연층(40) 또한 공격하여, 게이트(48)의 저면 근처의 게이트 절연층(40)으로부터 물질을 제거하고, 도 2C에 도시된 것처럼, 리세스(40a)를 규정하는 다소 오목한 형상을 제공한다. 도 2C의 게이트 절연층(40)으로부터 제거되는 물질은 도 2D에 도시된 것처럼, 게이트 절연층(40)의 형상을 복구하는 열적(고온) 재-산화 프로세스에서 복구되어야 한다. 재-산화 프로세스를 수행함에 있어서 문제점은 특별한 측정들이 이루어지지 않으면, 텅스텐 층(48c)의 측벽들을 급속히 재-산화시킨다는 점이다. 이러한 특별한 측정들은 약 90% 수소 및 10% 산소의 비율에서, 열적 재-산화 프로세스에 사용되는 산소 가스와 혼합되는 수소의 사용을 요구한다. 수소는 산화물이 그 상부에 형성될 수 있는 것보다 더 빨리 텅스텐 상의 산화물을 감소시키지만, 게이트 절연층(40)에 형성된 이산화 실리콘에 대해 그렇게 되지 않는다. 그 결과는 이산화 실리콘은 텅스텐 층(48c)의 측벽을 산화시킴 없이 게이트 절연층(40)에서 복구(replaced)되는 것이다.
전술한 재-산화 프로세스의 주요한 문제점은 고품질의 이산화 실리콘 구조물을 유지하기 위해, 급속 열 처리 방법들을 이용하여 고온들(예, 800℃)에서 수행되 어야 한다는 점이다. 그러한 고온은 특히 채널 길이 또는 소스/드레인 간격에서, 소자들의 극히 작은 피쳐 크기 때문에, 최신 세대의 소자들에서 사용될 수 없다.
펄스화된 RF 플라즈마는 매우 낮은 결함 밀도를 갖는 고품질의 산화물 층을 증착하기 위해 게이트 절연체 선택적 재-산화 프로세스를 수행하는데 사용될 수 있다. 전술한 실시예들에서와 같이, 결함 밀도는 펄스화된 RF 플라즈마의 듀티 사이클을 감소시킴으로써 감소된다. 프로세스는 감소된 온도에서 수행될 수 있고 큰 장점을 갖는다. 선택적인 재-산화 프로세스는 도 1의 반응기에서 수소 가스 소스(62), 및 혼합되어 가스 주입 시스템(28)에 공급되는 수소 및 산소의 비율을 조절하는 유동 제어 밸브들(64, 66)을 제공함으로써 수행된다. 선택적인 재-산화 프로세스를 위한 도 1의 반응기에 사용되는 수소/산소 비율은 약 90% 수소 및 10% 산소이다. 도 14를 참조로 전술되는 것과 유사한 챔버 압력 및 펄스화된 RF 듀티 사이클에 대한 처리 윈도우는 선택적인 재-산화 프로세스를 수행하는데 사용될 수 있다. 이러한 처리 윈도우는 오염물 또는 이온 충돌 손상에 의해 유도되는 결함들이 없는, 저온에서 고품질의 이산화 실리콘 막의 성장을 보장한다. 구체적으로는, 펄스화된 RF 플라즈마 소스 듀티 사이클은 약 5×1010 cm-2.eV-1 아래로 산화물 결함 밀도를 최소화하도록 충분히 감소된다.
도 15는 반도체 기판 상에 게이트 전극을 제조하기 위한 본 발명의 방법에 따른 산화 프로세스의 일련의 단계들의 흐름도이다. 제 1 단계는 플라즈마 반응기의 진공 챔버에 기판을 배치하는 것이다(도 15의 블럭 110). 그 다음 단계는 챔버 에서 진공 압력을 유지하면서 산소를 포함하는 처리 가스를 챔버에 도입하는 것이다(도 15의 블럭 112). 절연 게이트 산화물 층(40)을 형성하기 위해, 플라즈마가 챔버의 이온 생성 영역에 생성된다(블럭 114). 이 단계는 다음의 하위-단계들을 포함한다:
(a) 이온 생성 영역과 기판 사이의 거리 L의 분리를 유지하는 단계(도 15의 블럭 114-1);
(b) 연속적인 "온" 시간 동안에만 소스 전력을 인가함으로써 플라즈마를 생성하고, 연속적인 "온" 간격들과 분리되는 연속적인 "오프" 간격들 동안 상기 플라즈마의 이온 에너지가 감쇠하도록 하는 단계 - 상기 "온" 및 "오프" 간격들은 제어가능한 듀티 사이클을 규정함 - (블럭 114-2);
(c) 절연층에서 이온 충돌-유도 결함들의 형성을 제한하기 위해 듀티 사이클을 제한하는 단계(블럭 114-3); 및
(d) 절연층에서 오염물-유도 결함들의 형성을 제한하기 위해 챔버의 진공 압력을 제한하는 단계(도 15의 블럭 114-4).
산화물 절연층이 형성된 이후, 전도성 게이트 전극은 절연층 상부에 증착된다(도 15의 블럭 122).
도 16은 본 발명의 다른 실시예에서 수행되는 선택적인 산화 프로세스를 도시한다. 선택적인 산화 프로세스는 게이트 전극이 텅스텐 층을 포함하는 곳에서 특히 유용하다. 텅스텐 게이트 하부에 놓이는 게이트 산화물 층은 전술한 도 15의 프로세스에 의해 형성될 수 있다. 도 16의 재-산화 프로세스는 도 2B의 적층된 텅 스텐 게이트 구조물로 시작된다. 도 16을 참조하면, 도 2A의 적층 구조물은 목표된 길이와 폭을 갖는 게이트를 형성하도록 에칭되고, 이에 따라 층들(48a, 48b, 48c)의 측벽들을 노출시킨다(도 16의 블럭 130). 텅스텐 층(48c)의 노출된 측벽들은 도 2B에 도시된 텅스텐 산화물 층(60)을 형성하도록 자발적으로 산화되는 경향이 있고, 이러한 산화는 제거되어야 한다. 따라서, 그 다음 단계는 산화 층(60)을 제거하기 위해 적층 구조물(48)을 에칭하는 것이다. 이러한 에칭 단계는 적층 구조물(48)의 측벽의 저면에서 절연층(40)으로부터 물질의 일부를 제거하는 경향이 있고(이에 따라 도 2C에 도시된 리세스들(40a)을 형성함), 이러한 제거 물질은 복구되어야 한다. 이러한 목적을 위해, 후속 단계(도 16의 블럭 134)는 절연층(40)으로부터 제거된 산화물 물질을 복구하는 선택적인 재-산화 단계이다. 재-산화 단계는 텅스텐 게이트 층(48c)의 측벽들을 재-산화시키는 것을 방지하기 위해, 선택적이어야 한다. 재-산화 단계(134)는 다음의 하위-단계들로 이루어진다:
(a) 챔버에서 진공 압력을 유지하면서 수소와 같은 환원제 및 산소를 포함하는 제 2 처리 가스를 기판이 위치된 진공 챔버에 도입하는 단게(도 16의 블럭 134-1);
(b) 진공 챔버내의 플라즈마 생성 영역에 플라즈마를 생성함으로써 절연층 상에 산화물을 형성하는 단계(블럭 134-2);
(c) 이온 생성 영역과 기판 사이에 거리 LD의 분리를 유지하는 단계(블럭 134-3);
(d) 연속적인 "온" 시간 동안에만 플라즈마 소스 전력을 인가하여, 연속적인 "온" 간격들과 분리되는 연속적인 "오프" 간격들 동안 플라즈마의 이온 에너지가 감쇠되도록 하는 단계 - 상기 "온" 및 "오프" 간격들은 제어가능한 제 2 듀티 사이클을 규정함 - (블럭 134-4);
(e) 절연층의 이온 충돌-유도 결함들의 형성을 약 5×1010 cm-2.eV-1 미만의 결함 밀도로 제한하기 위해, 듀티 사이클을 제한하는 단계(블럭 134-5); 및
(f) 절연층에서 오염물-유도 결함들의 형성을 제한하기 위해 진공 압력을 제한하는 단계(블럭 134-5).
전술한 게이트 재-산화 프로세스는 단지 폴리실리콘으로 이루어진 게이트와 같이, 텅스텐 물질을 갖지 않는 게이트 전극에 적용될 수 있다. 그러한 경우, 수소의 사용은 필요하지 않을 수 있다.
몇몇 경우들에서, 전술한 펄스화된 RF 플라즈마 프로세스에 의해 형성되는 게이트 산화물(40)에는 그 성능을 향상시키거나, 또는 예를 들어 유전 상수를 변화시키거나 전류 누출을 감소시키기 위해, 질소와 같은 종이 주입된다. 그러한 경우, 결함 밀도는 다소 증가된다. 예를 들어, 게이트 산화물이 약 5×1010 cm-2.eV-1 의 결함 밀도로 증착되면, 질소의 도입(또는 주입)이 후속되고, 결함 밀도는 1011 cm-2.eV-1가 될 수 있지만, 이는 산화물이 증착되는 매우 낮은 온도를 고려할 때 여전히 크게 개선된 것이다.
본 발명은 구체적인 바람직한 실시예들을 참조하여 상세히 기술되었지만, 본 발명의 진정한 사상과 범주를 벗어남이 없이 그 변화들 및 변형들이 이루어질 수 있음을 이해해야 한다.

Claims (18)

  1. 반도체 기판상에 절연된 게이트 전극을 제조하는 방법으로서,
    전극/절연체 적층 구조물을 형성하는 단계;
    상기 적층 구조물의 전도성 층의 측벽들로부터 산화를 제거하기 위해 상기 적층 구조물을 에칭하는 단계; 및
    상기 에칭 단계 동안 상기 적층 구조물의 절연층으로부터 제거된 산화물 물질을 복구하기 위해, 재-산화 단계를 수행하는 단계
    - 상기 재-산화 단계는,
    (a) 진공 챔버에서 진공 압력을 유지하면서 산소를 포함하는 처리 가스를 상기 기판이 위치된 진공 챔버에 도입하는 단계;
    (b) 연속적인 "온(on)" 시간 동안 상기 진공 챔버내의 플라즈마 생성 영역에 플라즈마를 생성함으로써 상기 적층 구조물들의 절연층 상에 산화물 절연 물질을 형성하고, 연속적인 "온" 간격들과 분리되는 연속적인 "오프(off)" 간격들 동안 상기 플라즈마의 이온 에너지가 감쇠되도록 하는 단계 - 상기 "온" 및 "오프" 간격들은 제어가능한 듀티 사이클을 규정함 -; 및
    (c) 상기 절연 물질에서 이온 충돌-유도 결함들의 형성을 제한하기 위해 상기 듀티 사이클을 제한하는 단계를 포함함 -
    를 포함하는 절연된 게이트 전극 제조 방법.
  2. 제 1 항에 있어서,
    상기 절연 물질에서 오염물-유도 결함들의 형성을 제한하기 위해 상기 진공 압력을 제한하는 단계를 더 포함하는 것을 특징으로 하는 절연된 게이트 전극 제조 방법.
  3. 제 1 항에 있어서,
    상기 처리 가스는 상기 재-산화 단계 동안 상기 적층 구조물의 전도성 층의 측벽들상에 산화물의 형성을 방지하는 환원제 및 산소를 포함하는 것을 특징으로 하는 절연된 게이트 전극 제조 방법.
  4. 제 3 항에 있어서,
    상기 전도성 게이트 전극을 증착하는 단계는 텅스텐 게이트 층을 증착하는 단계를 포함하고, 상기 환원제는 수소인 것을 특징으로 하는 절연된 게이트 전극 제조 방법.
  5. 제 4 항에 있어서,
    상기 처리 가스는 약 90% 수소 및 10% 산소를 포함하는 것을 특징으로 하는 절연된 게이트 전극 제조 방법.
  6. 제 1 항에 있어서,
    상기 듀티 사이클을 제한하는 단계는 약 20% 또는 그 미만으로 상기 듀티 사이클을 제한하는 단계를 포함하는 것을 특징으로 하는 절연된 게이트 전극 제조 방법.
  7. 제 2 항에 있어서,
    상기 진공 압력을 제한하는 단계는 약 20mT 또는 그 미만으로 상기 압력을 제한하는 단계를 포함하는 것을 특징으로 하는 절연된 게이트 전극 제조 방법.
  8. 제 1 항에 있어서,
    상기 듀티 사이클을 제한하는 단계는 선택된 임계 에너지 아래에서 상기 기판의 표면의 운동 이온 에너지를 제한하기에 충분하게 상기 듀티 사이클을 제한하는 단계를 포함하는 것을 특징으로 하는 절연된 게이트 전극 제조 방법.
  9. 제 8 항에 있어서,
    상기 임계 에너지는 약 5eV 또는 그 아래에 있는 것을 특징으로 하는 절연된 게이트 전극 제조 방법.
  10. 제 1 항에 있어서,
    상기 듀티 사이클을 제한하는 단계는 약 5×1010cm-2.eV-1 또는 그 아래로 상 기 절연 물질의 결함 밀도를 제한하기에 충분하게 상기 듀티 사이클을 제한하는 단계를 포함하는 것을 특징으로 하는 절연된 게이트 전극 제조 방법.
  11. 제 1 항에 있어서,
    상기 듀티 사이클을 제한하는 단계는 약 1011cm-2.eV-1 또는 그 아래에서 상기 절연 물질의 결함 밀도를 제한하기에 충분하게 상기 듀티 사이클을 제한하는 단계를 포함하는 것을 특징으로 하는 절연된 게이트 전극 제조 방법.
  12. 제 1 항에 있어서,
    상기 진공 압력을 제한하는 단계는 진공 압력의 감소와 연관된 플라즈마 이온 에너지의 동반하는 증가를 방지하도록 상기 듀티 사이클을 감소시키면서, 상기 절연 물질의 오염물-유도 결함들이 임계 밀도 아래에 있을 때까지 상기 진공 압력을 감소시키는 단계를 포함하는 것을 특징으로 하는 절연된 게이트 전극 제조 방법.
  13. 제 1 항에 있어서,
    상기 플라즈마는 거리 L만큼 상기 기판으로부터 분리되고, 상기 플라즈마의 이온들은 상기 이온 생성 영역으로부터 상기 기판으로 평균 이동(drift) 속도에서 이동하며, 상기 거리 L은 적어도 상기 이동 속도와 상기 "오프" 시간의 곱만큼 큰 것을 특징으로 하는 절연된 게이트 전극 제조 방법.
  14. 제 1 항에 있어서,
    상기 반도체 기판의 산화물을 형성하는 단계는 상기 플라즈마에서 상기 기판의 반도체 물질을 산화시키는 단계를 포함하는 것을 특징으로 하는 절연된 게이트 전극 제조 방법.
  15. 제 1 항에 있어서,
    상기 처리 가스는 산소 및 상기 반도체 기판의 종(species)을 포함하고, 상기 반도체 기판의 산화물을 형성하는 단계는 상기 산화물을 상기 기판상에 증착하는 동안 상기 처리 가스로부터 상기 산화물을 형성하는 단계를 포함하는 것을 특징으로 하는 절연된 게이트 전극 제조 방법.
  16. 제 1 항에 있어서,
    선택된 온도 아래에서 상기 기판을 유지시키는 단계를 더 포함하는 것을 특징으로 하는 절연된 게이트 전극 제조 방법.
  17. 제 16 항에 있어서,
    상기 선택된 온도는 약 800℃ 아래에 있는 것을 특징으로 하는 절연된 게이트 전극 제조 방법.
  18. 제 16 항에 있어서,
    상기 선택된 온도는 약 700℃ 아래에 있는 것을 특징으로 하는 절연된 게이트 전극 제조 방법.
KR1020077017554A 2005-02-02 2006-01-30 펄스화된 ｒｆ 소스 전력을 이용하는 선택적인 플라즈마재-산화 프로세스 KR20070097558A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/050,471 2005-02-02
US11/050,471 US7141514B2 (en) 2005-02-02 2005-02-02 Selective plasma re-oxidation process using pulsed RF source power

Publications (1)

Publication Number Publication Date
KR20070097558A true KR20070097558A (ko) 2007-10-04

Family

ID=36757157

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077017554A KR20070097558A (ko) 2005-02-02 2006-01-30 펄스화된 ｒｆ 소스 전력을 이용하는 선택적인 플라즈마재-산화 프로세스

Country Status (5)

Country Link
US (1) US7141514B2 (ko)
EP (1) EP1851795A4 (ko)
JP (1) JP5172352B2 (ko)
KR (1) KR20070097558A (ko)
WO (1) WO2006083778A2 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080011426A1 (en) * 2006-01-30 2008-01-17 Applied Materials, Inc. Plasma reactor with inductively coupled source power applicator and a high temperature heated workpiece support
KR100951559B1 (ko) * 2007-01-03 2010-04-09 주식회사 하이닉스반도체 반도체 소자의 게이트 전극 형성 방법
US20080230008A1 (en) * 2007-03-21 2008-09-25 Alexander Paterson Plasma species and uniformity control through pulsed vhf operation
US8008166B2 (en) 2007-07-26 2011-08-30 Applied Materials, Inc. Method and apparatus for cleaning a substrate surface
US7645709B2 (en) * 2007-07-30 2010-01-12 Applied Materials, Inc. Methods for low temperature oxidation of a semiconductor device
US7846793B2 (en) * 2007-10-03 2010-12-07 Applied Materials, Inc. Plasma surface treatment for SI and metal nanocrystal nucleation
US7947561B2 (en) * 2008-03-14 2011-05-24 Applied Materials, Inc. Methods for oxidation of a semiconductor device
US8236706B2 (en) * 2008-12-12 2012-08-07 Mattson Technology, Inc. Method and apparatus for growing thin oxide films on silicon while minimizing impact on existing structures
US8435906B2 (en) * 2009-01-28 2013-05-07 Applied Materials, Inc. Methods for forming conformal oxide layers on semiconductor devices
US8043981B2 (en) * 2009-04-21 2011-10-25 Applied Materials, Inc. Dual frequency low temperature oxidation of a semiconductor device
US20100297854A1 (en) * 2009-04-22 2010-11-25 Applied Materials, Inc. High throughput selective oxidation of silicon and polysilicon using plasma at room temperature
KR101893471B1 (ko) * 2011-02-15 2018-08-30 어플라이드 머티어리얼스, 인코포레이티드 멀티존 플라즈마 생성을 위한 방법 및 장치
JP6254098B2 (ja) 2012-02-13 2017-12-27 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 基板の選択性酸化のための方法および装置
KR101994820B1 (ko) * 2012-07-26 2019-07-02 에스케이하이닉스 주식회사 실리콘함유막과 금속함유막이 적층된 반도체 구조물 및 그의 제조 방법
US9978606B2 (en) 2015-10-02 2018-05-22 Applied Materials, Inc. Methods for atomic level resolution and plasma processing control
US9788405B2 (en) 2015-10-03 2017-10-10 Applied Materials, Inc. RF power delivery with approximated saw tooth wave pulsing
US9741539B2 (en) 2015-10-05 2017-08-22 Applied Materials, Inc. RF power delivery regulation for processing substrates
US9754767B2 (en) 2015-10-13 2017-09-05 Applied Materials, Inc. RF pulse reflection reduction for processing substrates
US9614524B1 (en) 2015-11-28 2017-04-04 Applied Materials, Inc. Automatic impedance tuning with RF dual level pulsing

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4500563A (en) 1982-12-15 1985-02-19 Pacific Western Systems, Inc. Independently variably controlled pulsed R.F. plasma chemical vapor processing
US5531834A (en) * 1993-07-13 1996-07-02 Tokyo Electron Kabushiki Kaisha Plasma film forming method and apparatus and plasma processing apparatus
JP3350246B2 (ja) * 1994-09-30 2002-11-25 株式会社東芝 半導体装置の製造方法
JP3546977B2 (ja) * 1994-10-14 2004-07-28 富士通株式会社 半導体装置の製造方法と製造装置
JP2845163B2 (ja) * 1994-10-27 1999-01-13 日本電気株式会社 プラズマ処理方法及びその装置
JPH0974196A (ja) * 1995-09-06 1997-03-18 Ricoh Co Ltd 半導体装置の製造方法
US5872052A (en) * 1996-02-12 1999-02-16 Micron Technology, Inc. Planarization using plasma oxidized amorphous silicon
JP3411559B2 (ja) 1997-07-28 2003-06-03 マサチューセッツ・インスティチュート・オブ・テクノロジー シリコーン膜の熱分解化学蒸着法
JP3141827B2 (ja) 1997-11-20 2001-03-07 日本電気株式会社 半導体装置の製造方法
US6355580B1 (en) * 1998-09-03 2002-03-12 Micron Technology, Inc. Ion-assisted oxidation methods and the resulting structures
JP2000332245A (ja) * 1999-05-25 2000-11-30 Sony Corp 半導体装置の製造方法及びｐ形半導体素子の製造方法
US6566272B2 (en) 1999-07-23 2003-05-20 Applied Materials Inc. Method for providing pulsed plasma during a portion of a semiconductor wafer process
JP3505493B2 (ja) * 1999-09-16 2004-03-08 松下電器産業株式会社 半導体装置の製造方法
WO2002075801A2 (en) * 2000-11-07 2002-09-26 Tokyo Electron Limited Method of fabricating oxides with low defect densities
US6458714B1 (en) * 2000-11-22 2002-10-01 Micron Technology, Inc. Method of selective oxidation in semiconductor manufacture
JP2002245777A (ja) * 2001-02-20 2002-08-30 Hitachi Ltd 半導体装置
US6777037B2 (en) * 2001-02-21 2004-08-17 Hitachi, Ltd. Plasma processing method and apparatus
US6831021B2 (en) * 2002-06-12 2004-12-14 Applied Materials, Inc. Plasma method and apparatus for processing a substrate
AU2003282988A1 (en) 2002-10-21 2004-05-13 Massachusetts Institute Of Technology Pecvd of organosilicate thin films
JP2004200550A (ja) * 2002-12-20 2004-07-15 Renesas Technology Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
US7141514B2 (en) 2006-11-28
EP1851795A4 (en) 2009-06-17
EP1851795A2 (en) 2007-11-07
WO2006083778A3 (en) 2006-11-09
JP2008529314A (ja) 2008-07-31
WO2006083778A2 (en) 2006-08-10
US20060172550A1 (en) 2006-08-03
JP5172352B2 (ja) 2013-03-27

Similar Documents

Publication Publication Date Title
KR20070097558A (ko) 펄스화된 ｒｆ 소스 전력을 이용하는 선택적인 플라즈마재-산화 프로세스
KR20070089883A (ko) 펄스화된 ｒｆ 소스 전력을 이용하는 플라즈마 게이트 산화프로세스
US7645709B2 (en) Methods for low temperature oxidation of a semiconductor device
US7217659B2 (en) Process for producing materials for electronic device
US7528074B2 (en) Method of manufacturing a semiconductor device and method of etching an insulating film
US11075088B2 (en) Method of plasma etching and method of fabricating semiconductor device using the same
US10541246B2 (en) 3D flash memory cells which discourage cross-cell electrical tunneling
KR100645306B1 (ko) 기판 처리 방법
JP2019530982A (ja) ＳｉＮの選択的な横方向陥凹化
US8043981B2 (en) Dual frequency low temperature oxidation of a semiconductor device
TWI390675B (zh) A gate insulating film forming method, a semiconductor device, and a computer recording medium
US8975603B2 (en) Systems and methods for plasma doping microfeature workpieces
JP2008530783A5 (ko)
KR100320796B1 (ko) 게이트 유전체막이 적용되는 반도체 소자의 제조 방법
US20080011426A1 (en) Plasma reactor with inductively coupled source power applicator and a high temperature heated workpiece support
CN107068554B (zh) 用于减少的接口和串联触头电阻的触头集成
US6746925B1 (en) High-k dielectric bird's beak optimizations using in-situ O2 plasma oxidation
US5241186A (en) Surface treatment method and apparatus therefor
US20230343554A1 (en) Methods To Provide Anisotropic Etching Of Metal Hard Masks Using A Radio Frequency Modulated Pulsed Plasma Scheme
WO2024182051A1 (en) Processing methods to improve etched silicon-and-germanium-containing material surface roughness
KR20020010816A (ko) 반도체소자의 콘택 형성 방법
KR20010045963A (ko) 반도체 소자의 캐패시터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee