CN103887162A - 一种高介电SiON栅介质的制备方法 - Google Patents
一种高介电SiON栅介质的制备方法 Download PDFInfo
- Publication number
- CN103887162A CN103887162A CN201410117794.XA CN201410117794A CN103887162A CN 103887162 A CN103887162 A CN 103887162A CN 201410117794 A CN201410117794 A CN 201410117794A CN 103887162 A CN103887162 A CN 103887162A
- Authority
- CN
- China
- Prior art keywords
- gate medium
- preparation
- sion gate
- temperature
- high dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 115
- 229910052814 silicon oxide Inorganic materials 0.000 title claims abstract description 58
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 51
- 230000003647 oxidation Effects 0.000 claims abstract description 39
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 39
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 32
- 239000007789 gas Substances 0.000 claims abstract description 24
- 238000005516 engineering process Methods 0.000 claims abstract description 20
- 239000011261 inert gas Substances 0.000 claims abstract description 16
- 230000001590 oxidative effect Effects 0.000 claims abstract description 12
- 239000004065 semiconductor Substances 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 230000008569 process Effects 0.000 claims description 52
- 238000002360 preparation method Methods 0.000 claims description 27
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 26
- 238000005915 ammonolysis reaction Methods 0.000 claims description 13
- 238000005121 nitriding Methods 0.000 claims description 12
- 238000010438 heat treatment Methods 0.000 claims description 9
- 230000035755 proliferation Effects 0.000 claims description 7
- 239000003595 mist Substances 0.000 claims description 6
- 239000000203 mixture Substances 0.000 claims description 5
- 125000004433 nitrogen atom Chemical group N* 0.000 abstract description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 10
- 229910007991 Si-N Inorganic materials 0.000 abstract description 7
- 229910006294 Si—N Inorganic materials 0.000 abstract description 7
- 229910052681 coesite Inorganic materials 0.000 abstract description 5
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 5
- 239000000377 silicon dioxide Substances 0.000 abstract description 5
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 5
- 229910052682 stishovite Inorganic materials 0.000 abstract description 5
- 229910052905 tridymite Inorganic materials 0.000 abstract description 5
- 230000005012 migration Effects 0.000 abstract description 3
- 238000013508 migration Methods 0.000 abstract description 3
- 230000000694 effects Effects 0.000 abstract description 2
- 238000009825 accumulation Methods 0.000 abstract 1
- 239000000969 carrier Substances 0.000 abstract 1
- 238000007669 thermal treatment Methods 0.000 abstract 1
- 239000003989 dielectric material Substances 0.000 description 11
- 230000008439 repair process Effects 0.000 description 6
- 230000007547 defect Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen(.) Chemical compound [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 3
- 125000004430 oxygen atom Chemical group O* 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- JIMUOUDLWPNFAY-UHFFFAOYSA-N [Si]=O.[Hf].[N] Chemical compound [Si]=O.[Hf].[N] JIMUOUDLWPNFAY-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000011149 active material Substances 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000005264 electron capture Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Formation Of Insulating Films (AREA)
Abstract
本发明的提供了一种高介电SiON栅介质的制备方法，其包括：采用热氧化和热处理工艺在半导体衬底表面形成SiO2栅介质；采用等离子体氮化工艺对SiO2栅介质进行氮的掺杂，从而使SiO2栅介质成为SiON栅介质；采用纯惰性气体，对SiON栅介质进行高温氮化处理；采用氧化性气体，对SiON栅介质进行低温氧化处理。本发明的方法，不仅可以修复SiON栅介质中的晶格损伤，稳定所形成的Si-N键，避免了栅介质中氮原子的损失，提高了栅介质的介电常数；还可以修复栅介质和沟道界面，减小了氮原子在此界面处的积聚，减小了对沟道中载流子迁移速度的负面影响，进一步提高了器件的性能。并且降低工艺复杂度，提高了工艺效率。
Description
技术领域
本发明涉及半导体制造技术领域，具体涉及一种高介电SiON栅介质的制备方法。
背景技术
自20世纪60年代以来，集成电路制造工艺一直遵循着摩尔定律高速发展。CMOS器件的特征尺寸始终按照一定的比例不断的进行缩小，而其性能和功耗则不断地得到优化。根据2007年ITRS的预测，在2009年以后，高性能CMOS器件的栅介质层等效氧化层厚度EOT（Equipment Oxide Thickness）会缩小到1nm以下。在这个尺寸下，传统的SiO2栅介质暴露出栅漏电流过大，可靠性降低等严重问题。通过引入高介电栅介质材料，增大了栅介质层的物理厚度，从而有效地降低了栅漏电流。因此，采用高介电栅介质材料取代传统的SiO2是以CMOS器件为核心的集成电路发展的必然选择。
高介电栅介质材料因其大的介电常数，可实现在SiO2具有相同等效氧化层厚度EOT的情况下，其实际物理厚度比SiO2厚的多，从而解决了SiO2因接近厚度极限而产生的栅漏电流过大，可靠性降低等严重问题，成为替代SiO2的热门材料。高介电栅介质材料需满足以下几个条件，首先，其与Si衬底之间的界面质量应较好，即界面态密度和缺陷密度要低，以消弱界面电子俘获和载流子迁移率降低造成的影响；其次，高介电栅介质材料在Si衬底上的化学稳定性要好，以保证其在后续的工艺过程中不与Si衬底发生反应以及确保有较小的扩散等。
在现阶段，提高栅介质材料的介电系数的方法大致有两大类：
一类是采用全新的高介电系数的材料作为栅介质材料，如氮氧化铪硅（HfSiON）等。但采用全新材料涉及到栅极材料的选择，晶格常数的匹配及曝光蚀刻等一系列工艺集成问题，技术开发周期相对较长，不能立即满足45纳米技术的迫切需求。同时全新材料在技术上与以前工艺有较大差异，技术更新的成本过高。
另一大类仍沿用SiO2介质作为栅介质材料，通过向SiO2介质中掺入氮使之成为致密的SiON栅介质来提高栅介质材料的介电系数。因为传统SiO2栅介质的K值是3.9，而纯的Si3N4的K值可达到7，通过增加掺杂氮的含量可以提高SiON栅介质的介电常数，此外氮原子的掺入还能有效的抑制硼等栅极掺杂原子在栅介质中的扩散。由于该方法仍采用SiO2作为栅介质的主体，因此与前期技术有良好的连续性和兼容性。
目前业界通常有三种主要的制备栅介质的方法可实现SiO2介质中的氮掺杂以形成SiON栅介质：
第一种方法是在SiO2介质的生长过程中通入NO等含氮气体,从而在生长过程中直接掺入氮。但这种方法掺杂的氮均匀性很难控制，不能适应半导体生产的要求。
第二种方法是在SiO2介质生长完成后，采用在NO/N2O等含氮气体环境中进一步退火的办法掺杂氮。这种方法掺入的氮原子容易聚积在SiO2介质和沟道的界面处，从而对沟道中载流子的迁移速度产生负面影响。
第三种方法是在SiO2介质生长结束后，通过等离子体注入技术进行氮掺杂。该方法掺入的氮原子浓度高，深度上主要分布在栅介质层的上表面而远离SiO2/沟道界面，是目前半导体业界广泛接受的提高栅介质层介电系数的方法。请参阅图1，图1为SiON栅介质的常规的制备方法的流程示意图，其具体工艺由三步组成：
步骤L01：采用原位水蒸汽氧化工艺（ISSG，In-Situ Steam Generation)在半导体衬底表面形成SiO2栅介质；
步骤L02：采用去耦等离子氮化工艺（DPN，Decoupled Plasma Nitridation)对栅介质进行氮的掺杂，从而使SiO2栅介质成为SiON栅介质；
步骤L03：对SiON栅介质进行氮化后退火工艺（PNA，Post NitridationAnneal)，从而修复介质中的等离子体损伤并稳定所掺杂的N。
在上述制备工艺中，由于栅介质层中掺入的氮原子浓度高且主要分布在栅介质材料的上表面，因此对后续PNA工艺的温度、气体氛围和时间间隔必须严格控制，以防止栅介质材料中的本征氧化层和有机吸附而对氮掺杂造成的影响；此外，PNA的高温退火工艺既容易造成表面氮原子的挥发，又导致氮原子获得能量而继续扩散，造成部分氮原子聚积在SiO2/Si界面处，从而对沟道中载流子的迁移速度产生负面影响。
因此，急需一种SiON栅介质的制备方法，从而提高所制备出的SiON栅介质的介电常数。
发明内容
为了克服上述问题，本发明旨在提供一种SiON栅介质的制备方法，不仅能够有效控制SiON栅介质中氮的掺杂量，还能够避免氮原子在SiON栅介质和沟道界面处的积聚，从而提高SiON栅介质的介电常数。
本发明提供了一种高介电SiON栅介质的制备方法，其包括：
步骤S01：采用热氧化和热处理工艺在半导体衬底表面形成SiO2栅介质；
步骤S02：采用等离子体氮化工艺对所述SiO2栅介质进行氮的掺杂，从而使所述SiO2栅介质成为SiON栅介质；
步骤S03：采用纯惰性气体，对所述SiON栅介质进行高温氮化处理，所采用的温度不低于1000℃；
步骤S04：采用氧化性气体，对所述SiON栅介质进行低温氧化处理，所采用的温度不高于800℃。
优选地，所述步骤S03中，所述高温氮化处理的温度为1000℃-1100℃，处理时间为5-120秒。
优选地，所述步骤S03中，所述纯惰性气体为N2、Ar的一种或其混合物。
优选地，所述步骤S04中，所述低温氧化处理的温度为500℃-800℃，处理时间为5-120秒。
优选地，所述步骤S04中，所述的氧化性气体为O2，或者N2O和H2的混合气体，或者H2与O2的混合气体。
优选地，所述的热氧化和热处理工艺包括：快速热退火工艺和/或垂直炉管工艺。
优选地，所述的快速热退火工艺包括：原位水蒸气氧化工艺和/或快速热氧化工艺。
优选地，所述的原位水蒸气氧化工艺包括采用N2O和H2作为反应气体的N2O原位水蒸气氧化工艺，和/或采用O2和H2作为反应气体的O2原位水蒸气氧化工艺。
优选地，所述步骤S02中，所述等离子体氮化工艺包括：去耦等离子体氮化工艺、和/或远程等离子体氮化工艺、和/或垂直扩散设备的氮化工艺。
优选地，所述垂直扩散设备的氮化工艺采用的气体包括NO，N2O或NH3。
本发明的高介电SiON栅介质的制备方法，对SiO2栅介质依次进行了氮的掺杂、高温氮化处理和低温氧化处理。首先，氮的掺杂过程，使氮原子代替了SiO2栅介质中的部分O原子形成Si-N键，从而使SiO2栅介质初步具有一定的氮浓度，这样就使得SiO2栅介质成为了SiON栅介质；然后，在纯惰性气体的环境中，利用高温氮化处理过程修复SiON栅介质中的晶格损伤，稳定所形成的Si-N键，从而使SiON栅介质中具有稳定的氮含量，提高了SiON栅介质的介电常数；最后，在氧化性气体的环境中，利用低温氧化处理过程，修复SiON栅介质和沟道界面，减小了氮原子在此界面处的积聚，从而减小了对沟道中载流子迁移速度的负面影响，进一步提高了SiON栅介质的介电常数。并且，上述过程操作简单，大大降低了工艺复杂度，提高了工艺效率。
附图说明
图1为SiON栅介质的常规的制备方法的工艺流程图
图2为本发明的一个较佳实施例的高介电SiON栅介质的制备方法的工艺流程图
具体实施方式
体现本发明特征与优点的实施例将在后段的说明中详细叙述。应理解的是本发明能够在不同的示例上具有各种的变化，其皆不脱离本发明的范围，且其中的说明及图示在本质上当做说明之用，而非用以限制本发明。
以下结合附图2，通过具体实施例对本发明的高介电SiON栅介质的制备方法作进一步详细说明。其中，图2为本发明的一个较佳实施例的高介电SiON栅介质的制备方法的工艺流程图。需说明的是，附图均采用非常简化的形式、使用非精准的比例，且仅用以方便、明晰地达到辅助说明本发明实施例的目的。
请参阅图2，本发明的本实施的高介电SiON栅介质的制备方法包括以下步骤：
步骤S01：采用热氧化和热处理工艺在半导体衬底表面形成SiO2栅介质；
具体的，本实施例中，热氧化和热处理工艺可以但不限于采用快速热退火工艺和/或垂直炉管工艺，例如，可以仅采用快速热退火工艺(RTP,RapidThermal Process)，还可以仅采用垂直炉管工艺(Furnace)，还可以采用RTP和Furnace这两个工艺。
本实施例中，RTP工艺可以但不限于为原位水蒸气氧化工艺(ISSG,In-Situ Steam Generation)和/或快速热氧化工艺(RTO,Rapid ThermalOxidation），例如，可以仅采用ISSG工艺，还可以仅采用RTO工艺，还可以采用ISSG和RTO这两个工艺。
本实施例中，ISSG工艺可以但不限于为N2O ISSG工艺和/或O2ISSG工艺，其中，N2O ISSG工艺采用N2O和H2作为反应气体，O2ISSG工艺采用O2和H2作为反应气体。例如，可以仅采用N2O原位水蒸气氧化工艺，也可以仅采用O2原位水蒸气氧化工艺，还可以采用N2O原位水蒸气氧化工艺和O2原位水蒸气氧化工艺这两个工艺。
需要说明的是，本发明中，热氧化和热处理工艺可以在一个工艺过程中完成，例如，在单一的RTP或Furnace工艺中完成；也可以先进行热氧化工艺，再进行热处理工艺，例如，先采用RTP工艺完成热氧化工艺，再采用Furnace工艺完成热处理工艺。
本发明中的热氧化和热处理工艺的工艺参数比如温度、反应气体、反应压强、功率等可以根据实际的工艺要求来设定，本发明对此不作任何限制。
在本实施例中，采用上述工艺过程在半导体衬底上形成的SiO2栅介质的化学性质稳定，且厚度均匀，该厚度的大小可以根据实际工艺要求来设定。
步骤S02：采用等离子体氮化工艺对SiO2栅介质进行氮的掺杂，从而使SiO2栅介质成为SiON栅介质；
具体的，本实施例中，氮化工艺可以但不限于为去耦等离子体氮化工艺（DPN，Decoupled Plasma Nitridation)、远程等离子体氮化工艺（RPN，RemotePlasma Nitridation)、和/或垂直扩散设备的氮化工艺，例如，可以仅采用DPN工艺，也可以仅采用RPN工艺，还可以仅采用垂直扩散设备的氮化工艺。
在本实施例中，垂直扩散设备的氮化工艺采用的气体可以但不限于包括NO，N2O或NH3。
本发明中的等离子体氮化工艺的工艺参数比如温度、反应气体、反应压强、功率等可以根据实际的工艺要求来设定，本发明对此不作任何限制。
在等离子体氮化工艺中，SiO2中的部分O原子被N原子取代形成Si-N键，从而使SiO2栅介质成为SiN栅介质；氮化工艺结束后，SiN栅介质具有一定的氮浓度，氮浓度的大小可以由实际工艺要求来设定。
步骤S03：采用纯惰性气体，对SiON栅介质进行高温氮化处理，所采用的温度不低于1000℃；
具体的，本实施例中，高温氮化处理的温度可以但不限于为1000-1100℃，高温氮化处理时间可以但不限于为5-120秒，纯惰性气体可以只有一种惰性气体，也可以是混合惰性气体，在本实施例中，纯惰性气体可以但不限于为N2、Ar的一种或其混合物。
在这里，在纯惰性气体的环境下进行高温氮化处理的过程中，纯惰性气体可以避免Si-N键中的N原子被O原子替代，纯惰性气体和高温相结合的条件下能够修复上述等离子体氮掺杂过程对栅介质造成的晶格损伤，使Si-N键趋于稳定，从而可以稳定上述步骤S02中形成的SiN栅介质中的氮浓度，避免在高温下N挥发而造成氮浓度的减小，这样，相对于常规的不在纯惰性气体中进行高温氮化处理的工艺来说，本发明的高温氮化处理工艺可以避免氮的损失，从而提高所形成的SiN栅介质的介电常数。
当然，在此高温氮化处理过程中，氮原子不可避免的会迁移到栅介质和沟道的界面处，并在该界面处产生积聚，界面处氮原子的积聚会造成沟道载流子迁移率的下降，因此，在本发明的后续工艺过程中，需对此界面处进行修复处理，以降低氮原子的积聚。
步骤S04：采用氧化性气体，对SiON栅介质进行低温氧化处理，所采用的温度不高于800℃。
具体的，本实施例中，低温氧化处理的温度可以但不限于为500℃-800℃，处理时间可以但不限于为5-120秒，所采用的氧化性气体可以但不限于为O2，或者N2O和H2的混合气体，或者H2与O2的混合气体
这里，在低温氧化处理过程中，由于低温环境中，氧化性气体没有足够的能量将栅介质中的N置换出来，而氧化性气体能够将栅介质和沟道界面处的氮原子替换，从而修复界面处的缺陷，提高界面质量，这样，可以进一步提高栅介质的介电常数。
综上所述，本发明的高介电SiON栅介质的制备方法，通过将纯惰性气体和高温环境相结合，对形成的SiON栅介质进行氮化处理，使Si-N键趋于稳定，避免了N原子的挥发，稳定了SiON栅介质中的N浓度，提高了SiON栅介质的介电常数；再通过低温氧化处理过程，在低温下，利用氧化性气体修复栅介质和沟道界面处的缺陷，避免了界面缺陷造成的载流子迁移率的下降，提高了界面质量，进一步提高了SiON栅介质的介电常数；并且，本发明的方法相对于常规的高温处理过程，降低了工艺操作复杂度，提高了工艺效率。
以上所述的仅为本发明的实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。
Claims (10)
1.一种高介电SiON栅介质的制备方法，其特征在于，包括：
步骤S01：采用热氧化和热处理工艺在半导体衬底表面形成SiO2栅介质；
步骤S02：采用等离子体氮化工艺对所述SiO2栅介质进行氮的掺杂，从而使所述SiO2栅介质成为SiON栅介质；
步骤S03：采用纯惰性气体，对所述SiON栅介质进行高温氮化处理，所采用的温度不低于1000℃；
步骤S04：采用氧化性气体，对所述SiON栅介质进行低温氧化处理，所采用的温度不高于800℃。
2.根据权利要求1所述的高介电SiON栅介质的制备方法，其特征在于，所述步骤S03中，所述高温氮化处理的温度为1000℃-1100℃，处理时间为5-120秒。
3.根据权利要求1所述的高介电SiON栅介质的制备方法的制备方法，其特征在于，所述步骤S03中，所述纯惰性气体为N2、Ar的一种或其混合物。
4.根据权利要求1所述的高介电SiON栅介质的制备方法的制备方法，其特征在于，所述步骤S04中，所述低温氧化处理的温度为500℃-800℃，处理时间为5-120秒。
5.根据权利要求1所述的高介电SiON栅介质的制备方法的制备方法，其特征在于，所述步骤S04中，所述的氧化性气体为O2，或者N2O和H2的混合气体，或者H2与O2的混合气体。
6.根据权利要求1所述的高介电SiON栅介质的制备方法，其特征在于，所述的热氧化和热处理工艺包括：快速热退火工艺和/或垂直炉管工艺。
7.根据权利要求6所述的高介电SiON栅介质的制备方法，其特征在于，所述的快速热退火工艺包括：原位水蒸气氧化工艺和/或快速热氧化工艺。
8.根据权利要求7所述的高介电SiON栅介质的制备方法，其特征在于，所述的原位水蒸气氧化工艺包括采用N2O和H2作为反应气体的N2O原位水蒸气氧化工艺，和/或采用O2和H2作为反应气体的O2原位水蒸气氧化工艺。
9.根据权利要求1所述的高介电SiON栅介质的制备方法，其特征在于，所述步骤S02中，所述等离子体氮化工艺包括：去耦等离子体氮化工艺、和/或远程等离子体氮化工艺、和/或垂直扩散设备的氮化工艺。
10.根据权利要求9所述的高介电SiON栅介质的制备方法，其特征在于，所述垂直扩散设备的氮化工艺采用的气体包括NO，N2O或NH3。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410117794.XA CN103887162A (zh) | 2014-03-27 | 2014-03-27 | 一种高介电SiON栅介质的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410117794.XA CN103887162A (zh) | 2014-03-27 | 2014-03-27 | 一种高介电SiON栅介质的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103887162A true CN103887162A (zh) | 2014-06-25 |
Family
ID=50956000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410117794.XA Pending CN103887162A (zh) | 2014-03-27 | 2014-03-27 | 一种高介电SiON栅介质的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103887162A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10541128B2 (en) | 2016-08-19 | 2020-01-21 | International Business Machines Corporation | Method for making VFET devices with ILD protection |
| CN111769043A (zh) * | 2019-04-02 | 2020-10-13 | 中芯国际集成电路制造(上海)有限公司 | 栅介质层的形成方法、半导体结构及其形成方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130175503A1 (en) * | 2012-01-05 | 2013-07-11 | International Business Machines Corporation | Compressive (PFET) and Tensile (NFET) Channel Strain in Nanowire FETs Fabricated with a Replacement Gate Process |
| CN103346077A (zh) * | 2013-07-09 | 2013-10-09 | 上海华力微电子有限公司 | 一种栅氧化层的制备方法 |
-
2014
- 2014-03-27 CN CN201410117794.XA patent/CN103887162A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130175503A1 (en) * | 2012-01-05 | 2013-07-11 | International Business Machines Corporation | Compressive (PFET) and Tensile (NFET) Channel Strain in Nanowire FETs Fabricated with a Replacement Gate Process |
| CN103346077A (zh) * | 2013-07-09 | 2013-10-09 | 上海华力微电子有限公司 | 一种栅氧化层的制备方法 |
Non-Patent Citations (1)
| Title |
|---|
| 张红伟等: "一种提高栅氧化物介电常数的方法", 《中国集成电路》 * |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10541128B2 (en) | 2016-08-19 | 2020-01-21 | International Business Machines Corporation | Method for making VFET devices with ILD protection |
| US11164959B2 (en) | 2016-08-19 | 2021-11-02 | International Business Machines Corporation | VFET devices with ILD protection |
| CN111769043A (zh) * | 2019-04-02 | 2020-10-13 | 中芯国际集成电路制造(上海)有限公司 | 栅介质层的形成方法、半导体结构及其形成方法 |
| CN111769043B (zh) * | 2019-04-02 | 2023-02-17 | 中芯国际集成电路制造(上海)有限公司 | 栅介质层的形成方法、半导体结构及其形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7569502B2 (en) | Method of forming a silicon oxynitride layer | |
| US20070169696A1 (en) | Two-step post nitridation annealing for lower eot plasma nitrided gate dielectrics | |
| US20150017814A1 (en) | Method of forming gate oxide layer | |
| CN101208782A (zh) | 用于等离子氮化栅极介电层的氮化后二阶段退火的方法 | |
| CN103855035A (zh) | 一种制备栅介质层的设备 | |
| US20080233692A1 (en) | Method and System for Forming a Controllable Gate Oxide | |
| Siddiqui et al. | The current status and the future prospects of surface passivation in 4H-SiC transistors | |
| CN103903986A (zh) | 栅介质层的制作方法 | |
| CN103972070A (zh) | 栅氧化层的制造方法 | |
| CN103887161A (zh) | 一种抑制掺杂原子在栅介质中扩散的方法 | |
| CN110783173A (zh) | 一种在碳化硅材料上制造栅氧化层的方法 | |
| US6797644B2 (en) | Method to reduce charge interface traps and channel hot carrier degradation | |
| CN103887162A (zh) | 一种高介电SiON栅介质的制备方法 | |
| CN103646865A (zh) | 在Ge衬底制备超薄氧化锗界面修复层的方法 | |
| CN103943479A (zh) | 栅氧化层的制备方法 | |
| CN105513962A (zh) | 碳化硅器件中的Trench MOSFET的栅氧化加工方法 | |
| CN103871955A (zh) | 一种栅介质等效氧化层厚度控制方法 | |
| CN105161525A (zh) | 一种栅介质层的制备方法 | |
| CN108807165A (zh) | 氧化层的制造方法 | |
| JP4757579B2 (ja) | 絶縁ゲート型半導体装置及びその製造方法 | |
| CN104201098A (zh) | 栅介质氧化层的制备方法 | |
| CN103165440A (zh) | 高介电常数金属栅极半导体器件制造方法 | |
| CN102427043B (zh) | 一种改善pmos器件载流子迁移率的方法 | |
| CN110634803B (zh) | Cmos器件中栅介质层界面态缺陷修复的方法及栅介质层 | |
| CN113808939A (zh) | 二氧化硅薄膜的形成方法和金属栅极的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20140625 |