CN103346077A - 一种栅氧化层的制备方法 - Google Patents
一种栅氧化层的制备方法 Download PDFInfo
- Publication number
- CN103346077A CN103346077A CN2013102873915A CN201310287391A CN103346077A CN 103346077 A CN103346077 A CN 103346077A CN 2013102873915 A CN2013102873915 A CN 2013102873915A CN 201310287391 A CN201310287391 A CN 201310287391A CN 103346077 A CN103346077 A CN 103346077A
- Authority
- CN
- China
- Prior art keywords
- gate oxide
- preparation
- technology
- laser
- sion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 31
- 238000005516 engineering process Methods 0.000 claims abstract description 46
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 42
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 32
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 31
- 238000000137 annealing Methods 0.000 claims abstract description 29
- 230000003647 oxidation Effects 0.000 claims abstract description 25
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 25
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 17
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 17
- 239000010703 silicon Substances 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000012545 processing Methods 0.000 claims abstract description 10
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 10
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 10
- 238000013532 laser treatment Methods 0.000 claims abstract description 9
- 238000010438 heat treatment Methods 0.000 claims abstract description 7
- 238000005121 nitriding Methods 0.000 claims abstract description 5
- 238000011282 treatment Methods 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 78
- 230000008569 process Effects 0.000 claims description 39
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 20
- 238000007669 thermal treatment Methods 0.000 claims description 12
- 239000007789 gas Substances 0.000 claims description 8
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 8
- 239000003595 mist Substances 0.000 claims description 6
- 230000035755 proliferation Effects 0.000 claims description 6
- 230000008439 repair process Effects 0.000 claims description 5
- 238000006902 nitrogenation reaction Methods 0.000 claims description 3
- 125000004433 nitrogen atom Chemical group N* 0.000 abstract description 18
- 238000010521 absorption reaction Methods 0.000 abstract description 5
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 238000002347 injection Methods 0.000 abstract 1
- 239000007924 injection Substances 0.000 abstract 1
- 239000005416 organic matter Substances 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 239000002800 charge carrier Substances 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 230000009931 harmful effect Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- JIMUOUDLWPNFAY-UHFFFAOYSA-N [Si]=O.[Hf].[N] Chemical compound [Si]=O.[Hf].[N] JIMUOUDLWPNFAY-UHFFFAOYSA-N 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- High Energy & Nuclear Physics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
Abstract
一种栅氧化层的制备方法，包括：提供硅基衬底，并进行热氧化处理和热处理工艺，以形成二氧化硅栅氧化层；对二氧化硅栅氧化层采用等离子体氮化工艺进行氮注入，以形成SiON栅氧化层；对SiON栅氧化层之表面采用激光快速退火工艺进行激光处理；对经过表面激光处理的SiON栅氧化层进行高温退火工艺。本发明在对SiON栅氧化层进行高温退火之前，通过引入激光快速退火工艺对SiON栅氧化层的表面进行激光处理，不仅去除本征氧化层，防止有机物吸附而对氮掺杂造成不良影响，而且使得所形成的非晶化表面在防止表面氮原子挥发的同时，又能消除氮原子向SiO2/Si界面的扩散，进而确保其具有高和稳定的氮含量，实现对SiON栅介质介电系数精确剪裁，从而可有效提高器件的电学性能。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种栅氧化层的制备方法。
背景技术
超大规模集成电路（VLSI）和特大规模集成电路（ULSI）的快速发展，对器件加工技术提出更多的特殊要求。其中，MOS器件特征尺寸进入纳米时代对栅氧化层的要求就是一个明显的挑战。栅氧化层的制备工艺是半导体制造工艺中的关键技术，直接影响和决定了器件的电学特性和可靠性。
MOSFET器件的关键性能指标是驱动电流，驱动电流的大小取决于栅极电容。栅极电容与栅极表面积成正比，与栅介质厚度成反比。因此，通过增加栅极表面积和降低栅介质厚度均可提高栅极电容，而降低栅介质SiO2的厚度就变成推进MOSFET器件性能提高的首要手段。
但是，当半导体技术进入45纳米时代以来,传统单纯降低SiO2厚度的方法遇到了前所未有的挑战。因为这时候栅介质SiO2的厚度已经很薄(<20埃),栅极漏电流中的隧道穿透机制已经起到主导作用。随着SiO2厚度的进一步降低,栅极漏电流也会以指数形式增长。栅介质厚度每降低2埃,栅极漏电流就会增加10倍。另一方面，栅极、SiO2栅介质和硅衬底之间存在杂质的浓度梯度，随着栅介质厚度的不断降低，栅极里掺入的硼等杂质会从栅极中扩散到硅衬底中或者固定在栅介质中，这会影响器件的阈值电压，从而影响器件的性能。诚然，增加栅介质厚度可以有效抑制栅极漏电流和栅极中杂质的扩散，但是晶体管驱动电流、翻转延迟时间等关键性能也会大打折扣。这种驱动电流和栅极漏电对栅介质厚度要求上的矛盾，对于传统的SiO2栅介质而言是无法回避的。
C=e0KA/t
其中，C=栅极电容；e0=在空气中的电容率；K=材料的介电常数；A=栅极表面积；t=栅介质厚度。
从栅极电容的公式中我们可以看出，栅极电容不仅取决于栅极表面积和栅介质厚度，还取决于栅介质的介电常数，故减少栅介质厚度不是提高栅极电容的唯一方法。即使栅介质厚度保持不变，提高栅介质的介电系数K也可达到降低EOT及增加栅极电容的效果。因此，如何提高栅介质的介电系数K成为了当务之急。
在现阶段，提高栅介质的介电系数的方法大致有两大类：
一类是采用全新的高介电系数的材料作为栅介质，如氮氧化铪硅（HfSiON）等。但采用全新材料涉及到栅极材料的选择，晶格常数的匹配及曝光蚀刻等一系列工艺集成问题，技术开发周期相对较长，不能立即满足45纳米技术的迫切需求。同时全新材料在技术上与以前工艺有较大差异，技术更新的成本过高。
另一大类则仍保持SiO2作为栅介质，通过SiO2氧化膜里掺入氮使之成为致密的SiON来提高栅介质的介电系数。因为传统栅介质SiO2的K值是3.9，而纯的Si3N4的K值可达到7，通过掺杂氮的计量可以实现对SiON栅介质介电系数剪裁的目的。氮原子的掺入还能有效的抑制硼等栅极掺杂原子在栅介质中的扩散。同时，该方法仍然采用SiO2作为栅介质的主体，因此与前期技术有良好的连续性和兼容性。
目前业界通常有三种主要的方法实现SiO2中的氮掺杂，以形成SiON。
第一种方法是在SiO2的生长过程中通入NO等含氮气体,从而在生长过程中直接掺入氮。但这种方法掺杂的氮均匀性很难控制，不能适应半导体生产的要求。
第二种方法是在SiO2介质生长完成后，采用在NO/N2O等含氮气体环境中进一步退火的办法掺杂氮。这种方法掺入的氮原子容易聚积在SiO2和沟道的界面处，从而对沟道中载流子的迁移速度产生负面影响。
第三种方法是在SiO2生长结束后，通过等离子体实现氮掺杂。该方法掺入的氮原子浓度高，深度上主要分布在栅介质的上表面而远离SiO2/沟道界面，是目前半导体业界广泛接受的提高栅介质介电系数的方法。
但是，在上述制备工艺中，由于栅介质中掺入的氮原子浓度高且主要分布在栅介质的上表面，因此对后续PNA（Post Nitridation Anneal）高温退火工艺的时间间隔必须严格控制，以防止本征氧化层和有机吸附而对氮掺杂造成的影响；此外，PNA（Post Nitridation Anneal）的高温退火工艺既容易造成表面氮原子的挥发，又能使氮原子获得能量而继续扩散，造成部分氮原子聚积在SiO2/Si界面处，从而对沟道中载流子的迁移速度产生负面影响。
故针对现有技术存在的问题，本案设计人凭借从事此行业多年的经验，积极研究改良，于是有了本发明一种栅氧化层的制备方法。
发明内容
本发明是针对现有技术中，传统的栅氧化层的制备方法工艺控制难度大，且容易造成表面氮原子的挥发，又能使氮原子获得能量而继续扩散，造成部分氮原子聚积在SiO2/Si界面处，从而对沟道中载流子的迁移速度产生负面影响等缺陷提供一种栅氧化层的制备方法。
为实现本发明之目的，本发明提供一种栅氧化层的制备方法，所述栅氧化层的制备方法包括：
执行步骤S1：提供硅基衬底，并对所述硅基衬底进行热氧化处理和热处理工艺，以在所述硅基衬底表面形成所述二氧化硅栅氧化层；
执行步骤S2：对形成在所述硅基衬底表面的二氧化硅栅氧化层采用等离子体氮化工艺进行氮注入，以形成所述SiON栅氧化层；
执行步骤S3：对所述SiON栅氧化层之表面采用激光快速退火工艺进行激光处理；
执行步骤S4：对所述经过表面激光处理的SiON栅氧化层进行高温退火工艺，以修复所述晶格损伤和SiO2/Si之层间界面。
可选地，所述热氧化处理和热处理工艺包括快速热处理（Rapid ThermalProcess,RTP）工艺、垂直炉管（Furnace）工艺的其中之一。
可选地，所述快速热处理工艺包括原位水蒸气氧化方法（In-suit SteamGeneration,ISSG）、快速热氧化方法（Rapid Thermal Oxidation,RTO）的其中之一。
可选地，所述原位水蒸气氧化方法包括以N2O和H2为反应气体的N2O原位水蒸气氧化方法、或以O2和H2为反应气体的H2原位水蒸气氧化方法的其中之一。
可选地，所述等离子体氮化工艺包括去耦等离子体氮化（DecoupledPlasma Nitridation,DPN）、远程等离子体氮化（Remote Plasma Nitridation,RPN）、垂直扩散设备之氮源的氮化处理工艺的其中之一。
可选地，所述垂直扩散设备之氮源包括NO、N2O或NH3的其中之一。
可选地，所述激光快速退火工艺包括波长为10.6μm的LSA（Laser SpikeAnneal,LSA）工艺、波长为0.5～0.8μm的FLA（Flash Lamp Anneal,FLA）工艺、波长为0.8μm的DLA（Diode Laser Anneal,DLA）工艺的其中之一。
可选地，所述激光快速退火工艺的温度为1100℃＜T＜1400℃。
可选地，所述高温退火工艺包括快速热处理工艺（Rapid Thermal Process,RTP）、垂直炉管（Furnace）工艺的其中之一。
可选地，所述高温退火工艺的温度为1000℃＜T＜1100℃。
可选地，所述快速热处理工艺包括在N2或O2或N2O中进行的一步高温退火工艺，或者首先在N2或O2/N2的混合气体中进行的第一步高温退火工艺，然后在O2或O2/N2的混合气体中进行的第二步高温退火工艺。
可选地，所述垂直炉管工艺包括在N2、He、Ar的其中之一气氛下进行高温处理工艺。
综上所述，本发明在对所述SiON栅氧化层进行高温退火之前，通过引入激光快速退火工艺对所述SiON栅氧化层的表面进行激光处理，以去除本征氧化层，并防止有机物吸附而对氮掺杂造成不良影响；同时，使得所形成的非晶化表面能在防止表面氮原子挥发的同时，又能消除氮原子向SiO2/Si界面的扩散。采用本发明栅氧化层的制备方法所形成的SiON栅氧化层可确保其具有较高和稳定的氮含量，实现对SiON栅介质介电系数更精确剪裁的目的，从而可有效提高器件的电学性能。
附图说明
图1所示为本发明栅氧化层的制备方法之流程图。
具体实施方式
为详细说明本发明创造的技术内容、构造特征、所达成目的及功效，下面将结合实施例并配合附图予以详细说明。
请参阅图1，图1所示为本发明栅氧化层的制备方法之流程图。所述栅氧化层的制备方法，包括：
执行步骤S1：提供硅基衬底，并对所述硅基衬底进行热氧化处理和热处理工艺，以在所述硅基衬底表面形成所述二氧化硅栅氧化层；
执行步骤S2：对形成在所述硅基衬底表面的二氧化硅栅氧化层采用等离子体氮化工艺进行氮注入，以形成所述SiON栅氧化层；
执行步骤S3：对所述SiON栅氧化层之表面采用激光快速退火工艺进行激光处理；
执行步骤S4：对所述经过表面激光处理的SiON栅氧化层进行高温退火工艺，以修复所述晶格损伤和SiO2/Si之层间界面。
其中，在所述步骤S1中，对所述硅基衬底所进行的热氧化处理和热处理工艺包括但不限于快速热处理（Rapid Thermal Process,RTP）工艺、垂直炉管（Furnace）工艺的其中之一。进一步地，所述快速热处理工艺包括但不限于原位水蒸气氧化方法（In-suit Steam Generation ISSG）、快速热氧化方法（RapidThermal Oxidation,RTO）的其中之一。作为本领域技术人员，容易理解地，所述原位水蒸气氧化方法包括但不限于以N2O和H2为反应气体的N2O原位水蒸气氧化方法、或以O2和H2为反应气体的H2原位水蒸气氧化方法的其中之一。
在所述步骤S2中，对形成在所述硅基衬底表面的二氧化硅栅氧化层采用等离子体氮化工艺进行氮注入，所述等离子体氮化工艺包括但不限于去耦等离子体氮化（Decoupled Plasma Nitridation,DPN）、远程等离子体氮化（RemotePlasma Nitridation,RPN）、垂直扩散设备之氮源的氮化处理工艺的其中之一。所述垂直扩散设备之氮源包括但不限于NO、N2O或NH3的其中之一。
在所述步骤S3中，对所述SiON栅氧化层之表面采用激光快速退火工艺进行激光处理，所述激光快速退火工艺包括但不限于波长为10.6μm的LSA（Laser Spike Anneal,LSA）工艺、波长为0.5～0.8μm的FLA（Flash LampAnneal,FLA）工艺、波长为0.8μm的DLA（Diode Laser Anneal,DLA）工艺的其中之一。所述激光快速退火工艺的温度为1100℃＜T＜1400℃。
在所述步骤S4中，对所述经过表面激光处理的SiON栅氧化层进行高温退火工艺，所述高温退火工艺包括但不限于快速热处理工艺（Rapid ThermalProcess,RTP）、垂直炉管（Furnace）工艺的其中之一。所述高温退火工艺的温度为1000℃＜T＜1100℃。进一步地，所述快速热处理工艺包括但不限于在N2或O2或N2O中进行的一步高温退火工艺，或者首先在N2或O2/N2的混合气体中进行的第一步高温退火工艺，然后在O2或O2/N2的混合气体中进行的第二步高温退火工艺。所述垂直炉管工艺包括但不限于在N2、He、Ar的其中之一气氛下进行高温处理工艺。
明显地，本发明在对所述SiON栅氧化层进行高温退火，以修复晶格损伤和修复SiO2/Si之层间界面前，通过引入激光快速退火工艺对所述SiON栅氧化层的表面进行激光处理，以去除本征氧化层，并防止有机物吸附而对氮掺杂造成不良影响；同时，本发明利用激光快速退火工艺之高温（1100℃＜T＜1400℃）无扩散（t≥200μsec）的特点，使得所形成的非晶化表面能在防止表面氮原子挥发的同时，又能消除氮原子向SiO2/Si界面的扩散。采用本发明栅氧化层的制备方法所形成的SiON栅氧化层可确保其具有较高和稳定的氮含量，实现对SiON栅介质介电系数更精确剪裁的目的，从而可有效提高器件的电学性能。
综上所述，本发明在对所述SiON栅氧化层进行高温退火之前，通过引入激光快速退火工艺对所述SiON栅氧化层的表面进行激光处理，以去除本征氧化层，并防止有机物吸附而对氮掺杂造成不良影响；同时，使得所形成的非晶化表面能在防止表面氮原子挥发的同时，又能消除氮原子向SiO2/Si界面的扩散。采用本发明栅氧化层的制备方法所形成的SiON栅氧化层可确保其具有较高和稳定的氮含量，实现对SiON栅介质介电系数更精确剪裁的目的，从而可有效提高器件的电学性能。
本领域技术人员均应了解，在不脱离本发明的精神或范围的情况下，可对本发明进行各种修改和变型。因而，如果任何修改或变型落入所附权利要求书及等同物的保护范围内时，认为本发明涵盖这些修改和变型。
Claims (12)
1.一种栅氧化层的制备方法，其特征在于，所述栅氧化层的制备方法包括：
执行步骤S1：提供硅基衬底，并对所述硅基衬底进行热氧化处理和热处理工艺，以在所述硅基衬底表面形成所述二氧化硅栅氧化层；
执行步骤S2：对形成在所述硅基衬底表面的二氧化硅栅氧化层采用等离子体氮化工艺进行氮注入，以形成所述SiON栅氧化层；
执行步骤S3：对所述SiON栅氧化层之表面采用激光快速退火工艺进行激光处理；
执行步骤S4：对所述经过表面激光处理的SiON栅氧化层进行高温退火工艺，以修复所述晶格损伤和SiO2/Si之层间界面。
2.如权利要求1所述的栅氧化层的制备方法，其特征在于，所述热氧化处理和热处理工艺包括快速热处理（Rapid Thermal Process,RTP）工艺、垂直炉管（Furnace）工艺的其中之一。
3.如权利要求2所述的栅氧化层的制备方法，其特征在于，所述快速热处理工艺包括原位水蒸气氧化方法（In-suit Steam Generation,ISSG）、快速热氧化方法（Rapid Thermal Oxidation,RTO）的其中之一。
4.如权利要求3所述的栅氧化层的制备方法，其特征在于，所述原位水蒸气氧化方法包括以N2O和H2为反应气体的N2O原位水蒸气氧化方法、或以O2和H2为反应气体的H2原位水蒸气氧化方法的其中之一。
5.如权利要求1所述的栅氧化层的制备方法，其特征在于，所述等离子体氮化工艺包括去耦等离子体氮化（Decoupled Plasma Nitridation,DPN）、远程等离子体氮化（Remote Plasma Nitridation,RPN）、垂直扩散设备之氮源的氮化处理工艺的其中之一。
6.如权利要求5所述的栅氧化层的制备方法，其特征在于，所述垂直扩散设备之氮源包括NO、N2O或NH3的其中之一。
7.如权利要求1所述的栅氧化层的制备方法，其特征在于，所述激光快速退火工艺包括波长为10.6μm的LSA（Laser Spike Anneal,LSA）工艺、波长为0.5～0.8μm的FLA（Flash Lamp Anneal,FLA）工艺、波长为0.8μm的DLA（Diode Laser Anneal,DLA）工艺的其中之一。
8.如权利要求7所述的栅氧化层的制备方法，其特征在于，所述激光快速退火工艺的温度为1100℃＜T＜1400℃。
9.如权利要求1所述的栅氧化层的制备方法，其特征在于，所述高温退火工艺包括快速热处理工艺（Rapid Thermal Process,RTP）、垂直炉管（Furnace）工艺的其中之一。
10.如权利要求9所述的栅氧化层的制备方法，其特征在于，所述高温退火工艺的温度为1000℃＜T＜1100℃。
11.如权利要求10所述的栅氧化层的制备方法，其特征在于，所述快速热处理工艺包括在N2或O2或N2O中进行的一步高温退火工艺，或者首先在N2或O2/N2的混合气体中进行的第一步高温退火工艺，然后在O2或O2/N2的混合气体中进行的第二步高温退火工艺。
12.如权利要求10所述的栅氧化层的制备方法，其特征在于，所述垂直炉管工艺包括在N2、He、Ar的其中之一气氛下进行高温处理工艺。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2013102873915A CN103346077A (zh) | 2013-07-09 | 2013-07-09 | 一种栅氧化层的制备方法 |
| US14/084,012 US20150017814A1 (en) | 2013-07-09 | 2013-11-19 | Method of forming gate oxide layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2013102873915A CN103346077A (zh) | 2013-07-09 | 2013-07-09 | 一种栅氧化层的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103346077A true CN103346077A (zh) | 2013-10-09 |
Family
ID=49280865
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2013102873915A Pending CN103346077A (zh) | 2013-07-09 | 2013-07-09 | 一种栅氧化层的制备方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20150017814A1 (zh) |
| CN (1) | CN103346077A (zh) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103855035A (zh) * | 2014-03-27 | 2014-06-11 | 上海华力微电子有限公司 | 一种制备栅介质层的设备 |
| CN103871955A (zh) * | 2014-03-31 | 2014-06-18 | 上海华力微电子有限公司 | 一种栅介质等效氧化层厚度控制方法 |
| CN103887162A (zh) * | 2014-03-27 | 2014-06-25 | 上海华力微电子有限公司 | 一种高介电SiON栅介质的制备方法 |
| CN103903986A (zh) * | 2014-03-24 | 2014-07-02 | 上海华力微电子有限公司 | 栅介质层的制作方法 |
| CN103943475A (zh) * | 2014-02-21 | 2014-07-23 | 上海华力微电子有限公司 | 一种提高栅氧化物介电常数的方法 |
| CN103943480A (zh) * | 2014-04-22 | 2014-07-23 | 上海华力微电子有限公司 | 栅氧化层的制备方法 |
| CN103943479A (zh) * | 2014-04-22 | 2014-07-23 | 上海华力微电子有限公司 | 栅氧化层的制备方法 |
| CN103972070A (zh) * | 2014-04-22 | 2014-08-06 | 上海华力微电子有限公司 | 栅氧化层的制造方法 |
| CN103972071A (zh) * | 2014-04-22 | 2014-08-06 | 上海华力微电子有限公司 | 含氮栅极氧化层的制作方法 |
| CN105448709A (zh) * | 2014-07-08 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法、晶体管及其形成方法 |
| CN108565219A (zh) * | 2018-01-08 | 2018-09-21 | 德淮半导体有限公司 | 半导体结构形成方法 |
| CN109300782A (zh) * | 2018-09-30 | 2019-02-01 | 上海华力集成电路制造有限公司 | 半导体器件的制造方法 |
| WO2022179615A1 (zh) * | 2021-02-26 | 2022-09-01 | 中芯集成电路（宁波）有限公司上海分公司 | 绝缘体上半导体结构的制造方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106057683B (zh) * | 2016-08-16 | 2019-10-11 | 上海华虹宏力半导体制造有限公司 | 改善rfldmos击穿电压的工艺方法 |
| GB2594065B (en) * | 2020-04-14 | 2022-10-19 | X Fab France Sas | In-situ steam generated oxynitride |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1622292A (zh) * | 2003-05-13 | 2005-06-01 | 尔必达存储器株式会社 | 制造具有不同厚度氧化膜的半导体器件的方法 |
| US20050130398A1 (en) * | 2003-12-12 | 2005-06-16 | Tuung Luoh | Elimination of the fast-erase phenomena in flash memory |
| US20070249131A1 (en) * | 2006-04-21 | 2007-10-25 | International Business Machines Corporation | Opto-thermal annealing methods for forming metal gate and fully silicided gate field effect transistors |
| US8110490B2 (en) * | 2007-08-15 | 2012-02-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Gate oxide leakage reduction |
| US20120032280A1 (en) * | 2010-08-04 | 2012-02-09 | Texas Instruments Incorporated | MOS TRANSISTORS INCLUDING SiON GATE DIELECTRIC WITH ENHANCED NITROGEN CONCENTRATION AT ITS SIDEWALLS |
| CN102655082A (zh) * | 2012-04-16 | 2012-09-05 | 上海华力微电子有限公司 | 一种成型无定形碳牺牲栅极的基体的制备方法 |
-
2013
- 2013-07-09 CN CN2013102873915A patent/CN103346077A/zh active Pending
- 2013-11-19 US US14/084,012 patent/US20150017814A1/en not_active Abandoned
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1622292A (zh) * | 2003-05-13 | 2005-06-01 | 尔必达存储器株式会社 | 制造具有不同厚度氧化膜的半导体器件的方法 |
| US20050130398A1 (en) * | 2003-12-12 | 2005-06-16 | Tuung Luoh | Elimination of the fast-erase phenomena in flash memory |
| US20070249131A1 (en) * | 2006-04-21 | 2007-10-25 | International Business Machines Corporation | Opto-thermal annealing methods for forming metal gate and fully silicided gate field effect transistors |
| US8110490B2 (en) * | 2007-08-15 | 2012-02-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Gate oxide leakage reduction |
| US20120032280A1 (en) * | 2010-08-04 | 2012-02-09 | Texas Instruments Incorporated | MOS TRANSISTORS INCLUDING SiON GATE DIELECTRIC WITH ENHANCED NITROGEN CONCENTRATION AT ITS SIDEWALLS |
| CN102655082A (zh) * | 2012-04-16 | 2012-09-05 | 上海华力微电子有限公司 | 一种成型无定形碳牺牲栅极的基体的制备方法 |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103943475A (zh) * | 2014-02-21 | 2014-07-23 | 上海华力微电子有限公司 | 一种提高栅氧化物介电常数的方法 |
| CN103903986A (zh) * | 2014-03-24 | 2014-07-02 | 上海华力微电子有限公司 | 栅介质层的制作方法 |
| CN103855035A (zh) * | 2014-03-27 | 2014-06-11 | 上海华力微电子有限公司 | 一种制备栅介质层的设备 |
| CN103887162A (zh) * | 2014-03-27 | 2014-06-25 | 上海华力微电子有限公司 | 一种高介电SiON栅介质的制备方法 |
| CN103871955A (zh) * | 2014-03-31 | 2014-06-18 | 上海华力微电子有限公司 | 一种栅介质等效氧化层厚度控制方法 |
| CN103943479A (zh) * | 2014-04-22 | 2014-07-23 | 上海华力微电子有限公司 | 栅氧化层的制备方法 |
| CN103943480A (zh) * | 2014-04-22 | 2014-07-23 | 上海华力微电子有限公司 | 栅氧化层的制备方法 |
| CN103972070A (zh) * | 2014-04-22 | 2014-08-06 | 上海华力微电子有限公司 | 栅氧化层的制造方法 |
| CN103972071A (zh) * | 2014-04-22 | 2014-08-06 | 上海华力微电子有限公司 | 含氮栅极氧化层的制作方法 |
| CN105448709A (zh) * | 2014-07-08 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法、晶体管及其形成方法 |
| CN105448709B (zh) * | 2014-07-08 | 2018-12-21 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法、晶体管及其形成方法 |
| CN108565219A (zh) * | 2018-01-08 | 2018-09-21 | 德淮半导体有限公司 | 半导体结构形成方法 |
| CN109300782A (zh) * | 2018-09-30 | 2019-02-01 | 上海华力集成电路制造有限公司 | 半导体器件的制造方法 |
| WO2022179615A1 (zh) * | 2021-02-26 | 2022-09-01 | 中芯集成电路（宁波）有限公司上海分公司 | 绝缘体上半导体结构的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20150017814A1 (en) | 2015-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103346077A (zh) | 一种栅氧化层的制备方法 | |
| US10229975B2 (en) | Fabrication of silicon-germanium fin structure having silicon-rich outer surface | |
| US20060073643A1 (en) | Transistor with doped gate dielectric | |
| US20150035084A1 (en) | Mos transistors and fabrication method thereof | |
| CN103903986A (zh) | 栅介质层的制作方法 | |
| CN103972070A (zh) | 栅氧化层的制造方法 | |
| CN103855035A (zh) | 一种制备栅介质层的设备 | |
| US20080135984A1 (en) | Semiconductor device | |
| CN103887161A (zh) | 一种抑制掺杂原子在栅介质中扩散的方法 | |
| CN102709186A (zh) | 减小器件负偏压温度不稳定性效应的方法及器件制造方法 | |
| WO2021179934A1 (zh) | 一种半导体器件及其制造方法 | |
| CN109087887B (zh) | 半导体结构及其形成方法 | |
| Ma et al. | Optimization of gate oxide N/sub 2/O anneal for CMOSFET's at room and cryogenic temperatures | |
| CN107799418A (zh) | 半导体结构及其形成方法 | |
| CN103489770A (zh) | 栅极氧化层生长方法以及cmos管制作方法 | |
| US20140264484A1 (en) | Fluorine-doped channel silicon-germanium layer | |
| CN104201098A (zh) | 栅介质氧化层的制备方法 | |
| Lin et al. | Leakage current, reliability characteristics, and boron penetration of ultra-thin (32-36/spl Aring/) O/sub 2/-oxides and N/sub 2/O/NO oxynitrides | |
| CN103887162A (zh) | 一种高介电SiON栅介质的制备方法 | |
| CN104201109B (zh) | 一种用于制备等离子氮化栅极介质层的方法 | |
| Tsui et al. | Suppression of MOSFET reverse short channel effect by N/sub 2/O gate poly reoxidation process | |
| CN108807268A (zh) | 半导体结构及其形成方法 | |
| King et al. | Optimization of sub-5-nm multiple-thickness gate oxide formed by oxygen implantation | |
| Alimin et al. | Influence of design and process parameters of 32-nm advanced-process high-kp-MOSFETs on negative-bias temperature instability and study of defects | |
| CN102655110B (zh) | Soi晶体管及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20131009 |
|
| RJ01 | Rejection of invention patent application after publication |