CN106057683B - 改善rfldmos击穿电压的工艺方法 - Google Patents

改善rfldmos击穿电压的工艺方法 Download PDF

Info

Publication number
CN106057683B
CN106057683B CN201610674993.XA CN201610674993A CN106057683B CN 106057683 B CN106057683 B CN 106057683B CN 201610674993 A CN201610674993 A CN 201610674993A CN 106057683 B CN106057683 B CN 106057683B
Authority
CN
China
Prior art keywords
breakdown voltage
rfldmos
grid
annealing
improving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610674993.XA
Other languages
English (en)
Other versions
CN106057683A (zh
Inventor
蔡莹
周正良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201610674993.XA priority Critical patent/CN106057683B/zh
Publication of CN106057683A publication Critical patent/CN106057683A/zh
Application granted granted Critical
Publication of CN106057683B publication Critical patent/CN106057683B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681Lateral DMOS transistors, i.e. LDMOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816Lateral DMOS transistors, i.e. LDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种改善RFLDMOS击穿电压的工艺方法,在栅极形成之后,离子注入形成漂移区、沟道之前,增加一步N2O的快速热退火。本发明在栅极刻蚀之后形成漂移区之前增加一步N2O的快速热退火,使得硅和栅氧化硅之间轻微掺氮,改善了漂移区硅和氧化硅之间的表面态,电子能够更快达到平衡,从而获得更稳定的击穿电压。

Description

改善RFLDMOS击穿电压的工艺方法
技术领域
本发明涉及半导体集成电路制造工艺领域,特别涉及一种改善RFLDMOS击穿电压的工艺方法。
背景技术
用于基站等的大功率射频器件RFLDMOS(射频横向场效应晶体管)结构如图1所示,包括源极5、漏极6、栅极8、沟道3和衬底1以及法拉第屏蔽环9。重掺杂衬底1上生长有轻掺杂的外延层2,器件位于外延层2中,漏端有一个较长的漂移区4以得到所需的击穿电压,法拉第屏蔽环9由在漏极6加一层薄介质和金属板组成。沟道3由自对准栅极源极5边缘的P型离子注入,并通过长时间高温推进形成,其引出端7在源极的同一侧,器件的源极5和沟道3要连接到重掺杂的衬底1上。在该器件中,漂移区4的掺杂浓度、长度以及表面状态等都决定了器件的击穿电压的高低。
上述RFLDMOS器件在生产时,首先在重掺杂的衬底1上生长轻掺杂的外延层2,接着形成器件的栅极8,然后依次形成漂移区4、沟道3、源极5、漏极6,最后形成沟道和源极引出结构以及法拉第屏蔽环9。
在RFLDMOS的生产工艺中,击穿电压作为重要的直流参数之一,直接影响着器件的直流性能和器件的可靠性,比如击穿电压的失效可能会导致高温反偏压测试(high-temperature reverse bias,简称HTRB)的失效。而在原有的生产技术中,产品的击穿电压会随着漏极加电流时间的增长,发生下掉的情况,见图2。
发明内容
本发明要解决的技术问题是提供一种改善RFLDMOS击穿电压的工艺方法,可以获得更稳定的击穿电压。
为解决上述技术问题,本发明提供的改善RFLDMOS击穿电压的工艺方法,在栅极形成之后,离子注入形成漂移区、沟道之前,进行N2O的快速热退火。
在上述方法中,所述N2O的快速热退火的退火温度为900~1050℃,较佳的为1000℃。
在上述方法中,所述N2O的快速热退火的退火时间为60~180秒,较佳的为120秒。
在上述方法中,所述RFLDMOS形成栅极的步骤包括:
步骤1,在衬底上生长外延层,然后在外延层上生长栅氧化硅;
步骤2,淀积栅极多晶硅,进行N型栅极多晶硅的离子注入,注入能量为30~100keV,注入剂量为5e15~1e16;
步骤3,用光刻胶定义出栅极,通过刻蚀并去除光刻胶形成栅极。
本发明在栅极刻蚀之后形成漂移区之前增加一步N2O的快速热退火,使得硅和栅氧化硅之间轻微掺氮,改善了漂移区硅和氧化硅之间的表面态,电子能够更快达到平衡,从而获得更稳定的击穿电压。
附图说明
图1为RFLDMOS器件的结构示意图;
图2为采用现有工艺的RFLDMOS的击穿电压和时间的关系图;
图3a至图3c为本发明形成栅极和进行N2O的快速热退火的器件结构示意图;
图4为采用本发明工艺的RFLDMOS的击穿电压和时间的关系图;
图5为本发明的工艺方法的流程图。
具体实施方式
下面结合附图与具体实施方式对本发明作进一步详细的说明。
本发明提供的改善RFLDMOS击穿电压的工艺方法,在栅极形成之后,离子注入形成漂移区、沟道之前,进行N2O的快速热退火。如图5所示,具体如下:
步骤1,在重掺杂的衬底1上生长轻掺杂的外延层2,然后在轻掺杂的外延层2上生长栅氧化硅10;
步骤2,在栅氧化硅10上淀积栅极多晶硅11,如图3a所示,并进行N型栅极多晶硅的离子注入,注入能量为30~100keV,注入剂量为5e15~1e16;
步骤3,用光刻胶12定义出栅极,刻蚀形成栅极,如图3b所示;
步骤4,去除光刻胶,进行N2O的快速热退火,退火温度为900~1050℃,较佳的是1000℃,退火时间为60~180秒,较佳的是120秒,如图3c所示。
在步骤4之后按照现有方法形成漂移区、沟道、源极、漏极等器件结构,在此不详加叙述。
本发明在栅极刻蚀之后形成漂移区之前增加一步N2O的快速热退火,使得硅和栅氧化硅之间轻微掺氮,改善了漂移区硅和氧化硅之间的表面态,电子能够更快达到平衡,从而获得更稳定的击穿电压,如图4所示。
以上通过具体实施例对本发明进行了详细的说明,但这些并非构成对本发明的限制。在不脱离本发明原理的情况下,本领域的技术人员可做出许多变形和改进,这些也应视为本发明的保护范围。

Claims (6)

1.一种改善RFLDMOS击穿电压的工艺方法,其特征在于,在栅极形成之后,离子注入形成漂移区、沟道之前,进行N2O的快速热退火,具体步骤包括:
步骤1,在衬底上生长外延层,然后在外延层上生长栅氧化硅;
步骤2,淀积栅极多晶硅,进行N型栅极多晶硅的离子注入;
步骤3,用光刻胶定义出栅极,通过刻蚀并去除光刻胶形成栅极;
步骤4,进行N2O的快速热退火;
步骤5,离子注入形成漂移区、沟道。
2.根据权利要求1所述的改善RFLDMOS击穿电压的工艺方法,其特征在于,所述N2O的快速热退火的退火温度为900~1050℃。
3.根据权利要求2所述的改善RFLDMOS击穿电压的工艺方法,其特征在于,所述N2O的快速热退火的退火温度为1000℃。
4.根据权利要求1所述的改善RFLDMOS击穿电压的工艺方法,其特征在于,所述N2O的快速热退火的退火时间为60~180秒。
5.根据权利要求4所述的改善RFLDMOS击穿电压的工艺方法,其特征在于,所述N2O的快速热退火的退火时间为120秒。
6.根据权利要求1所述的改善RFLDMOS击穿电压的工艺方法,其特征在于,在步骤2中,离子注入的注入能量为30~100keV,注入剂量为5e15~1e16。
CN201610674993.XA 2016-08-16 2016-08-16 改善rfldmos击穿电压的工艺方法 Active CN106057683B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610674993.XA CN106057683B (zh) 2016-08-16 2016-08-16 改善rfldmos击穿电压的工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610674993.XA CN106057683B (zh) 2016-08-16 2016-08-16 改善rfldmos击穿电压的工艺方法

Publications (2)

Publication Number Publication Date
CN106057683A CN106057683A (zh) 2016-10-26
CN106057683B true CN106057683B (zh) 2019-10-11

Family

ID=57480601

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610674993.XA Active CN106057683B (zh) 2016-08-16 2016-08-16 改善rfldmos击穿电压的工艺方法

Country Status (1)

Country Link
CN (1) CN106057683B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103035732A (zh) * 2012-12-17 2013-04-10 华南理工大学 一种vdmos晶体管及其制备方法
CN104716177A (zh) * 2013-12-11 2015-06-17 上海华虹宏力半导体制造有限公司 一种改善漏电的射频ldmos器件及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008244455A (ja) * 2007-02-28 2008-10-09 Denso Corp 炭化珪素半導体装置およびその製造方法
JP5880429B2 (ja) * 2010-03-12 2016-03-09 住友電気工業株式会社 炭化珪素半導体装置の製造方法
CN103346077A (zh) * 2013-07-09 2013-10-09 上海华力微电子有限公司 一种栅氧化层的制备方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103035732A (zh) * 2012-12-17 2013-04-10 华南理工大学 一种vdmos晶体管及其制备方法
CN104716177A (zh) * 2013-12-11 2015-06-17 上海华虹宏力半导体制造有限公司 一种改善漏电的射频ldmos器件及其制造方法

Also Published As

Publication number Publication date
CN106057683A (zh) 2016-10-26

Similar Documents

Publication Publication Date Title
CN105097804B (zh) 以锗硅bicmos技术在模拟/射频功率ed-cmos中建立栅极屏蔽的方法
CN104733531A (zh) 使用氧化物填充沟槽的双氧化物沟槽栅极功率mosfet
CN110518070A (zh) 一种适用于单片集成的碳化硅ldmos器件及其制造方法
US9583587B2 (en) Method for manufacturing injection-enhanced insulated-gate bipolar transistor
CN104576347A (zh) Igbt背面金属化的改善方法
CN102254946A (zh) 一种射频横向扩散n型mos管及其制造方法
US20120142121A1 (en) Hydrochloric acid etch and low temperature epitaxy in a single chamber for raised source-drain fabrication
CN105810583B (zh) 横向绝缘栅双极型晶体管的制造方法
CN106057683B (zh) 改善rfldmos击穿电压的工艺方法
CN104637879A (zh) 一种半导体器件的制备方法
WO2019137093A1 (zh) 一种SiC基DI-MOSFET的制备方法及SiC基DI-MOSFET
CN108231886B (zh) 制造半导体器件的方法以及半导体器件
CN103035724B (zh) 射频横向双扩散场效应晶体管及其制造方法
US8785277B2 (en) Method of manufacturing the trench power semiconductor structure
CN105551944A (zh) 功率晶体管的制造方法
CN104882382A (zh) Mosfet终端结构及其制造方法
CN113539822B (zh) 一种垂直电流孔径晶体管制备方法
CN104008975A (zh) 一种沟槽型功率mos晶体管的制造方法
CN108054205B (zh) 射频三极管及其制作方法
CN103377939B (zh) 沟槽式功率半导体结构的制造方法
CN102194684A (zh) 栅极介质层制造方法
CN102956478B (zh) 锗硅边缘变薄引起的直流电流放大倍数增大的补偿方法
KR100613286B1 (ko) 에피택셜 공정을 이용한 반도체 소자의 제조 방법
KR20060072411A (ko) 에피택셜 공정을 이용한 반도체 소자의 제조 방법
KR100552825B1 (ko) 에피택셜 공정을 이용한 반도체 소자의 소스/드레인 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant