CN103854998A - 内透明集电极绝缘栅双极晶体管及其制作方法 - Google Patents
内透明集电极绝缘栅双极晶体管及其制作方法 Download PDFInfo
- Publication number
- CN103854998A CN103854998A CN201210519402.3A CN201210519402A CN103854998A CN 103854998 A CN103854998 A CN 103854998A CN 201210519402 A CN201210519402 A CN 201210519402A CN 103854998 A CN103854998 A CN 103854998A
- Authority
- CN
- China
- Prior art keywords
- layer
- lightly
- region
- quantum well
- multiple quantum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 238000000034 method Methods 0.000 claims abstract description 84
- 239000000758 substrate Substances 0.000 claims abstract description 49
- 238000000137 annealing Methods 0.000 claims description 30
- 238000005516 engineering process Methods 0.000 claims description 20
- 238000005530 etching Methods 0.000 claims description 13
- 238000005468 ion implantation Methods 0.000 claims description 9
- 238000000608 laser ablation Methods 0.000 claims description 3
- 238000003701 mechanical milling Methods 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 229910005926 GexSi1-x Inorganic materials 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 204
- 229920002120 photoresistant polymer Polymers 0.000 description 19
- 230000007547 defect Effects 0.000 description 18
- 230000006798 recombination Effects 0.000 description 16
- 238000005215 recombination Methods 0.000 description 16
- 238000002513 implantation Methods 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 239000011241 protective layer Substances 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000002800 charge carrier Substances 0.000 description 3
- 239000001307 helium Substances 0.000 description 3
- 229910052734 helium Inorganic materials 0.000 description 3
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910008045 Si-Si Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910006411 Si—Si Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000005489 elastic deformation Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000011946 reduction process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Recrystallisation Techniques (AREA)
Abstract
一种内透明集电极绝缘栅双极晶体管及其制作方法，该方法包括：提供一重掺杂衬底，在所述重掺杂衬底表面上形成GexSi1-x/Si多量子阱应变超晶格层，在所述GexSi1-x/Si多量子阱应变超晶格层表面上形成轻掺杂层。所述GexSi1-x/Si多量子阱应变超晶格层通过一个步骤形成在所述重掺杂衬底表面上，简化了内透明集电极绝缘栅双极晶体管的生产工艺。
Description
技术领域
本发明涉及半导体制造技术领域，更具体地说，涉及一种内透明集电极绝缘栅双极晶体管及其制作方法。
背景技术
内透明集电极绝缘栅双极晶体管（Internally Transparent Collector-Insulated Gate Bipolar Transistor，简称ITC-IGBT）是在传统穿通型IGBT的基础上演化而来。即如图1所示，在集电区1的集电结附近引入具有高缺陷复合中心的高复合层2，在高复合层2区域内的载流子寿命大幅降低，从而降低了背面集电区1的注入效率，进而使漂移区3内载流子的浓度较低。在关断时，电场对漂移区3内的载流子的抽取速度就变得很快，提高了IGBT的工作频率。
现有技术中，一般采用氦离子注入或质子辐照的方式获得高复合层，但是采用氦离子注入和质子辐照的方式不能将原子（或离子）注入到足够的深度，得到的高复合层较薄。
为了解决上述问题，有人提出了采用硅硅键合的方法实现高复合层。即，先在一衬底表面注入高复合层杂质，然后进行氦离子注入，形成高复合层，再与另一衬底材料进行键合，最后采用穿通型IGBT结构的工艺流程，形成IGBT的正面和背面结构，并完成ITC-IGBT的制备。但是，这种工艺比较复杂。
发明内容
为解决上述技术问题，本发明实施例提供了一种ITC-IGBT及其制作方法，以降低工艺难度。
该ITC-IGBT的制作方法，包括：
一种ITC-IGBT的制作方法，包括：
提供一重掺杂衬底；
采用分子束外延工艺在所述重掺杂衬底表面上形成GexSi1-x/Si多量子阱应变超晶格层；
在所述GexSi1-x/Si多量子阱应变超晶格层表面上形成轻掺杂层。
优选的，形成GexSi1-x/Si多量子阱应变超晶格层之后，还包括：
采用高温退火工艺对所述GexSi1-x/Si多量子阱应变超晶格层进行退火处理。
优选的，所述高温退火工艺的退火温度为700℃～800℃。
优选的，所述GexSi1-x/Si多量子阱应变超晶格层的厚度为5μm～10μm。
优选的，所述GexSi1-x/Si多量子阱应变超晶格层包括50～100个周期的GexSi1-x/Si应变超晶格层。
优选的，所述GexSi1-x/Si多量子阱应变超晶格层为N型掺杂，且掺杂浓度为1e13cm-3～5e13cm-3。
优选的，形成轻掺杂层之后，还包括：
在所述轻掺杂层上形成所述ITC-IGBT的正面结构；
在所述重掺杂衬底背面形成所述ITC-IGBT的背面结构。
优选的，所述在所述轻掺杂层上形成所述ITC-IGBT的正面结构的过程，包括：
采用激光刻蚀工艺在所述轻掺杂层表面内形成沟槽；
在所述沟槽底部和侧壁形成第一栅介质层；
在所述沟槽内形成沟槽栅，且所述沟槽栅填满所述沟槽；
在所述沟槽栅表面上形成第二栅介质层；
采用离子注入工艺和高温退火工艺在所述轻掺杂层表面内形成阱区，所述阱区的表面与所述轻掺杂层的表面齐平；
采用离子注入工艺和高温退火工艺在阱区内形成发射区，所述发射区的表面与所述轻掺杂层的表面齐平；
对所述第二栅介质层进行刻蚀，在所述阱区和发射区表面上形成发射极，在所述沟槽栅表面上形成栅极。
优选的，所述在所述重掺杂衬底背面形成所述ITC-IGBT的背面结构的过程，包括：
采用化学机械研磨工艺减薄所述重掺杂衬底，形成集电区；
在所述集电区背面形成集电极。
优选的，所述重掺杂衬底为P型重掺杂，所述轻掺杂层为N型轻掺杂，所述阱区为P型掺杂，所述发射区为N型重掺杂。
一种ITC-IGBT，包括：
集电区；
位于集电区表面上的GexSi1-x/Si多量子阱应变超晶格层；
位于所述GexSi1-x/Si多量子阱应变超晶格层表面上的轻掺杂层。
优选的，所述GexSi1-x/Si多量子阱应变超晶格层的厚度为5μm～10μm。
优选的，所述GexSi1-x/Si多量子阱应变超晶格层包括50～100个周期的GexSi1-x/Si应变超晶格层。
优选的，所述GexSi1-x/Si多量子阱应变超晶格层为N型掺杂，且掺杂浓度为1e13cm-3～5e13cm-3。
优选的，所述ITC-IGBT还包括：
位于所述轻掺杂层上的ITC-IGBT的正面结构；
位于所述集电区背面的集电极。
优选的，所述ITC-IGBT的正面结构，包括：
位于所述轻掺杂层表面内的沟槽；
位于所述沟槽底部和侧壁的第一栅介质层；
位于所述沟槽内的沟槽栅，且所述沟槽栅填满所述沟槽；
包覆在所述沟槽栅表面上的第二栅介质层；
位于所述轻掺杂层表面内的阱区，且所述阱区的表面与所述轻掺杂层的表面齐平；
位于所述阱区内的发射区，所述发射区的表面与所述轻掺杂层的表面齐平；
位于所述阱区和发射区表面上的发射极，位于所述沟槽栅表面上的栅极。
优选的，所述集电区为P型重掺杂，所述轻掺杂层为N型轻掺杂，所述阱区为P型掺杂，所述发射区为N型重掺杂。
与现有技术相比，上述技术方案具有以下优点：
本发明实施例所提供的技术方案，首先提供一重掺杂衬底，然后在所述重掺杂衬底表面上形成GexSi1-x/Si多量子阱应变超晶格层，最后在所述GexSi1-x/Si多量子阱应变超晶格层表面上形成轻掺杂层。其中，所述GexSi1-x/Si多量子阱应变超晶格层是一种亚稳结构,在GexSi1-x/Si界面处不可避免地会形成一些位错缺陷。这些位错缺陷和晶格失配将会在禁带引入深中心,并成为有效的载流子陷阱或复合中心。即，所述GexSi1-x/Si多量子阱应变超晶格层是一种高复合层，而且所述GexSi1-x/Si多量子阱应变超晶格层是在所述重掺杂衬底表面上形成的，则所述GexSi1-x/Si多量子阱应变超晶格层的厚度可控制在一个较大的范围内，且所述GexSi1-x/Si多量子阱应变超晶格层通过一个步骤即可形成在所述重掺杂衬底表面上，与现有技术相比，简化了ITC-IGBT的生产工艺。
附图说明
图1为现有的ITC-IGBT结构示意图；
图2为本发明实施例提供的一种ITC-IGBT的制作流程图；
图3～图12为本发明另一实施例提供的一种ITC-IGBT的制作步骤示意 图。
具体实施方式
正如背景技术部分所述，现有技术中，制作ITC-IGBT的工艺比较复杂复杂，发明人研究发现，GexSi1-x/Si多量子阱应变超晶格层可以用作ITC-IGBT的高复合层。
基于上述研究的基础上，本发明实施例提供了一种ITC-IGBT的制作方法，该方法包括以下步骤：提供一重掺杂衬底，在所述重掺杂衬底表面上形成GexSi1-x/Si多量子阱应变超晶格层，在所述GexSi1-x/Si多量子阱应变超晶格层表面上形成轻掺杂层。
本发明实施例所提供的技术方案，所述GexSi1-x/Si多量子阱应变超晶格层的厚度可控制在一个较大的范围内，且所述GexSi1-x/Si多量子阱应变超晶格层通过一个步骤即可形成在所述重掺杂衬底表面上，与现有技术相比，简化了ITC-IGBT的生产工艺。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
实施例一：
本实施例公开了一种ITC-IGBT的制作方法，如图2所示，包括：
步骤S1：提供一重掺杂衬底，所述重掺杂衬底优选为硅衬底。
步骤S2：采用分子束外延工艺在所述重掺杂衬底表面上形成GexSi1-x/Si多量子阱应变超晶格层。
步骤S3：在所述GexSi1-x/Si多量子阱应变超晶格层表面上形成轻掺杂层。
在GexSi1-x/Si应变超晶格结构中，Si和Ge之间存在着4.2%的晶格失配，但在临界厚度以内，可以通过弹性形变在平行于界面方向上达到一个统一的平衡晶格常数，形成位错缺陷密度较低的应变层超晶格。但由于晶格畸变而 产生弹性应力,这种超晶格是一种亚稳结构，在GexSi1-x/Si界面处不可避免地会形成一些位错缺陷。这些位错缺陷和晶格失配将会在禁带引入深中心,并成为有效的载流子陷阱或复合中心。即，所述GexSi1-x/Si多量子阱应变超晶格层是一种高复合层，而且所述GexSi1-x/Si多量子阱应变超晶格层是在所述重掺杂衬底表面上形成的，则所述GexSi1-x/Si多量子阱应变超晶格层的厚度可控制在一个较大的范围内，且所述GexSi1-x/Si多量子阱应变超晶格层通过一个步骤即可形成在所述重掺杂衬底表面上，与现有技术相比，简化了ITC-IGBT的生产工艺。
实施例二：
本实施例提供了另一种ITC-IGBT的制作方法，以正面结构为沟槽栅的ITC-IGBT为例，该方法包括：
步骤S11：提供一重掺杂衬底10，所述重掺杂衬底10为P型重掺杂，厚度为300μm～500μm。
步骤S12：采用分子束外延工艺在所述重掺杂衬底表面上形成GexSi1-x/Si多量子阱应变超晶格层。
具体的，如图3所示，采用分子束外延工艺在所述重掺杂衬底10表面上共度生长厚度为20nm的GexSi1-x层和厚度为80nm的Si层，GexSi1-x层和Si层交替生长50～100周期，形成GexSi1-x/Si多量子阱应变超晶格层11（即所述GexSi1-x/Si多量子阱应变超晶格层11包括50～100个量子阱）。所述GexSi1-x/Si多量子阱应变超晶格层11的厚度为5μm～10μm，优选为8μm。其中，所述GexSi1-x/Si多量子阱应变超晶格层11中，深能级中心E1所处位置为Ec-0.28eV，E2所处的位置为Ec-0.3eV，E3所处的位置为Ec-0.22eV。且所述GexSi1-x/Si多量子阱应变超晶格层11为N型掺杂，其离子的掺杂浓度为1e13cm-3～5e13cm-3，优选为2e13cm-3～4e13cm-3。
步骤S13：采用高温退火工艺对所述GexSi1-x/Si多量子阱应变超晶格层进行退火处理。所述高温退火工艺的退火温度为700℃～800℃，优选为750℃。
由于所述GexSi1-x/Si多量子阱应变超晶格层11是一种亚稳结构,在GexSi1-x/Si界面处不可避免地会形成一些位错缺陷，而通过退火处理后，所述GexSi1-x/Si多量子阱应变超晶格层11内的位错缺陷会产生深能级复合中心。即，所述GexSi1-x/Si多量子阱应变超晶格层11成为一种高复合层，而且所述GexSi1-x/Si多量子阱应变超晶格层11是在所述重掺杂衬底10表面上采用分子束外延工艺形成的，则所述GexSi1-x/Si多量子阱应变超晶格层11的厚度可控制在一个较大的范围内，且所述GexSi1-x/Si多量子阱应变超晶格层11通过一个步骤即可形成在所述重掺杂衬底10表面上，与现有技术相比，简化了ITC-IGBT的生产工艺。
此外，GexSi1-x/Si应变超晶格层11具有温度稳定性，且位错缺陷不会随着长时间工作在高温状态而减少或消失，所以相较于采用离子注入等方法实现的高复合层，本实施例所提供的GexSi1-x/Si多量子阱应变超晶格层11的位错缺陷温度稳定性更好。
步骤S14：如图3所示，采用外延工艺在所述GexSi1-x/Si多量子阱应变超晶格层11表面上生长轻掺杂层12，所述轻掺杂层12优选为N型轻掺杂的晶体硅层，且所述轻掺杂层12的厚度可以根据器件设计的耐压需求和外延设备的能力确定，优选的，所述轻掺杂层12的厚度为50μm～100μm，更优选的，所述轻掺杂层12的厚度为70μm～80μm。
之后，还包括：
步骤S15：在所述轻掺杂层12上形成所述ITC-IGBT的正面结构，且在所述轻掺杂层12上形成所述ITC-IGBT的正面结构的过程，包括：
步骤S151：如图4所示，在所述轻掺杂层12内形成沟槽。具体可以采用激光刻蚀工艺，以具有沟槽图形的掩膜版为掩模，在所述轻掺杂层12内刻蚀 处沟槽，所述沟槽的深度为5μm～8μm。
步骤S152：采用热氧化工艺在所述沟槽底部和侧壁表面形成第一栅介质层，所述第一栅介质层的材料可以为二氧化硅。所述第一栅介质层的厚度为800nm～1000nm，优选为900nm。
在所述沟槽内形成沟槽栅，且所述沟槽栅填满所述沟槽。
具体的，如图5所示，在采用热氧化工艺形成第一栅介质层13之后，所述第一栅介质层13还会覆盖在轻掺杂层12的表面上。如图6所示，采用化学气相淀积工艺在所述第一栅介质层13表面上淀积一层多晶硅130，且所述多晶硅材料填满所述沟槽，此时，所述多晶硅130除了填充在沟槽内的部分之外，在沟槽之外也会存在。之后，如图7所示，以具有沟槽栅图形的掩膜版为掩模，采用光刻工艺和刻蚀工艺，去掉沟槽栅图形之外的多晶硅和第一栅介质层，形成沟槽栅14。
步骤S153：如图8所示，在所述沟槽栅14表面上形成第二栅介质层15，所述第二栅介质层15包覆在所述沟槽栅14的表面，且所述第二栅介质层15的具体制作工艺过程与所述第一栅介质层的制作工艺类似，在此不再赘述。
步骤S154：如图9所示，采用离子注入工艺和高温退火工艺在所述轻掺杂层12表面内形成阱区16，所述阱区16的表面与所述轻掺杂层12的表面齐平。具体的，采用离子注入工艺将掺杂离子注入到所述轻掺杂层12表面内，所述掺杂离子优选为硼，所述阱区16为P型掺杂阱区。之后，采用高温退火工艺，激活所述阱区16内的掺杂离子，其中，高温退火工艺的退火温度为1150℃～1200℃，持续1h～2h。
步骤S155：如图10所示，采用离子注入工艺和高温退火工艺在阱区16内形成发射区17，所述发射区17的表面与所述轻掺杂层12的表面齐平。具体的，在所述轻掺杂层12表面涂覆光刻胶，形成光刻胶层，采用具有发射区图形的掩膜版对所述光刻胶层进行曝光、显影。在所述光刻胶层上形成发射 区图形，然后以所述光刻胶层为掩模，采用离子注入工艺，将掺杂离子注入到所述阱区16内，形成发射区17。所述发射区17为N型重掺杂，掺杂浓度为1e14cm-3-1e16cm-3，且所述发射区17的掺杂离子优选为砷或磷。之后，对所述发射区17进行高温退火处理，退火温度为800℃～950℃，激活发射区17内的掺杂离子。最后，去除光刻胶层。其中，在所述轻掺杂层12中，除发射区17和阱区16之外的部分为漂移区。
步骤S156：如图11所示，对所述第二栅介质层进行刻蚀，露出沟槽栅14，在所述阱区16和发射区17表面上形成发射极18，并在所述沟槽栅14表面上形成栅极（图中未示出），所述发射极18与所述阱区16和发射区17电接触，所述栅极与所述沟槽栅14电接触。
之后，还包括：
在所述发射极和栅极表面上形成钝化层，防止表面金属氧化和载流子沾污，所述钝化层优选为氮化硅层。
对所述钝化层进行刻蚀，露出栅极和发射极，以便于键合引线，完成所述ITC-IGBT正面结构的制作。
步骤S16：在所述重掺杂衬底背面形成所述ITC-IGBT的背面结构，且在所述重掺杂衬底背面形成所述ITC-IGBT的背面结构的过程，包括：
如图12所示，采用化学机械研磨工艺减薄所述重掺杂衬底，形成集电区20，所述集电区20的厚度为1um-3um，在所述集电区20背面形成集电极21。
本实施例所公开的ITC-IGBT的制作方法，除了能够简化其制作工艺之外，由于本实施例所提供的ITC-IGBT的制作方法只需要一片衬底，节约了芯片制备原材料的成本，而且在制作工艺过程中只有一次减薄工艺，大大降低了圆片碎片的风险。
实施例三：
本实施例公开了一种ITC-IGBT芯片的制作方法，该方法包括：
步骤S21：提供一重掺杂衬底，所述重掺杂衬底为P型重掺杂，厚度为300μm～500μm。
步骤S22：采用分子束外延工艺在所述重掺杂衬底表面上形成GexSi1-x/Si多量子阱应变超晶格层。
具体的，采用分子束外延工艺在所述重掺杂衬底表面上共度生长厚度为20nm的GexSi1-x层和厚度为80nm的Si层，GexSi1-x层和Si层交替生长50～100周期，形成GexSi1-x/Si多量子阱应变超晶格层。所述GexSi1-x/Si多量子阱应变超晶格层的厚度为5μm～10μm，优选为8μm。其中，所述GexSi1-x/Si多量子阱应变超晶格层中，深能级中心E1所处位置为Ec-0.28eV，E2所处的位置为Ec-0.3eV，E3所处的位置为Ec-0.22eV。且所述GexSi1-x/Si多量子阱应变超晶格层为N型掺杂，其离子的掺杂浓度为1e13cm-3～5e13cm-3，，优选为2e13cm-3～4e13cm-3。
步骤S23：采用高温退火工艺对所述GexSi1-x/Si多量子阱应变超晶格层进行退火处理。所述高温退火工艺的退火温度为700℃～800℃，优选为750℃。
由于所述GexSi1-x/Si多量子阱应变超晶格层是一种亚稳结构,在GexSi1-x/Si界面处不可避免地会形成一些位错缺陷，而通过退火处理后，所述GexSi1-x/Si多量子阱应变超晶格层内的位错缺陷会产生深能级复合中心。即，所述GexSi1-x/Si多量子阱应变超晶格层成为一种高复合层，而且所述GexSi1-x/Si多量子阱应变超晶格层是在所述重掺杂衬底表面上采用分子束外延工艺形成的，则所述GexSi1-x/Si多量子阱应变超晶格层的厚度可控制在一个较大的范围内，且所述GexSi1-x/Si多量子阱应变超晶格层通过一个步骤即可形成在所述重掺杂衬底表面上，与现有技术相比，简化了ITC-IGBT的生产工艺。
步骤S24：采用外延工艺在所述GexSi1-x/Si多量子阱应变超晶格层表面上生长轻掺杂层，所述轻掺杂层优选为N型轻掺杂的晶体硅层，且所述轻掺杂 层的厚度可以根据器件设计的耐压需求和外延设备的能力确定，优选的，所述轻掺杂层的厚度为50μm～100μm，更优选的，所述轻掺杂层的厚度为70μm～80μm。
之后，还包括：
步骤S25：在所述轻掺杂层上形成所述ITC-IGBT芯片的正面结构，且在所述轻掺杂层上形成所述ITC-IGBT芯片的正面结构的过程，包括：
步骤S251：在所述轻掺杂层表面上形成氧化层。具体的，将所述轻掺杂层置于一炉管内，采用湿氧氧化工艺，向所述炉管内通入一定比例的高温氢气和氧气，在所述轻掺杂层表面形成二氧化硅层，即完成氧化层的制作。
步骤S252：对所述氧化层进行刻蚀，形成终端区，并在所述轻掺杂层内形成保护环结构。具体的，在所述轻掺杂层表面涂覆光刻胶，形成光刻胶层，采用具有终端区图形的掩膜版对所述光刻胶层进行曝光、显影。在所述光刻胶层上形成终端区图形，然后以具有终端区图形光刻胶层为掩模，对所述氧化层进行刻蚀，形成有终端区。然后，以具有终端区图形的光刻胶层为掩模，采用离子注入工艺将保护环结构的掺杂离子注入到轻掺杂层内，注入剂量为1e14cm-2～1e16cm-2，再进行高温退火处理，退火温度为1000℃～1200℃，激活保护环结构内的掺杂离子，去除光刻胶。所述保护环结构的掺杂类型优选为P型重掺杂，所述保护环结构内的掺杂离子优选为磷。由于所述保护环结构可以延长电场，则可以增加芯片的耐压水平。
步骤S253：对剩余的氧化层进行刻蚀，形成有发射区。具体的，在所述轻掺杂层表面和氧化层表面涂覆光刻胶，形成光刻胶层，采用具有有源区图形的掩膜版对所述光刻胶层进行曝光、显影。在所述光刻胶层上形成有源区图形，然后以具有有源区图形的光刻胶层为掩模，对所述氧化层进行刻蚀，形成有源区，去除光刻胶层。所述有源区即为ITC-IGBT的分布区域。
步骤S254：在所述有源区内进行所述ITC-IGBT正面结构的制作。与上 述ITC-IGBT正面结构的制作过程不同之处在于，在形成发射区之后、形成发射极之前，还包括：
在所述轻掺杂层和第二栅介质层表面上形成隔绝保护层。具体的，采用化学气相淀积工艺在所述轻掺杂层表面和第二栅介质层表面形成隔绝保护层，所述隔绝保护层优选为硼磷硅玻璃层，且所述隔绝保护层的厚度优选为1.5μm～2μm。所述隔绝保护层可以防止芯片表面的沾污离子渗入芯片内部，进而保护芯片的稳定性不受沾污离子的影响。
对所述隔绝保护层进行刻蚀，形成接触孔。具体可以采用光刻工艺和刻蚀工艺在所述隔绝保护层上形成接触孔，露出沟槽栅和发射区，以便在正面金属化之后，形成发射极和栅极。需要说明的是，所述发射极和发射区电接触，所述栅极个沟槽栅电接触，而且，在对所述沟槽栅处的接触孔进行刻蚀的时候，还需要过刻，将接触孔下方的第二栅介质层也刻蚀掉，以使所述栅极和沟槽栅实现电接触。
本实施例所公开的ITC-IGBT芯片的制作方法中，首先提供一重掺杂衬底，然后在所述重掺杂衬底表面上形成GexSi1-x/Si多量子阱应变超晶格层，最后在所述GexSi1-x/Si多量子阱应变超晶格层表面上形成轻掺杂层。其中，所述GexSi1-x/Si多量子阱应变超晶格层是一种亚稳结构,在GexSi1-x/Si界面处不可避免地会形成一些位错缺陷。这些位错缺陷和晶格失配将会在禁带引入深中心,并成为有效的载流子陷阱或复合中心。即，所述GexSi1-x/Si多量子阱应变超晶格层是一种高复合层，而且所述GexSi1-x/Si多量子阱应变超晶格层是在所述重掺杂衬底表面上形成的，则所述GexSi1-x/Si多量子阱应变超晶格层的厚度可控制在一个较大的范围内，且所述GexSi1-x/Si多量子阱应变超晶格层通过一个步骤即可形成在所述重掺杂衬底表面上，与现有技术相比，简化了ITC-IGBT芯片的生产工艺。
实施例四：
本实施例公开了一种ITC-IGBT，如图12所示，包括：
集电区20，所述集电区20为P型重掺杂；
位于集电区20表面上的GexSi1-x/Si多量子阱应变超晶格层11；
位于所述GexSi1-x/Si多量子阱应变超晶格层11表面上的轻掺杂层12，所述轻掺杂层12为N型轻掺杂，且所述轻掺杂层12的厚度为50μm～100μm。
其中，所述GexSi1-x/Si多量子阱应变超晶格层11的厚度为5μm～10μm，优选为8μm，包括50～100个周期的GexSi1-x/Si应变超晶格层，在所述GexSi1-x/Si多量子阱应变超晶格层11中，深能级中心E1所处位置为Ec-0.28eV，E2所处的位置为Ec-0.3eV，E3所处的位置为Ec-0.22eV，且所述GexSi1-x/Si多量子阱应变超晶格层11为N型掺杂，其掺杂浓度为1e13cm-3～5e13cm-3。
由于所述GexSi1-x/Si多量子阱应变超晶格层11是一种亚稳结构,在GexSi1-x/Si界面处不可避免地会形成一些位错缺陷，而通过退火处理后，所述GexSi1-x/Si多量子阱应变超晶格层11内的位错缺陷会产生深能级复合中心。即，所述GexSi1-x/Si多量子阱应变超晶格层11成为一种高复合层。
此外，GexSi1-x/Si应变超晶格层11具有温度稳定性，且位错缺陷不会随着长时间工作在高温状态而减少或消失，所以相较于采用离子注入等方法实现的高复合层，本实施例所提供的GexSi1-x/Si多量子阱应变超晶格层11的位错缺陷温度稳定性更好。
所述ITC-IGBT，还包括：
位于所述轻掺杂层12上的ITC-IGBT的正面结构；
位于所述集电区20背面的集电极21，所述集电区20和集电极21为所述ITC-IGBT的背面结构。
其中，所述ITC-IGBT的正面结构，包括：
位于所述轻掺杂层表面内的沟槽，所述沟槽深5μm～8μm。
位于所述沟槽底部和侧壁的第一栅介质层13，所述第一栅介质层13优选为二氧化硅层，厚度为800nm～1000nm，优选为900nm。
位于所述沟槽内的沟槽栅14，且所述沟槽栅105填满所述沟槽，所述沟槽栅14优选为多晶硅栅。
包覆在所述沟槽栅14表面上的第二栅介质层15，所述第二栅介质层15优选为二氧化硅层。
位于所述轻掺杂层12表面内的阱区16，且所述阱区16的表面与所述轻掺杂层12的表面齐平。所述阱区16为P型掺杂阱区，其掺杂离子优选为硼。
位于所述阱区16内的发射区17，所述发射区17的表面与所述轻掺杂层12的表面齐平。所述发射区17为N型重掺杂，其掺杂离子优选为砷或磷。
位于所述阱区16和发射区17表面上形成发射极18，所述发射极18与所述阱区16和发射区17电接触。
此外，所述ITC-IGBT的正面结构还包括栅极（图中未示出），所述栅极与所述沟槽栅14电接触。
本申请实施例仅以沟槽栅N型发射区的ITC-IGBT的制作方法和ITC-IGBT为例，对ITC-IGBT的结构和制作方法进行说明，如果采用P型发射区，或平面栅的ITC-IGBT，制作步骤和工艺可能会有些许不同，但是只要符合本发明实施例的主体思想，均在本发明实施例的保护范围之内。
另外，本说明书中的附图为示意图，并不代表真实比例。而且，本说明书所记载的数值范围均包括端点，各个部分采用递进的方式描述，每个部分重点说明的都是与其他部分的不同之处，各个部分之间相同相似部分互相参见即可。
Claims (17)
1.一种内透明集电极绝缘栅双极晶体管的制作方法，其特征在于，包括：
提供一重掺杂衬底；
采用分子束外延工艺在所述重掺杂衬底表面上形成GexSi1-x/Si多量子阱应变超晶格层；
在所述GexSi1-x/Si多量子阱应变超晶格层表面上形成轻掺杂层。
2.根据权利要求1所述方法，其特征在于，形成GexSi1-x/Si多量子阱应变超晶格层之后，还包括：
采用高温退火工艺对所述GexSi1-x/Si多量子阱应变超晶格层进行退火处理。
3.根据权利要求2所述方法，其特征在于，所述高温退火工艺的退火温度为700℃～800℃。
4.根据权利要求1所述方法，其特征在于，所述GexSi1-x/Si多量子阱应变超晶格层的厚度为5μm～10μm。
5.根据权利要求1所述方法，其特征在于，所述GexSi1-x/Si多量子阱应变超晶格层包括50～100个周期的GexSi1-x/Si应变超晶格层。
6.根据权利要求1所述方法，其特征在于，所述GexSi1-x/Si多量子阱应变超晶格层为N型掺杂，且掺杂浓度为1e13cm-3～5e13cm-3。
7.根据权利要求1所述方法，其特征在于，形成轻掺杂层之后，还包括：
在所述轻掺杂层上形成所述内透明集电极绝缘栅双极晶体管的正面结构；
在所述重掺杂衬底背面形成所述内透明集电极绝缘栅双极晶体管的背面结构。
8.根据权利要求7所述方法，其特征在于，所述在所述轻掺杂层上形成所述内透明集电极绝缘栅双极晶体管的正面结构的过程，包括：
采用激光刻蚀工艺在所述轻掺杂层表面内形成沟槽；
在所述沟槽底部和侧壁形成第一栅介质层；
在所述沟槽内形成沟槽栅，且所述沟槽栅填满所述沟槽；
在所述沟槽栅表面上形成第二栅介质层；
采用离子注入工艺和高温退火工艺在所述轻掺杂层表面内形成阱区，所述阱区的表面与所述轻掺杂层的表面齐平；
采用离子注入工艺和高温退火工艺在阱区内形成发射区，所述发射区的表面与所述轻掺杂层的表面齐平；
对所述第二栅介质层进行刻蚀，在所述阱区和发射区表面上形成发射极，在所述沟槽栅表面上形成栅极。
9.根据权利要求7所述方法，其特征在于，所述在所述重掺杂衬底背面形成所述内透明集电极绝缘栅双极晶体管的背面结构的过程，包括：
采用化学机械研磨工艺减薄所述重掺杂衬底，形成集电区；
在所述集电区背面形成集电极。
10.根据权利要求8所述方法，其特征在于，所述重掺杂衬底为P型重掺杂，所述轻掺杂层为N型轻掺杂，所述阱区为P型掺杂，所述发射区为N型重掺杂。
11.一种内透明集电极绝缘栅双极晶体管，其特征在于，包括：
集电区；
位于集电区表面上的GexSi1-x/Si多量子阱应变超晶格层；
位于所述GexSi1-x/Si多量子阱应变超晶格层表面上的轻掺杂层。
12.根据权利要求11所述内透明集电极绝缘栅双极晶体管，其特征在于，所述GexSi1-x/Si多量子阱应变超晶格层的厚度为5μm～10μm。
13.根据权利要求11所述内透明集电极绝缘栅双极晶体管，其特征在于，所述GexSi1-x/Si多量子阱应变超晶格层包括50～100个周期的GexSi1-x/Si应变 超晶格层。
14.根据权利要求11所述内透明集电极绝缘栅双极晶体管，其特征在于，所述GexSi1-x/Si多量子阱应变超晶格层为N型掺杂，且掺杂浓度为1e13cm-3～5e13cm-3。
15.根据权利要求11所述内透明集电极绝缘栅双极晶体管，其特征在于，还包括：
位于所述轻掺杂层上的内透明集电极绝缘栅双极晶体管的正面结构；
位于所述集电区背面的集电极。
16.根据权利要求15所述内透明集电极绝缘栅双极晶体管，其特征在于，所述内透明集电极绝缘栅双极晶体管的正面结构，包括：
位于所述轻掺杂层表面内的沟槽；
位于所述沟槽底部和侧壁的第一栅介质层；
位于所述沟槽内的沟槽栅，且所述沟槽栅填满所述沟槽；
包覆在所述沟槽栅表面上的第二栅介质层；
位于所述轻掺杂层表面内的阱区，且所述阱区的表面与所述轻掺杂层的表面齐平；
位于所述阱区内的发射区，所述发射区的表面与所述轻掺杂层的表面齐平；
位于所述阱区和发射区表面上的发射极，位于所述沟槽栅表面上的栅极。
17.根据权利要求16所述内透明集电极绝缘栅双极晶体管，其特征在于，所述集电区为P型重掺杂，所述轻掺杂层为N型轻掺杂，所述阱区为P型掺杂，所述发射区为N型重掺杂。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210519402.3A CN103854998A (zh) | 2012-12-06 | 2012-12-06 | 内透明集电极绝缘栅双极晶体管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210519402.3A CN103854998A (zh) | 2012-12-06 | 2012-12-06 | 内透明集电极绝缘栅双极晶体管及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103854998A true CN103854998A (zh) | 2014-06-11 |
Family
ID=50862502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210519402.3A Pending CN103854998A (zh) | 2012-12-06 | 2012-12-06 | 内透明集电极绝缘栅双极晶体管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103854998A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108962984A (zh) * | 2018-06-11 | 2018-12-07 | 东南大学 | 一种具有量子点结构的绝缘栅双极型晶体管 |
| CN113539792A (zh) * | 2021-07-09 | 2021-10-22 | 中国科学院上海微系统与信息技术研究所 | 全环绕栅极晶体管的制备方法 |
-
2012
- 2012-12-06 CN CN201210519402.3A patent/CN103854998A/zh active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108962984A (zh) * | 2018-06-11 | 2018-12-07 | 东南大学 | 一种具有量子点结构的绝缘栅双极型晶体管 |
| CN108962984B (zh) * | 2018-06-11 | 2021-05-11 | 东南大学 | 一种具有量子点结构的绝缘栅双极型晶体管 |
| CN113539792A (zh) * | 2021-07-09 | 2021-10-22 | 中国科学院上海微系统与信息技术研究所 | 全环绕栅极晶体管的制备方法 |
| CN113539792B (zh) * | 2021-07-09 | 2024-03-01 | 中国科学院上海微系统与信息技术研究所 | 全环绕栅极晶体管的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106876485B (zh) | 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法 | |
| CN109742148B (zh) | 碳化硅umosfet器件及其制备方法 | |
| CN104733531A (zh) | 使用氧化物填充沟槽的双氧化物沟槽栅极功率mosfet | |
| JP2008103683A (ja) | 省スペース型のエッジ構造を有する半導体素子 | |
| CN105789047A (zh) | 一种增强型AlGaN/GaN高电子迁移率晶体管的制备方法 | |
| CN106711207B (zh) | 一种纵向沟道的SiC结型栅双极型晶体管及其制备方法 | |
| CN103985746B (zh) | 沟槽型igbt器件及其制造方法 | |
| CN104637821A (zh) | 超级结器件的制造方法 | |
| US20160240608A1 (en) | Field-stop reverse conducting insulated gate bipolar transistor and manufacturing method therefor | |
| CN106876256B (zh) | SiC双槽UMOSFET器件及其制备方法 | |
| CN111048580A (zh) | 一种碳化硅绝缘栅双极晶体管及其制作方法 | |
| EP2897159B1 (en) | High-voltage super-junction igbt manufacturing method | |
| CN110534559B (zh) | 一种碳化硅半导体器件终端及其制造方法 | |
| JP5316428B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| CN102737970B (zh) | 半导体器件及其栅介质层制造方法 | |
| JP7119422B2 (ja) | 縦型半導体装置及び縦型半導体装置の製造方法 | |
| US20130026536A1 (en) | Insulated gate semiconductor device with optimized breakdown voltage, and manufacturing method thereof | |
| CN104517837B (zh) | 一种绝缘栅双极型晶体管的制造方法 | |
| CN105826195B (zh) | 一种超结功率器件及其制作方法 | |
| CN103854998A (zh) | 内透明集电极绝缘栅双极晶体管及其制作方法 | |
| CN104934470B (zh) | 一种igbt芯片及其制造方法 | |
| CN205282480U (zh) | 一种具有双缓冲层的fs型igbt器件 | |
| CN104347403B (zh) | 一种绝缘栅双极性晶体管的制造方法 | |
| CN103066101A (zh) | 锗硅hbt器件及制造方法 | |
| CN102931081B (zh) | 带场阻挡层的半导体器件的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20140611 |