CN113539792A - 全环绕栅极晶体管的制备方法 - Google Patents
全环绕栅极晶体管的制备方法 Download PDFInfo
- Publication number
- CN113539792A CN113539792A CN202110778341.1A CN202110778341A CN113539792A CN 113539792 A CN113539792 A CN 113539792A CN 202110778341 A CN202110778341 A CN 202110778341A CN 113539792 A CN113539792 A CN 113539792A
- Authority
- CN
- China
- Prior art keywords
- multilayer
- superlattice
- layer
- suspended
- nanosheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 23
- 239000002135 nanosheet Substances 0.000 claims abstract description 59
- 238000000034 method Methods 0.000 claims abstract description 34
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 31
- 239000010703 silicon Substances 0.000 claims abstract description 30
- 239000001301 oxygen Substances 0.000 claims abstract description 23
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 23
- 230000008569 process Effects 0.000 claims abstract description 23
- -1 oxygen ions Chemical class 0.000 claims abstract description 18
- 238000000137 annealing Methods 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000005530 etching Methods 0.000 claims abstract description 14
- 229910006990 Si1-xGex Inorganic materials 0.000 claims description 34
- 229910007020 Si1−xGex Inorganic materials 0.000 claims description 34
- 238000004519 manufacturing process Methods 0.000 claims description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 239000007789 gas Substances 0.000 claims description 8
- 239000002055 nanoplate Substances 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- 239000012808 vapor phase Substances 0.000 claims description 3
- 238000005260 corrosion Methods 0.000 claims 1
- 230000007797 corrosion Effects 0.000 claims 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 5
- 230000010354 integration Effects 0.000 abstract description 5
- 230000005669 field effect Effects 0.000 description 5
- 238000002513 implantation Methods 0.000 description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 239000002070 nanowire Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000001179 sorption measurement Methods 0.000 description 2
- 238000000038 ultrahigh vacuum chemical vapour deposition Methods 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- ILCYGSITMBHYNK-UHFFFAOYSA-N [Si]=O.[Hf] Chemical compound [Si]=O.[Hf] ILCYGSITMBHYNK-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000002064 nanoplatelet Substances 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02343—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a liquid
-
- H01L29/0603—
-
- H01L29/42356—
-
- H01L29/66795—
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种多层悬空的纳米片堆叠结构及全环绕栅极晶体管的制备方法。所述多层悬空的纳米片堆叠结构的制备方法包括：在Si衬底上外延生长Si/Si1‑xGex超晶格与硅间隔层交替层叠的堆叠结构，其中0<x≤1；将氧离子注入到所述堆叠结构的图形化区域内的每一Si/Si1‑ xGex超晶格中；对所述堆叠结构进行退火以在每一超晶格中形成局部埋氧层；采用选择性腐蚀工艺去除所述局部埋氧层。所述多层悬空的纳米片堆叠结构的制备方法实现了工艺上的突破，降低了工艺复杂度；多层纳米片作为多层沟道，可以进一步提高器件的驱动电流以及器件的集成度。
Description
技术领域
本发明涉及一种半导体器件结构及其制备方法；特别是，涉及一种全环绕栅场效应晶体管的制备方法。
背景技术
随着极大规模集成电路(VLSI)和超大规模集成电路(ULSI)的迅速发展，半导体器件的尺寸按比例持续缩小。当场效应晶体管的导电沟道长度降低到十几纳米、甚至几纳米量级时，晶体管会出现一系列的短沟道效应。相较于常规的鳍式场效应晶体管(FinFET)，全环绕栅极(GAA)场效应晶体管由于沟道被栅极完全包围，大大提升了栅极与沟道的接触面积，显示出对沟道更好的控制能力。
具有环绕栅极结构的场效应晶体管一般具有纳米级的沟道尺寸，所述沟道为纳米线或纳米片的悬空结构，其节点通常小于10nm。现有的纳米线或纳米片的悬空结构的制备工艺中常采用Si/SiGe超晶格结构交替堆叠形成，需要通过超晶格刻蚀、SiGe的高选择比刻蚀、内侧墙工艺形成纵向堆叠的悬空沟道，对工艺精度要求高，纳米片结构加工工艺复杂。
因此，对全环绕栅极器件的制备工艺进行简化和改进是亟待解决的问题之一。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种多层悬空的纳米片堆叠结构的制备方法，用于解决现有技术中全环绕栅极晶体管的制备工艺复杂、制造成本高等问题。为实现上述目的及其他相关目的，本发明提供一种多层悬空的纳米片堆叠结构的制备方法，所述制备方法包括：提供Si衬底；在所述Si衬底上外延生长多个周期交替的Si/Si1-xGex超晶格和硅间隔层以得到Si/Si1-xGex超晶格与硅间隔层交替层叠的堆叠结构，其中0<x≤1；对所述堆叠结构的表面进行图形化处理，将氧离子注入到所述堆叠结构的图形化区域内的每一Si/Si1-xGex超晶格中，注入的所述氧离子的浓度峰值位于每一Si/Si1-xGex超晶格的中部；对所述堆叠结构进行退火以在每一Si/Si1-xGex超晶格中形成局部埋氧层；和采用选择性腐蚀工艺去除所述局部埋氧层，以形成多层悬空的纳米片堆叠结构。
优选地，至少一Si/Si1-xGex超晶格中的Ge含量与另一Si/Si1-xGex超晶格中的Ge含量不同。
优选地，各Si/Si1-xGex超晶格中的Ge含量相同。
优选地，Si/Si1-xGex超晶格中的Si层和Si1-xGex层各自具有10nm以下的厚度，且所述硅间隔层具有10nm-100nm的厚度。
优选地，在1000℃-1400℃的温度范围内执行所述退火。
优选地，以O2与以下气体中的任一种的组合作为气氛执行所述退火：Ar和N2。
优选地，所述O2占气体总体积的含量以体积比计为1～15％。
优选地，以纯N2为气氛执行所述退火。
优选地，所述选择性腐蚀工艺是湿法腐蚀或气相腐蚀中的一种。
优选地，在所述退火的过程中，Si/Si1-xGex超晶格的Si1-xGex层中的Ge向硅层和所述硅间隔层扩散，使获得的所述多层悬空的纳米片是多层悬空的Si1-mGem层，其中0<m≤1。
优选地，Si1-mGem层中的Ge含量小于对应的所述Si/Si1-xGex超晶格的Si1-xGex层中的Ge含量。
本发明还提供一种全环绕栅极晶体管的制备方法，所述制备方法包括：根据前述的制备方法所制备多层悬空的纳米片堆叠结构；在所述多层悬空的纳米片堆叠结构的每层纳米片四周形成全环绕栅极结构；和在所述全环绕栅极结构的两侧制作源极和漏极。
优选地，形成所述栅极结构包括以下步骤：在形成栅电极之前，在多层悬空的纳米片之间、侧壁和上表面形成栅极介电层；形成全包围多层纳米片的所述栅电极，以使得所述栅极介电层夹置于所述纳米片与所述栅电极之间。
如上所述，本发明的多层悬空的纳米片堆叠结构的制备方法具有以下有益效果：通过注氧隔离技术(SIMOX)和定点吸附技术将所述Si/Si1-xGex超晶格与硅间隔层交替层叠的堆叠结构制造成多层悬空的纳米片堆叠结构，进而可以形成具有纳米片堆叠的全环绕栅极晶体管器件结构，所述制备方法针对多层悬空的纳米片堆叠结构的制备方法做出了工艺上的突破，由此降低了制备全环绕栅极晶体管的工艺复杂度，减少了GAA器件的制造成本；另一方面，将多层悬空的纳米片堆叠形成为多层沟道，可以进一步提高器件驱动电流、器件的集成度以及提升器件的性能。
附图说明
图1显示为本发明的多层悬空的纳米片堆叠结构的制备方法的工艺流程图。
图2至图6为根据本发明制备多层悬空的纳米片堆叠结构的各阶段的结构示意图。
图7显示为本发明的全环绕栅极晶体管的制备方法的工艺流程图。
元件标号说明
110 硅衬底
120 Si/Si1-xGex超晶格
130 硅间隔层
140 硬掩模
150 局部埋氧层
160 Si1-mGem层
170 空腔
180 纳米片
280 沟道
290 栅极结构
292 栅电极
294 栅极介电层
M 氧离子的注入方向
S1～S6 步骤
具体实施方式
此后，通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。出于清晰的目的，对本领域技术人员熟知的部件和步骤进行省略以避免不必要地混淆本发明的要素。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本发明提供一种多层悬空的纳米片堆叠结构的制备方法，所述制备方法至少包括：在Si衬底上外延生长多个周期交替的Si/Si1-xGex超晶格和硅间隔层，为避免由于Si与Ge之间的晶格失配而在界面处产生失配位错，Si1-xGex薄膜以共度生长或赝形生长在Si衬底的表面上，并且所述薄膜的厚度应当小于临界值以将外延薄膜中的应变保持在其内部；此后，在Si1-xGex薄膜上生长Si层以使Si1-xGex薄膜中的应变能降低，利用应变对称技术制备出Si1-xGex与Si交替生长的超晶格结构，所述Si/Si1-xGex超晶格中的应力场在氧离子注入之后于退火的条件下可以使注入的氧离子发生聚集，从而促使Si与氧离子结合以形成局部埋氧层。
如上所述，所述制备方法通过注氧隔离技术和定点吸附技术，在Si/Si1-xGex超晶格中形成局部埋氧层，并且对所述局部埋氧层进行刻蚀而形成多层悬空的纳米片堆叠结构，悬空的纳米片为Si1-mGem层且由内嵌的空腔彼此分离。所述的多层悬空的纳米片堆叠结构可以进一步形成全环绕栅极晶体管。
以下将参照图1对所述多层悬空的纳米片堆叠结构的制备方法进行详细描述，制备多层悬空的纳米片堆叠结构的各阶段的结构示出于图2至图5中。
S1：提供Si衬底。
S2：在Si衬底上外延生长Si/Si1-xGex超晶格与硅间隔层交替层叠的堆叠结构。
S3：对所述堆叠结构的表面进行图形化，以及氧离子注入。
S4：对所述堆叠结构进行退火。
S5：执行选择性腐蚀工艺以去除局部埋氧层。
本发明的多层悬空的纳米片堆叠结构的制备方法包括：步骤S1，提供Si衬底。随后在步骤S2，如图2所示，在Si衬底上外延生长多个周期交替的Si/Si1-xGex超晶格和硅间隔层以得到Si/Si1-xGex超晶格与硅间隔层交替层叠的堆叠结构，其中0<x≤1。外延生长所述多个周期交替的Si/Si1-xGex超晶格和硅间隔层包括以下步骤：a)在所述Si衬底110上外延生长Si/Si1-xGex超晶格120；和b)接着在所述Si/Si1-xGex超晶格120上外延生长硅间隔层130；重复执行步骤a)至b)达n个循环，其中n≥2。应当注意的是，尽管图2中所示的Si/Si1-xGex超晶格与硅间隔层交替层叠的堆叠结构具有2层Si/Si1-xGex超晶格120，但本发明的超晶格的数量并不限于此，而可以具有2层以上的超晶格，例如4层超晶格。在一些实施例中，所述Si/Si1-xGex超晶格与硅间隔层交替层叠的堆叠结构中的一Si/Si1-xGex超晶格的Ge含量与另一Si/Si1-xGex超晶格的Ge含量可以不同，例如各Si/Si1-xGex超晶格中Ge的含量可以从下到上呈现梯度递增；在另一些实施例中，每一Si/Si1-xGex超晶格中的Ge含量也可以相同。每一Si/Si1-xGex超晶格120的厚度大体上可以为30nm，而硅间隔层130的厚度大体上可以为10-100nm。在一些实施例中，每一Si/Si1-xGex超晶格中Si和Si1-xGex层可以分别具有10nm以下的厚度，特别是在5nm以下的厚度。用于形成Si/Si1-xGex超晶格的工艺可以包括但不限于：分子束外延工艺(MBE)、超高真空化学气相沉积(UHV-CVD)、低压化学气相沉积(LPCVD)或其他沉积工艺。
在步骤S3处，在所述Si/Si1-xGex超晶格与硅间隔层交替层叠的堆叠结构上沉积硬掩模130并对其进行刻蚀以图形化所述堆叠结构的表面。随后，将氧离子注入到所述堆叠结构的图形化区域下方。可以以特定角度将氧离子注入所述图形化区域，例如，如图3的箭头M所示，沿垂直方向将氧离子注入所述图形化区域。所述氧离子注入的操作可重复数次，以使得注入的氧离子分布在每一Si/Si1-xGex超晶格中，并且氧离子的峰值位于外延生长的每一超晶格的中部。通过改变氧离子的注入能量和剂量可以调整局部埋氧层在垂直方向上的位置和厚度。可以依据所形成的整个外延层的厚度，来确定氧离子的注入能量。在一些实施例中，所述氧离子的注入剂量可以在1×1016/cm2至1×1018/cm2之间。
在步骤S3之后，在步骤S4，可以对Si/Si1-xGex超晶格与硅间隔层交替层叠的堆叠结构进行退火。在一些实施例中，可以在约1000℃-约1400℃的温度下对所述堆叠结构进行退火达约1小时(h)至约10h的时间。在退火条件下，由Si/Si1-xGex超晶格内部的应力场所致，注入超晶格中的氧离子会在其中发生聚集而在每一Si/Si1-xGex超晶格中形成局部埋氧层150，如图4所示，所述局部埋氧层实质上为SiO2层。与此同时，在高温下Si/Si1-xGex超晶格的Si1-xGex层中的Ge会向硅层和硅间隔层扩散，从而可以形成由局部埋氧层150间隔的Si1- mGem层160，其中0<m≤1。此外，由于高温下的相互扩散作用，在所述Si1-mGem层160中的Ge含量小于外延生长的Si/Si1-xGex超晶格120中的Ge含量。在本实施方式中，所述退火工艺可以在如下的任一种气氛中执行：纯N2、或者N2和Ar中的任一种与O2的组合。在使用组合气体作为退火工艺的气氛的实施例中，O2的含量占气体总体积以体积计为1-15％，举例而言，O2的含量以体积计为10％。在所述退火工艺中亦可以消除离子注入时所产生的缺陷。
随后，参见图5，在步骤S5，执行选择性腐蚀工艺以去除局部埋氧层150，可以采用选择性地腐蚀工艺对局部埋氧层150进行刻蚀以形成多层内嵌的空腔170，由此得到多层悬空的纳米片堆叠结构，其中所述纳米片180通过所形成的空腔170彼此分离。在本实施方式中，所述悬空的纳米片可以为Si1-mGem层。在另外的实施例中，在Si1-mGem层几乎不含Ge或其中Ge的含量几可忽略时，所述多层悬空的纳米片实质上为硅层。在一实施例中，可以采用湿法腐蚀工艺选择性地对局部埋氧层进行刻蚀，湿法腐蚀工艺中常用的腐蚀剂包括但不限于：HF。在另一实施例中，可以采用气相腐蚀工艺刻蚀图形化的局部埋氧层。
作为另一实施方式，在步骤S5之后，在步骤S6，在所述多层悬空的纳米片堆叠结构的每层纳米片四周形成全环绕栅极结构290。具体而言，形成所述栅极结构可以包括以下步骤：在形成栅电极292之前，在多层悬空的纳米片之间、侧壁和上表面形成栅极介电层294。参见图6，全环绕栅极结构290包括栅电极292和实质上为高k介电层的栅极介电层294，所述栅极介电层294可以形成为包覆沟道280且夹置在所述纳米片180与所述栅电极292之间。在一实施例中，所述栅电极可以为金属栅极，所述高k介电层可以为本领域技术人员已知的高介电质材料，包括但不限于：例如氧化铪、氧化铪硅。随后，可以在全包围的栅极结构的两侧制作源极和漏极以完成全环绕栅极晶体管结构。
综上所述，本发明的多层悬空的纳米片堆叠结构的制备方法可以包括：提供Si衬底；在所述Si衬底上外延生长多个周期交替的Si/Si1-xGex超晶格和硅间隔层以得到Si/Si1-xGex超晶格与硅间隔层交替层叠的堆叠结构，其中0<x≤1；对所述堆叠结构的表面进行图形化处理，将氧离子注入到所述堆叠结构的图形化区域内的每一Si/Si1-xGex超晶格中；随后对所述堆叠结构进行退火以在每一Si/Si1-xGex超晶格中形成局部埋氧层；和采用选择性腐蚀工艺去除所述局部埋氧层，可以形成多层悬空的纳米片堆叠结构。所述多层悬空的纳米片堆叠结构可以进一步加工成多层悬空的纳米片作为多层沟道的GAA器件。相较于常规的GAA晶体管中的纳米线或纳米片结构的制备方法，本发明所提供的制备方法降低了制备工艺复杂性；另一方面，将多层悬空的纳米片堆叠形成为多层沟道，可以进一步提高器件的驱动电流以及器件的集成度。此外，相较于硅基材料，硅锗基材料制作的沟道赋予了晶体管器件更高的载流子迁移率，从而可以提升器件的性能。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (13)
1.一种多层悬空的纳米片堆叠结构的制备方法，其特征在于，所述制备方法包括：
提供Si衬底；
在所述Si衬底上外延生长多个周期交替的Si/Si1-xGex超晶格和硅间隔层，以得到Si/Si1-xGex超晶格与硅间隔层交替层叠的堆叠结构，其中0<x≤1；
对所述堆叠结构的表面进行图形化处理，将氧离子注入到所述堆叠结构的图形化区域内的每一Si/Si1-xGex超晶格中，注入的所述氧离子的浓度峰值位于每一Si/Si1-xGex超晶格的中部；
对所述堆叠结构进行退火以在所述图形化区域的Si/Si1-xGex超晶格中形成局部埋氧层；
采用选择性腐蚀工艺去除所述局部埋氧层，以形成多层悬空的纳米片堆叠结构。
2.根据权利要求1所述的多层悬空的纳米片堆叠结构的制备方法，其特征在于：至少一Si/Si1-xGex超晶格中的Ge含量与另一Si/Si1-xGex超晶格中的Ge含量不同。
3.根据权利要求1所述的多层悬空的纳米片堆叠结构的制备方法，其特征在于：各Si/Si1-xGex超晶格中的Ge含量相同。
4.根据权利要求1所述的多层悬空的纳米片堆叠结构的制备方法，其特征在于：Si/Si1-xGex超晶格中的Si层和Si1-xGex层各自具有10nm以下的厚度，且所述硅间隔层具有10nm-100nm的厚度。
5.根据权利要求1所述的多层悬空的纳米片堆叠结构的制备方法，其特征在于：在1000℃-1400℃的温度范围内执行所述退火。
6.根据权利要求1所述的多层悬空的纳米片堆叠结构的制备方法，其特征在于：以O2与以下气体中的任一种的组合作为气氛执行所述退火：Ar和N2。
7.根据权利要求6所述的多层悬空的纳米片堆叠结构的制备方法，其特征在于：所述O2占气体总体积的含量以体积比计为1～15％。
8.根据权利要求1所述的多层悬空的纳米片堆叠结构的制备方法，其特征在于：以纯N2为气氛执行所述退火。
9.根据权利要求1所述的多层悬空的纳米片堆叠结构的制备方法，其特征在于：所述选择性腐蚀工艺是湿法腐蚀或气相腐蚀中的一种。
10.根据权利要求1所述的多层悬空的纳米片堆叠结构的制备方法，其特征在于：在所述退火的过程中，Si/Si1-xGex超晶格的Si1-xGex层中的Ge向硅层和所述硅间隔层扩散，使获得的所述多层悬空的纳米片是多层悬空的Si1-mGem层，其中0<m≤1。
11.根据权利要求10所述的多层悬空的纳米片堆叠结构的制备方法，其特征在于：Si1- mGem层中的Ge含量小于对应的所述Si/Si1-xGex超晶格的Si1-xGex层中的Ge含量。
12.一种全环绕栅极晶体管的制备方法，其特征在于，所述制备方法包括：
根据权利要求1至11任意一项的制备方法所制备多层悬空的纳米片堆叠结构；
在所述多层悬空的纳米片堆叠结构的每层纳米片四周形成全环绕栅极结构；和
在所述全环绕栅极结构的两侧制作源极和漏极。
13.根据权利要求12所述的制备方法，其特征在于，形成所述栅极结构包括以下步骤：
在形成栅电极之前，在多层悬空的纳米片之间、侧壁和上表面形成栅极介电层；
形成全包围多层纳米片的所述栅电极，以使得所述栅极介电层夹置于所述纳米片与所述栅电极之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110778341.1A CN113539792B (zh) | 2021-07-09 | 2021-07-09 | 全环绕栅极晶体管的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110778341.1A CN113539792B (zh) | 2021-07-09 | 2021-07-09 | 全环绕栅极晶体管的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113539792A true CN113539792A (zh) | 2021-10-22 |
| CN113539792B CN113539792B (zh) | 2024-03-01 |
Family
ID=78127283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110778341.1A Active CN113539792B (zh) | 2021-07-09 | 2021-07-09 | 全环绕栅极晶体管的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113539792B (zh) |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020081861A1 (en) * | 1994-11-10 | 2002-06-27 | Robinson Mcdonald | Silicon-germanium-carbon compositions and processes thereof |
| US20050110003A1 (en) * | 2003-06-26 | 2005-05-26 | Rj Mears, Llc | Semiconductor device comprising a superlattice with upper portions extending above adjacent upper portions of source and drain regions |
| CN1799136A (zh) * | 2003-05-30 | 2006-07-05 | 国际商业机器公司 | 通过在硅锗合金熔点附近进行退火而制造sgoi的方法 |
| WO2009052224A2 (en) * | 2007-10-16 | 2009-04-23 | Translucent Photonics, Inc. | Semiconductor structures with rare-earths |
| CN101882573A (zh) * | 2010-06-13 | 2010-11-10 | 浙江大学 | 一种在硅片上引入位错的方法 |
| CN102737963A (zh) * | 2012-07-20 | 2012-10-17 | 中国科学院上海微系统与信息技术研究所 | 一种利用离子注入及定点吸附工艺制备半导体材料的方法 |
| CN103219275A (zh) * | 2012-01-19 | 2013-07-24 | 中国科学院上海微系统与信息技术研究所 | 具有高弛豫和低缺陷密度的SGOI或sSOI的制备方法 |
| CN103854998A (zh) * | 2012-12-06 | 2014-06-11 | 江苏物联网研究发展中心 | 内透明集电极绝缘栅双极晶体管及其制作方法 |
| CN103943547A (zh) * | 2013-01-23 | 2014-07-23 | 中国科学院上海微系统与信息技术研究所 | 基于增强吸附来制备绝缘体上材料的方法 |
| US20150079803A1 (en) * | 2013-09-16 | 2015-03-19 | Applied Materials, Inc. | Method of forming strain-relaxed buffer layers |
| US20150214351A1 (en) * | 2014-01-29 | 2015-07-30 | International Business Machines Corporation | Semiconductor device including superlattice sige/si fin structure |
| CN105900241A (zh) * | 2013-11-22 | 2016-08-24 | 阿托梅拉公司 | 包括超晶格耗尽层堆叠的半导体装置和相关方法 |
| US20180245204A1 (en) * | 2015-08-17 | 2018-08-30 | Ningbo CRRC Times Transducer Technology Co., Ltd. | Semiconductor silicon-germanium thin film preparation method |
| US20190148495A1 (en) * | 2017-11-13 | 2019-05-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Ge based semiconductor device and a method for manufacuring the same |
-
2021
- 2021-07-09 CN CN202110778341.1A patent/CN113539792B/zh active Active
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020081861A1 (en) * | 1994-11-10 | 2002-06-27 | Robinson Mcdonald | Silicon-germanium-carbon compositions and processes thereof |
| CN1799136A (zh) * | 2003-05-30 | 2006-07-05 | 国际商业机器公司 | 通过在硅锗合金熔点附近进行退火而制造sgoi的方法 |
| US20050110003A1 (en) * | 2003-06-26 | 2005-05-26 | Rj Mears, Llc | Semiconductor device comprising a superlattice with upper portions extending above adjacent upper portions of source and drain regions |
| WO2009052224A2 (en) * | 2007-10-16 | 2009-04-23 | Translucent Photonics, Inc. | Semiconductor structures with rare-earths |
| CN101882573A (zh) * | 2010-06-13 | 2010-11-10 | 浙江大学 | 一种在硅片上引入位错的方法 |
| CN103219275A (zh) * | 2012-01-19 | 2013-07-24 | 中国科学院上海微系统与信息技术研究所 | 具有高弛豫和低缺陷密度的SGOI或sSOI的制备方法 |
| CN102737963A (zh) * | 2012-07-20 | 2012-10-17 | 中国科学院上海微系统与信息技术研究所 | 一种利用离子注入及定点吸附工艺制备半导体材料的方法 |
| CN103854998A (zh) * | 2012-12-06 | 2014-06-11 | 江苏物联网研究发展中心 | 内透明集电极绝缘栅双极晶体管及其制作方法 |
| CN103943547A (zh) * | 2013-01-23 | 2014-07-23 | 中国科学院上海微系统与信息技术研究所 | 基于增强吸附来制备绝缘体上材料的方法 |
| US20150079803A1 (en) * | 2013-09-16 | 2015-03-19 | Applied Materials, Inc. | Method of forming strain-relaxed buffer layers |
| CN105900241A (zh) * | 2013-11-22 | 2016-08-24 | 阿托梅拉公司 | 包括超晶格耗尽层堆叠的半导体装置和相关方法 |
| US20150214351A1 (en) * | 2014-01-29 | 2015-07-30 | International Business Machines Corporation | Semiconductor device including superlattice sige/si fin structure |
| US20180245204A1 (en) * | 2015-08-17 | 2018-08-30 | Ningbo CRRC Times Transducer Technology Co., Ltd. | Semiconductor silicon-germanium thin film preparation method |
| US20190148495A1 (en) * | 2017-11-13 | 2019-05-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Ge based semiconductor device and a method for manufacuring the same |
Non-Patent Citations (1)
| Title |
|---|
| 王海龙 等: "Ge0.4Si0.6/Si多量子阱与Ge/Si短周期超晶格样品中的深中心", 《半导体学报》, no. 9 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113539792B (zh) | 2024-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI734093B (zh) | 用於製作包含超晶格之倒ｔ型通道場效電晶體（ｉｔｆｅｔ）之元件及方法 | |
| US7164183B2 (en) | Semiconductor substrate, semiconductor device, and method of manufacturing the same | |
| US7586116B2 (en) | Semiconductor device having a semiconductor-on-insulator configuration and a superlattice | |
| KR101470773B1 (ko) | 단축 변형 핀을 갖는 비평면 장치 및 그 제조 방법 | |
| US7446002B2 (en) | Method for making a semiconductor device comprising a superlattice dielectric interface layer | |
| US20060220118A1 (en) | Semiconductor device including a dopant blocking superlattice | |
| US20060273299A1 (en) | Method for making a semiconductor device including a dopant blocking superlattice | |
| JP6773795B2 (ja) | カプセル化ナノ構造及び作製方法 | |
| TW200816473A (en) | A heterojunction bipolar transistor (HBT) with periodic multilayer base | |
| TWI807262B (zh) | 用於製作在凹槽蝕刻內部包含超晶格之半導體元件之方法 | |
| US20060243964A1 (en) | Method for making a semiconductor device having a semiconductor-on-insulator configuration and a superlattice | |
| TWI823111B (zh) | 使用具不同非半導體熱穩定性之超晶格製作半導體元件之方法 | |
| CN1813354B (zh) | 制作包括能带工程超晶格的半导体装置的方法 | |
| US20060011905A1 (en) | Semiconductor device comprising a superlattice dielectric interface layer | |
| US11569368B2 (en) | Method for making semiconductor device including a superlattice and providing reduced gate leakage | |
| US11469302B2 (en) | Semiconductor device including a superlattice and providing reduced gate leakage | |
| CN113539792B (zh) | 全环绕栅极晶体管的制备方法 | |
| JP2010206097A (ja) | 半導体素子及び半導体装置 | |
| TWI816399B (zh) | 含提供金屬功函數調諧之超晶格之半導體元件及相關方法 | |
| EP3844819B1 (en) | Method for making superlattice structures with reduced defect densities | |
| JP2009535861A (ja) | ドーパントを阻止する超格子を有する半導体素子及び関連方法 | |
| JP4290038B2 (ja) | 半導体装置及びトランジスタ並びに半導体装置の製造方法 | |
| TWI789780B (zh) | 包含超晶格且提供低閘極漏電之半導體元件及相關方法 | |
| CN110233176B (zh) | 半导体结构及其形成方法 | |
| JP2005085777A (ja) | 半導体微細構造の製造方法および半導体デバイス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |