TWI816399B - 含提供金屬功函數調諧之超晶格之半導體元件及相關方法 - Google Patents

含提供金屬功函數調諧之超晶格之半導體元件及相關方法 Download PDF

Info

Publication number
TWI816399B
TWI816399B TW111118506A TW111118506A TWI816399B TW I816399 B TWI816399 B TW I816399B TW 111118506 A TW111118506 A TW 111118506A TW 111118506 A TW111118506 A TW 111118506A TW I816399 B TWI816399 B TW I816399B
Authority
TW
Taiwan
Prior art keywords
semiconductor
superlattice
base semiconductor
stacked
layer
Prior art date
Application number
TW111118506A
Other languages
English (en)
Other versions
TW202310407A (zh
Inventor
羅勃Ｊ 米爾斯
竹內秀樹
Original Assignee
美商安托梅拉公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商安托梅拉公司 filed Critical 美商安托梅拉公司
Publication of TW202310407A publication Critical patent/TW202310407A/zh
Application granted granted Critical
Publication of TWI816399B publication Critical patent/TWI816399B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/157—Doping structures, e.g. doping superlattices, nipi superlattices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02499—Monolayers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一種半導體全環繞閘極(GAA)元件，其可包括半導體底材、半導體底材上之源極區及汲極區、在源極區及汲極區之間延伸之複數個半導體奈米結構，以全環繞閘極方式圍繞複數個半導體奈米結構之閘極，及摻雜物擴散襯墊，其鄰接源極區及汲極區當中至少一者且包含第一超晶格。第一超晶格可包含複數個堆疊之層群組，各層群組包含堆疊之基底半導體單層，其界定出基底半導體部份，以及被拘束在相鄰基底半導體部份之晶格內之至少一非半導體單層。

Description

含提供金屬功函數調諧之超晶格之半導體元件及相關方法
本揭示內容大致係有關於半導體元件，且更特別地，係有關於包括奈米結構的半導體元件及相關方法。
利用諸如增強電荷載子之遷移率(mobility)增進半導體元件效能之相關結構及技術，已多有人提出。例如，Currie等人之美國專利申請案第2003/0057416號揭示了矽、矽-鍺及鬆弛矽之應變材料層，其亦包含原本會在其他方面導致效能劣退的無雜質區(impurity-free zones)。此等應變材料層在上部矽層中所造成的雙軸向應變(biaxial strain)會改變載子的遷移率，從而得以製作較高速與／或較低功率的元件。Fitzgerald等人的美國專利申請公告案第2003/0034529號則揭示了同樣以類似的應變矽技術為基礎的CMOS反向器。
授予Takagi的美國專利第6,472,685 B2號揭示了一半導體元件，其包含夾在矽層間的一層矽與碳層，以使其第二矽層的導帶及價帶承受伸張應變(tensile strain)。這樣，具有較小有效質量(effective mass)且已由施加於閘極上的電場所誘發的電子，便會被侷限在其第二矽層內，因此，即可認定其N型通道MOSFET具有較高的遷移率。
授予Ishibashi等人的美國專利第4,937,204號揭示了一超晶格，其中包含一複數層，該複數層少於八個單層(monolayer)且含有一部份(fractional)或雙元(binary)半導體層或一雙元化合物半導體層，該複數層係交替地以磊晶成長方式生長而成。其中的主電流方向係垂直於該超晶格之各層。
授予Wang等人的美國專利第5,357,119號揭示了一矽-鍺短週期超晶格，其經由減少超晶格中的合金散射(alloy scattering)而達成較高遷移率。依據類似的原理，授予Candelaria的美國專利第5,683,934號揭示了具較佳遷移率之MOSFET，其包含一通道層，該通道層包括矽與一第二材料之一合金，該第二材料以使該通道層處於伸張應力下的百分比替代性地存在於矽晶格中。
授予Tsu的美國專利第5,216,262號揭示了一量子井結構，其包括兩個阻障區(barrier region)及夾於其間的一磊晶生長半導體薄層。每一阻障區各係由厚度範圍大致在二至六個交替之SiO2／Si單層所構成。阻障區間則另夾有厚得多之一矽區段。
在2000年9月6日線上出版的應用物理及材料科學及製程(Applied Physics and Materials Science & Processing) pp. 391 – 402中，Tsu於一篇題為「矽質奈米結構元件中之現象」(Phenomena in silicon nanostructure devices)的文章中揭示了矽及氧之半導體-原子超晶格(semiconductor-atomic superlattice, SAS)。此矽／氧超晶格結構被揭露為對矽量子及發光元件有用。其中特別揭示如何製作並測試一綠色電輝光二極體(electroluminescence diode)結構。該二極體結構中的電流流動方向是垂直的，亦即，垂直於SAS之層。該文所揭示的SAS可包含由諸如氧原子等被吸附物種(adsorbed species) 及CO分子所分開的半導體層。在被吸附之氧單層以外所生長的矽，被描述為具有相當低缺陷密度之磊晶層。其中的一種SAS結構包含1.1 nm厚之一矽質部份，其約為八個原子層的矽，而另一結構的矽質部份厚度則有此厚度的兩倍。在物理評論通訊(Physics Review Letters)，Vol. 89, No. 7 (2002年8月12日)中，Luo等人所發表的一篇題為「直接間隙發光矽之化學設計」(Chemical Design of Direct-Gap Light-Emitting Silicon)的文章，更進一步地討論了Tsu的發光SAS結構。
授予Wang等人之美國專利第7,105,895號揭示了薄的矽與氧、碳、氮、磷、銻、砷或氫的一阻障建構區塊，其可以將垂直流經晶格的電流減小超過四個十之次方冪次尺度(four orders of magnitude)。其絕緣層／阻障層容許低缺陷磊晶矽挨著絕緣層而沉積。
已公開之Mears等人的英國專利申請案第2,347,520號揭示，非週期性光子能帶間隙 (aperiodic photonic band-gap, APBG)結構可應用於電子能帶間隙工程(electronic bandgap engineering)中。詳細而言，該申請案揭示，材料參數(material parameters)，例如能帶最小值的位置、有效質量等等，皆可加以調節，以獲致具有所要能帶結構特性之新非週期性材料。其他參數，諸如導電性、熱傳導性及介電係數(dielectric permittivity)或導磁係數(magnetic permeability)，則被揭露亦有可能被設計於材料之中。
除此之外，授予Wang等人的美國專利第6,376,337號揭示一種用於製作半導體元件絕緣或阻障層之方法，其包括在矽底材上沉積一層矽及至少一另外元素，使該沉積層實質上沒有缺陷，如此實質上無缺陷的磊晶矽便能沉積於該沉積層上。作為替代方案，一或多個元素構成之一單層，較佳者為包括氧元素，在矽底材上被吸收。夾在磊晶矽之間的複數絕緣層，形成阻障複合體。
儘管已有上述方法存在，但為了實現半導體元件效能的改進，進一步強化先進半導體材料及處理技術的使用，是吾人所期望的。
一種半導體全環繞閘極(gate-all-around,GAA)元件可包括一半導體底材、半導體底材上之源極區及汲極區、在源極區及汲極區之間延伸之複數個半導體奈米結構，以全環繞閘極方式圍繞該複數個半導體奈米結構之一閘極，及鄰接著源極區及汲極區當中至少一者且包含一第一超晶格之一摻雜物擴散襯墊。第一超晶格可包含複數個堆疊之層群組，各層群組包含複數個堆疊之基底半導體單層，其界定出基底半導體部分，以及被拘束在相鄰的基底半導體部分之晶格內之至少一非半導體單層。
在一例示實施方式中，摻雜物擴散襯墊可包括分別與源極區及汲極區鄰接之各自部分。在一些實施例中，半導體元件更可包括位於至少一奈米結構內部之一第二超晶格。第二超晶格可包括複數個堆疊之層群組，各層群組包括複數個堆疊之基底半導體單層，其界定出基底半導體部分，以及被拘束在相鄰的基底半導體部分之晶格內之至少一非半導體單層。
根據另一例示作法，半導體元件更可包括被嵌入半導體底材中在源極區及汲極區之間延伸之一第三超晶格。第三超晶格可包括複數個堆疊之層群組，各層群組包括複數個堆疊之基底半導體單層，其界定出基底半導體部分，以及被拘束在相鄰的基底半導體部分之晶格內之至少一非半導體單層。
在又另一例示實施例中，半導體元件更可包括在半導體底材上位於源極區下方之一第四超晶格。第四超晶格可包括複數個堆疊之層群組，各層群組包括複數個堆疊之基底半導體單層，其界定出基底半導體部分，以及被拘束在相鄰的基底半導體部分之晶格內之至少一非半導體單層。
在又另一實施方式中，半導體元件更可包括在半導體底材上位於汲極區下方之一第五超晶格。第五超晶格可包括複數個堆疊之層群組，各層群組包括複數個堆疊之基底半導體單層，其界定出基底半導體部分，以及被拘束在相鄰的基底半導體部分之晶格內之至少一非半導體單層。
作為例示，閘極可包括金屬。同樣作為例示，該基底半導體部分可包括矽，且該至少一非半導體單層可包括氧。
一種用於製作半導體全環繞閘極(GAA)元件之方法，可包括在半導體底材上形成源極區及汲極區，形成在源極區及汲極區之間延伸之複數個半導體奈米結構，形成以全環繞閘極方式圍繞複數個半導體奈米結構之閘極，以及形成摻雜物擴散襯墊，使其鄰接著源極區及汲極區當中至少一者且包括一第一超晶格。第一超晶格可包括複數個堆疊之層群組，各層群組包括複數個堆疊之基底半導體單層，其界定出基底半導體部分，以及被拘束在相鄰的基底半導體部分之晶格內之至少一非半導體單層。
在一例示實施例中，摻雜物擴散襯墊可包括分別與源極區及汲極區鄰接之各自部分。在一些實施例中，其方法更可包括形成位於至少一奈米結構內部之一第二超晶格，第二超晶格包括複數個堆疊之層群組，各層群組包括複數個堆疊之基底半導體單層，其界定出基底半導體部分，以及被拘束在相鄰基底半導體部分之晶格內至少一非半導體單層。
在另一例示實施例中，其方法可包括形成被嵌入半導體底材中在源極區及汲極區之間延伸之一第三超晶格。第三超晶格可包括複數個堆疊之層群組，各層群組包括複數個堆疊之基底半導體單層，其界定出基底半導體部分，以及被拘束在相鄰的基底半導體部份之晶格內之至少一非半導體單層。
在又另一例示實施例中，其方法亦可包括形成在半導體底材上位於源極區下方之一第四超晶格。第四超晶格可包括複數個堆疊之層群組，各層群組包括複數個堆疊之基底半導體單層，其界定出基底半導體部分，以及被拘束在相鄰的基底半導體部分之晶格內之至少一非半導體單層。
在一些實施例中，其方法亦可包括形成在半導體底材上位於汲極區下方之一第五超晶格。第五超晶格可包括複數個堆疊之層群組，各層群組包括複數個堆疊之基底半導體單層，其界定出基底半導體部分，以及被拘束在相鄰的基底半導體部分之晶格內之至少一非半導體單層。
作為例示，其閘極可包括金屬。同樣作為例示，其基底半導體部分可包括矽，且該至少一非半導體單層可包括氧。
茲參考說明書所附圖式詳細說明例示性實施例，圖式中所示者為例示性實施例。不過，實施例可以許多不同形式實施，且不應解釋為僅限於本說明書所提供之特定例示。相反的，這些實施例之提供，僅是為了使本發明所揭示之發明內容更為完整詳盡。在本說明書及圖式各處，相同圖式符號係指相同元件，而撇號(‘)則用以標示不同實施方式中之類似元件。
一般而言，本揭示內容係有關於其中具有一或多個增強型半導體超晶格以提供性能增強特性的全環繞閘極(GAA)半導體元件。在本揭示內容中，增強型半導體超晶格亦可稱為「MST」層或「MST技術」。
詳言之，MST技術涉及進階的半導體材料，例如下文將進一步說明之超晶格25。申請人之理論認為(但申請人並不欲受此理論所束縛)，本說明書所述之超晶格結構可減少電荷載子之有效質量，並由此而帶來較高之電荷載子遷移率。有效質量之各種定義在本發明所屬技術領域之文獻中已有說明。為衡量有效質量之改善程度，申請人分別為電子及電洞使用了「導電性反有效質量張量」(conductivity reciprocal effective mass tensor) 及 ： 為電子之定義，且： 為電洞之定義，其中f為費米-狄拉克分佈(Fermi-Dirac distribution)，EF為費米能量(Fermi energy)，T為溫度，E(k,n)為電子在對應於波向量k及第n個能帶狀態中的能量，下標i及j係指直交座標x，y及z，積分係在布里羅因區(Brillouin zone，B.Z.)內進行，而加總則是在電子及電洞的能帶分別高於及低於費米能量之能帶中進行。
申請人對導電性反有效質量張量之定義為，一材料之導電性反有效質量張量之對應分量之值較大者，其導電性之張量分量 (tensorial component)亦較大。申請人再度提出理論(但並不欲受此理論所束縛)認為，本說明書所述之超晶格可設定導電性反有效質量張量之值，以增進材料之導電性，例如電荷載子傳輸之典型較佳方向。適當張量項數之倒數，在此稱為導電性有效質量(conductivity effective mass)。換句話說，若要描述半導體材料結構的特性，如上文所述，在載子預定傳輸方向上計算出電子／電洞之導電性有效質量，便可用於分辨出較佳之材料。
申請人已辨識出可用於半導體元件之改進材料或結構。更具體而言，申請人所辨識出之材料或結構所具有之能帶結構，其電子及／或電洞之適當導電性有效質量之值，實質上小於對應於矽之值。這些結構除了有較佳遷移率之特點外，其形成或使用之方式，亦使其得以提供有利於各種不同元件類型應用之壓電、焦電及／或鐵電特性，下文將進一步討論。
參考圖1及圖2，所述材料或結構是超晶格25的形式，其結構在原子或分子等級上受到控制，且可應用原子或分子層沉積之已知技術加以形成。超晶格25包含複數個堆疊排列之層群組45a～45n，如圖1之概要剖視圖所示。
如圖所示，超晶格25之每一層群組45a～45n包含複數個堆疊之基底半導體單層46，其界定出各別之基底半導體部份46a～46n與其上之一能帶修改層50。為清楚呈現起見，該能帶修改層50於圖1中以雜點表示。
如圖所示，該能帶修改層50包含一非半導體單層，其係被拘束在相鄰之基底半導體部份之一晶格內。「被拘束在相鄰之基底半導體部份之一晶格內」一語，係指來自相對之基底半導體部份46a～46n之至少一些半導體原子，透過該些相對基底半導體部份間之非半導體單層50，以化學方式鍵結在一起，如圖2所示。一般而言，此一組構可經由控制以原子層沉積技術沉積在半導體部份46a～46n上面之非半導體材料之量而成為可能，這樣，可用之半導體鍵結位置便不會全部(亦即非完全或低於100%之涵蓋範圍)被連結至非半導體原子之鍵結佔滿，下文將進一步討論。因此，當更多半導體材料單層46被沉積在一非半導體單層50上面或上方時，新沉積之半導體原子便可填入該非半導體單層下方其餘未被佔用之半導體原子鍵結位置。
在其他實施方式中，使用超過一個此種非半導體單層是可能的。應注意的是，本說明書提及非半導體單層或半導體單層時，係指該單層所用材料若形成爲塊狀，會是非半導體或半導體。亦即，一種材料(例如矽)之單一單層所顯現之特性，並不必然與形成爲塊狀或相對較厚層時所顯現之特性相同，熟習本發明所屬技術領域者當可理解。
申請人之理論認為(但申請人並不欲受此理論所束縛)，能帶修改層50與相鄰之基底半導體部份46a～46n，可使超晶格25在平行層之方向上，具有較原本為低之電荷載子適當導電性有效質量。換一種方向思考，此平行方向即正交於堆疊方向。該能帶修改層50亦可使超晶格25具有一般之能帶結構，同時有利地發揮作為該超晶格垂直上下方之多個層或區域間之絕緣體之作用。
再者，此超晶格結構亦可有利地作為超晶格25垂直上下方多個層之間之摻雜物及／或材料擴散之阻擋。因此，這些特性可有利地允許超晶格25為高K值介電質提供一界面，其不僅可減少高K值材料擴散進入通道區，還可有利地減少不需要之散射效應，並改進裝置行動性，熟習本發明所屬技術領域者當可理解。
本發明之理論亦認為，包含超晶格25之半導體元件可因為較原本為低之導電性有效質量，而享有較高之電荷載子遷移率。在某些實施方式中，因為本發明而實現之能帶工程，超晶格25可進一步具有對諸如光電元件等尤其有利之實質上之直接能帶間隙。
如圖所示，超晶格25亦可在一上部層群組45n上方包含一頂蓋層52。該頂蓋層52可包含複數個基底半導體單層46。頂蓋層52可包含基底半導體的2至100個之間的單層46，較佳者為10至50個之間的單層。
每一基底半導體部份46a～46n可包含由 IV 族半導體、 III-V 族半導體及 II-VI 族半導體所組成之群組中選定之一基底半導體。當然， IV 族半導體亦包含 IV-IV 族半導體，熟習本發明所屬技術領域者當可理解。更詳細而言，該基底半導體可包含，舉例而言，矽及鍺當中至少一者。
每一能帶修改層50可包含由，舉例而言，氧、氮、氟、碳及碳-氧所組成之群組中選定之一非半導體。該非半導體亦最好具有在沈積下一層期間保持熱穩定之特性，以從而有利於製作。在其他實施方式中，該非半導體可為相容於給定半導體製程之另一種無機或有機元素或化合物，熟習本發明所屬技術領域者當能理解。更詳細而言，該基底半導體可包含，舉例而言，矽及鍺當中至少一者。
應注意的是，「單層(monolayer)」一詞在此係指包含一單一原子層，亦指包含一單一分子層。亦應注意的是，經由單一單層所提供之能帶修改層50，亦應包含層中所有可能位置未完全被佔據之單層(亦即非完全或低於100%之涵蓋範圍)。舉例來說，參照圖2之原子圖，其呈現以矽作為基底半導體材料並以氧作為能帶修改材料之一4／1重複結構。氧原子之可能位置僅有一半被佔據。
在其他實施方式及／或使用不同材料的情況中，則不必然是二分之一的佔據情形，熟習本發明所屬技術領域者當能理解。事實上，熟習原子沈積技術領域者當能理解，即便在此示意圖中亦可看出，在一給定單層中，個別的氧原子並非精確地沿著一平坦平面排列。舉例來說，較佳之佔據範圍是氧的可能位置有八分之一至二分之一被填滿，但在特定實施方式中其他佔據範圍亦可使用。
由於矽及氧目前廣泛應用於一般半導體製程中，故製造商將能夠立即應用本說明書所述之材質。原子沉積或單層沉積亦是目前廣泛使用之技術。因此，依照本發明之結合超晶格25之半導體元件，可立即加以採用並實施，熟習本發明所屬技術領域者當能理解。
申請人之理論認為(但申請人並不欲受此理論所束縛)，對一超晶格而言，例如所述矽／氧超晶格，矽單層之數目理想應為七層或更少，以使該超晶格之能帶在各處皆為共同或相對均勻，以實現所欲之優點。圖1及圖2所示之矽／氧 4／1重複結構，已經過模型化以表示電子及電洞在X方向上之較佳遷移率。舉例而言，電子(就塊狀矽而言具等向性)之計算後導電性有效質量為0.26，而X方向上的4／1 矽／氧超晶格之計算後導電性有效質量則為0.12，兩者之比為0.46。同樣的，在電洞之計算結果方面，塊狀矽之值為0.36，該4／1 矽／氧超晶格之值則為0.16，兩者之比為0.44。
雖然此種方向上優先(directionally preferential)之特點可有利於某些半導體元件，其他半導體元件亦可得益於遷移率在平行於層群組之任何方向上更均勻之增加。電子及電洞兩者之遷移率同時增加，或僅其中一種電荷載子遷移率之增加，亦皆可有其好處，熟習本發明所屬技術領域者當可理解。
超晶格25之4／1 矽／氧實施方式之較低導電性有效質量，可不到非超晶格25者之導電性有效質量之三分之二，且此情形就電子及電洞而言皆然。當然，超晶格25可更包括至少一種類型之導電性摻雜物在其中，熟習本發明所屬技術領域者當能理解。
茲另參考圖3說明依照本發明之具有不同特性之超晶格25’之另一實施方式。在此實施方式中，其重複模式為3／1／5／1。更詳細而言，最底下的基底半導體部份46a’有三個單層，第二底下的基底半導體部份46b’則有五個單層。此模式在整個超晶格25’重複。每一能帶修改層50’可包含一單一單層。就包含矽／氧之此種超晶格25’ 而言，其電荷載子遷移率之增進，係獨立於該些層之平面之定向。圖3中其他元件在此未提及者，係與前文參考圖1所討論者類似，故不再重複討論。
在某些元件實施方式中，其超晶格之每一基底半導體部份可為相同數目之單層之厚度。在其他實施方式中，其超晶格之至少某些基底半導體部份可為相異數目之單層之厚度。在另外的實施方式中，其超晶格之每一基底半導體部份可為相異數目之單層之厚度。
圖4A-4C呈現使用密度功能理論(Density Functional Theory, DFT)計算出之能帶結構。在本發明所屬技術領域中廣為習知的是，DFT通常會低估能帶間隙之絕對值。因此，間隙以上的所有能帶可利用適當之「剪刀形更正」(scissors correction)加以偏移。不過，能帶的形狀則是公認遠較為可靠。縱軸之能量應從此一角度解釋之。
圖4A呈現塊狀矽 (以實線表示)及圖1之4／1 矽／氧超晶格25 (以虛線表示)兩者由迦碼點(G)計算出之能帶結構。圖中該些方向係指該4／1 矽／氧結構之單位晶格(unit cell)而非指矽之一般單位晶格，雖然圖中之方向(001)確實對應於一般矽單位晶格之方向(001)，並因此而顯示出矽導帶最小值之預期位置。圖中方向(100)及方向(010)係對應於一般矽單位晶格之方向(110)及方向(-110)。熟習本發明所屬技術領域者當可理解，圖中之矽能帶係被摺疊收攏，以便在該4／1 矽／氧結構之適當反晶格方向(reciprocal lattice directions)上表示。
由圖中可見，與塊狀矽相較，該4／1 矽／氧結構之導帶最小值係位於G點，而其價帶最小值則出現在方向(001)上布里羅因區之邊緣，吾人稱為Z點之處。吾人亦可注意到，與矽之導帶最小值曲率比較下，該4／1 矽／氧結構之導帶最小值之曲率較大，此係因額外氧層引入之微擾(perturbation)造成能帶分裂(band splitting)之故。
圖4B呈現塊狀矽(實線)及該4／1 矽／氧超晶格25 (虛線)兩者由Z點計算出之能帶結構。此圖描繪出價帶在方向(100)上之增加曲率。
圖4C呈現塊狀矽(實線)及圖3之5／1／3／1 矽／氧超晶格25’ (虛線)兩者由迦碼點及Z點計算出之能帶結構之曲線圖。由於該5／1／3／1 矽／氧結構之對稱性，在 方向(100)及方向(010)上計算出之能帶結構是相當的。因此，在平行於各層之平面中，亦即垂直於堆疊方向(001)上，導電性有效質量及遷移率可預期為等向性。請注意，在該5／1／3／1 矽／氧之實施例中，導帶最小值及價帶最大值兩者皆位於或接近Z點。
雖然曲率增加是有效質量減少的一個指標，但適當的比較及判別可經由導電性反有效質量張量之計算而進行。此使得本案申請人進一步推論，該5／1／3／1超晶格25’實質上應為直接能帶間隙。熟習本發明所屬技術領域者當可理解，光躍遷(optical transition)之適當矩陣元素(matrix element)是區別直接及間接能帶間隙行為之另一指標。
現在參考圖5至圖8，可有利地應用上述超晶格結構，以在半導體元件，例如全環繞閘極(GAA)元件100，中提供增強的金屬功函數調諧(metal work function tuning)。更特別地，在圖示的GAA元件100中，奈米結構(此處為奈米片101)的所有面都被閘極102包圍，閘極102包括高K值電介質103及金屬電極104。在其他實施例中，奈米結構可採取奈米顆粒、奈米線、奈米纖維、奈米管、奈米粗帶、奈米細帶、奈米碟、奈米盤或奈米角(nanohorn)的形式，且這樣的奈米結構通常具有例如0.5 nm至100 nm範圍內的厚度或直徑，但在不同的實施例中亦可使用其他尺寸。GAA元件100的通道係延伸穿過源極區及汲極區105、106之間的奈米片101。
一般來說，GAA 元件不僅爲更高元件密度提供更有效率的元件空間利用，更可幫助減少與通道寬度變化相關的問題，像是可變性及遷移率的損失。然而，在常規GAA元件中，臨界電壓(threshold voltage, Vt)可能需要藉由電極金屬的金屬功函數而控制。這通常涉及調整金屬的厚度，較厚的金屬提供較高的Vt值，較薄的金屬則提供較低的Vt值。然而，GAA結構可能在空間上受到侷限，以至於沒有足夠的空間供低Vt(高厚度)金屬使用，因為這將限制原本可設置在閘極堆疊中的奈米片101的數量。由於驅動電流與存在的奈米片101的數量成正比，使用低Vt(高厚度)金屬可能會導致低Vt元件的驅動電流出現不樂見的下降。作為背景資訊，Zhang等人的美國公開專利第2021/0126018號揭示了一種實現GAA元件之方法，其Vt係基於電介質層的一部分的厚度而漂移，其全文內容以此引用方式併入本說明書。
在本例示中，一或多個插入的非半導體(例如，氧)單層50或全MST膜125可被納入GAA元件的奈米片內，以有利地提供所需的功函數調諧(參見圖6及圖7)。如圖8的曲線圖80所示，模擬結果表明，與純矽奈米片相比，在一奈米片中納入一或多個非半導體單層可有利地降低 Vt，從而能使用相對薄的金屬厚度，而不會導致伴隨相對低金屬厚度所帶來的高Vt。在所繪示例中，各個曲線81、82表示使用MST膜之每單位原子面積的電壓，對比具有用於模擬的7 nm厚度的TiN/HfO2閘極配置的純矽之每單位原子面積的電壓。然而，可理解的是，其他閘極材料與配置亦可使用在不同的實施例中。
以此方式，對於高Vt元件及低Vt元件均有需要的積體電路，兩者可使用相似的結構，只是要在低Vt元件的奈米片中包含插入的氧(或MST)層。下面分別參考圖9及圖10說明用於製作在奈米片100中具有以及不具有插入氧/MST層的高Vt及低Vt GAA元件之方法。應注意的是，一或多個插入的氧(或MST)層可位在奈米片內的不同位置，像是在頂部及/或底部界面處，以及在奈米片的中間。關於在奈米結構中結合插入的氧/MST層的進一步細節，係提供於Weeks等人的美國公開專利第2022/0005926號，其已轉讓予本案申請人，其全文內容以此引用方式併入本說明書。
也如圖6所見，插入的氧(或MST)層225a及/或225b可額外地(或替代地)分別被納入源極及/或汲極105、106下方的底材110(此處爲矽底材)的表面上，以有利地提供一擊穿停止(punch through stop, PTS)層，以幫助避免源極/汲極摻雜物的擊穿。此外，插入的氧(或MST)層325可額外地(或替代地)設置在底材110中，單獨地或與層225a及/或225b結合地，作為在源極及汲極105、106之間延伸的PTS層。在所繪示例中，淺溝槽隔離(STI)區111(例如SiO 2)係用在整個底材110中電氣隔離不同元件。
同樣在所繪示例中，摻雜物擴散襯墊425a、425b(其可為插入的氧或MST層)如圖所示係分別位於源極105與閘極102之間及/或汲極106與閘極之間，以有利地幫助防止摻雜物從源極區/汲極區擴散到奈米片101。關於使用MST層作為PTS層以及用於摻雜物擴散阻擋的進一步資訊，係闡述於美國專利第9941359號及第9899479號，各該專利已轉讓給本案申請人，其全文內容以此引用方式併入本說明書。用於層125、225a、225b、325、425a及425b的MST薄膜，可類似於上文參考圖1至圖4c所描述者，以及前述美國專利公開第2022/0005926號所述者。
現在另外參考圖9及圖10的方法流程圖500、500'，分別說明用於製作在奈米片101中有超晶格125以及沒有超晶格125的低Vt GAA元件100及高Vt GAA元件100'的例示方法。在兩個方法流程的步驟(a)中，PTS植入物112或112'在底材110或110'中形成。隨後形成PTS層325或325'，並以具有磊晶的矽鍺(SiGe)113或113'沉積之奈米片磊晶，矽鍺113或113'當中具有在垂直方向上被隔開的矽/氧超晶格層125或125'。在步驟(b)中，待形成源極105或105'及汲極106或106'的區域可被蝕刻掉，以定義出奈米片「鰭」並提供用於形成STI區域111的圖案，以及虛擬閘極圖案(dummy gate patterning)。接着，各別的MST層225a、225b或225a'、225b'可形成在底材110或110'的表面上，且垂直的MST摻雜物擴散襯墊425a、425b或425a'、425b'可分別形成在矽鍺113或113'的源極或汲極側上，以接著生長源極區/汲極區105、106或105'、106'。在所繪示例中，可進行摻雜的SiC:P磊晶，以生長源極區及汲極區105、106或105'、106'。此磊晶可使用集束型設備(cluster tool)進行，以執行蝕刻+灰化+清潔的操作以及磊晶生長，熟習本發明所屬技術領域者當能理解。
在兩個方法流程500、500'的步驟(c)中，矽鍺犧牲層113或113'被移除。然而，對於高Vt GAA元件100'亦進行高溫退火(例如，在N 2或O 2或UHV中在800-1000℃下進行5秒至120秒)，以使來自MST層125'的氧擴散出去(即，MST層不再存在於奈米片101'中)。關於退火以將氧從MST層向外擴散的進一步細節可在Mears等人的美國專利第10109479號中找到，其已轉讓予本案申請人，其全文內容以此引用方式併入本說明書。同樣地，此退火處理亦可使用集束型設備進行。兩種方法流程都以在步驟(d)中形成高K值金屬閘(HKMG)閘極102或102'而結束。
熟習本發明所屬技術領域者將受益於本說明書揭示之內容及所附圖式而構思出各種修改及其他實施方式。因此，應了解的是，本發明不限於本說明書所述之特定實施方式，相關修改及實施方式亦落入以下申請專利範圍所界定之範疇。
80:曲線圖 81,82:曲線 100,100’:GAA元件 101:奈米片 102:閘極 103:電介質 104:金屬電極 105,105':源極區 106,106':汲極區 110,110':底材 111:淺溝槽隔離區 112,112':PTS植入物 113,113':矽鍺 125,125':超晶格 225a,225a',225b,225b',325:氧(或MST)層 325,325':PTS層 425a,425a',425b,425b':摻雜物擴散襯墊 500,500':流程圖
圖1為依照一例示實施例之半導體元件用超晶格之放大概要剖視圖。
圖2為圖1所示超晶格之一部份之透視示意原子圖。
圖3為依照另一例示實施例之超晶格放大概要剖視圖。
圖4A為習知技術之塊狀矽及圖1-2所示之4／1 矽／氧超晶格兩者從迦碼點(G)計算所得能帶結構之圖。
圖4B為習知技術之塊狀矽及圖1-2所示之4／1 矽／氧超晶格兩者從Z點計算所得能帶結構之圖。
圖4C為習知技術之塊狀矽及圖3所示之5／1／3／1 矽／氧超晶格兩者從G點與Z點計算所得能帶結構之圖。
圖5為根據一例示實施例之全環繞閘極(GAA)半導體元件之示意性方塊圖。
圖6為圖5沿著線B-B擷取之GAA元件之截面圖。
圖7為圖5沿著線A-A擷取之GAA元件之截面圖。
圖8為根據例示實施例之說明用於金屬閘極半導體元件如圖5之GAA元件之例示性臨界電壓縮減(threshold voltage reduction)之原子濃度與電壓之曲線圖。
圖9為說明用於製作圖5具有GAA奈米結構中的超晶格之GAA元件之方法之一系列截面圖。
圖10為說明用於製作圖5不具有GAA奈米結構中的超晶格之GAA元件之替代實施例之方法之一系列截面圖。
100:GAA元件
101:奈米片
102:閘極
105:源極區
106:汲極區
110:底材
225a:氧(或MST)層
325:PTS層
425a,425b:摻雜物擴散襯墊

Claims (23)

  1. 一種半導體全環繞閘極(GAA)元件(100)，其包括：一半導體底材(110)；該半導體底材上之源極區及汲極區(105,106)；在該源極區及該汲極區之間延伸之複數個半導體奈米結構(101)；以全環繞閘極方式圍繞該複數個半導體奈米結構之一閘極(102)；及位於至少一個該奈米結構內部之一第一超晶格(125)，該第一超晶格包含複數個堆疊之層群組(45a-45n)，各層群組包含複數個堆疊之基底半導體單層(46)，其界定出一基底半導體部份(46a-46n)，以及被拘束在相鄰的基底半導體部份之一晶格內之至少一非半導體單層(50)。
  2. 如請求項1之半導體元件，其更包括分別與該源極區及該汲極區鄰接之一摻雜物擴散襯墊(425a,425b)。
  3. 如請求項2之半導體元件，其中各該摻雜物擴散襯墊(425a,425b)包括一第二超晶格，該第二超晶格包含複數個堆疊之層群組，各層群組包含複數個堆疊之基底半導體單層，其界定出一基底半導體部份，以及被拘束在相鄰的基底半導體部份之一晶格內之至少一非半導體單層。
  4. 如請求項1之半導體元件，其更包括被嵌入該半導體底材中在該源極區及該汲極區之間延伸之一第三超晶格(325)，該第三超晶格包含複數個堆疊之層群組，各層群組包含複數個堆疊之基底半導體單層，其界定出一基底半導體部份，以及被拘束在相鄰的基底半導體部份之一晶格內之至少一非半導體單層。
  5. 如請求項1之半導體元件，其更包括在該半導體底材上位於該源極區下方之一第四超晶格(225a)，該第四超晶格包含複數個堆疊之層群組，各層群組包含複數個堆疊之基底半導體單層，其界定出一基底半導體部份，以及被拘束在相鄰的基底半導體部份之一晶格內之至少一非半導體單層。
  6. 如請求項1之半導體元件，其更包括在該半導體底材上位於該汲極區下方之一第五超晶格(225b)，該第五超晶格包含複數個堆疊之層群組，各層群組包含複數個堆疊之基底半導體單層，其界定出一基底半導體部份，以及被拘束在相鄰的基底半導體部份之一晶格內之至少一非半導體單層。
  7. 如請求項1之半導體元件，其中該閘極包含一金屬。
  8. 如請求項1之半導體元件，其中該基底半導體部分包含矽。
  9. 如請求項1之半導體元件，其中該至少一非半導體單層包含氧。
  10. 一種半導體全環繞閘極元件，其包括：一半導體底材；該半導體底材上之源極區及汲極區；在該源極區及該汲極區之間延伸之複數個半導體奈米結構；以全環繞閘極方式圍繞該複數個半導體奈米結構之一閘極；位於至少一個該奈米結構內部之一第一超晶格，該第一超晶格包含複數個堆疊之層群組，各層群組包含複數個堆疊之基底半導體單層，其界定出一基底半導體部份，以及被拘束在相鄰的基底半導體部份之一晶格內之至少一非半導體單層；源極摻雜物擴散襯墊及汲極摻雜物擴散襯墊，其鄰接該源極區及該汲極區之各自部分且分別包含一第二超晶格，該第二超晶格包含複數個堆疊之層群 組，各層群組包含複數個堆疊之基底半導體單層，其界定出一基底半導體部份，以及被拘束在相鄰的基底半導體部份之一晶格內之至少一非半導體單層。
  11. 如請求項10之半導體元件，其更包括被嵌入該半導體底材中在該源極區及該汲極區之間延伸之一第三超晶格，該第三超晶格包含複數個堆疊之層群組，各層群組包含複數個堆疊之基底半導體單層，其界定出一基底半導體部份，以及被拘束在相鄰的基底半導體部份之一晶格內之至少一非半導體單層。
  12. 如請求項10之半導體元件，其更包括在該半導體底材上位於該源極區下方之一第四超晶格，該第四超晶格包含複數個堆疊之層群組，各層群組包含複數個堆疊之基底半導體單層，其界定出一基底半導體部份，以及被拘束在相鄰的基底半導體部份之一晶格內之至少一非半導體單層。
  13. 如請求項10之半導體元件，其更包括在該半導體底材上位於該汲極區下方之一第五超晶格，該第五超晶格包含複數個堆疊之層群組，各層群組包含複數個堆疊之基底半導體單層，其界定出一基底半導體部份，以及被拘束在相鄰的基底半導體部份之一晶格內之至少一非半導體單層。
  14. 如請求項10之半導體元件，其中該閘極包含一金屬。
  15. 一種用於製作一半導體全環繞閘極元件之方法，其包括：在一半導體底材上形成源極區及汲極區；形成在該源極區及該汲極區之間延伸之複數個半導體奈米結構，至少一個該奈米結構內部具有一第一超晶格，該第一超晶格包含複數個堆疊之層群組，各層群組包含複數個堆疊之基底半導體單層，其界定出一基底半導體部份，以及被拘束在相鄰的基底半導體部份之一晶格內之至少一非半導體單層；及形成以全環繞閘極方式圍繞該複數個半導體奈米結構之一閘極。
  16. 如請求項15之方法，其更包括形成分別與該源極區及該汲極區鄰接之一摻雜物擴散襯墊。
  17. 如請求項16之方法，其中各該摻雜物擴散襯墊包括一第二超晶格，該第二超晶格包含複數個堆疊之層群組，各層群組包含複數個堆疊之基底半導體單層，其界定出一基底半導體部份，以及被拘束在相鄰的基底半導體部份之一晶格內之至少一非半導體單層。
  18. 如請求項15之方法，其更包括形成被嵌入該半導體底材中在該源極區及該汲極區之間延伸之一第三超晶格，該第三超晶格包含複數個堆疊之層群組，各層群組包含複數個堆疊之基底半導體單層，其界定出一基底半導體部份，以及被拘束在相鄰的基底半導體部份之一晶格內之至少一非半導體單層。
  19. 如請求項15之方法，其更包括形成在該半導體底材上位於該源極區下方之一第四超晶格，該第四超晶格包含複數個堆疊之層群組，各層群組包含複數個堆疊之基底半導體單層，其界定出一基底半導體部份，以及被拘束在相鄰的基底半導體部份之一晶格內之至少一非半導體單層。
  20. 如請求項15之方法，其更包括形成在該半導體底材上位於該汲極區下方之一第五超晶格，該第五超晶格包含複數個堆疊之層群組，各層群組包含複數個堆疊之基底半導體單層，其界定出一基底半導體部份，以及被拘束在相鄰的基底半導體部份之一晶格內之至少一非半導體單層。
  21. 如請求項15之方法，其中該閘極包含一金屬。
  22. 如請求項15之方法，其中該基底半導體部分包含矽。
  23. 如請求項15之方法，其中該至少一非半導體單層包含氧。
TW111118506A 2021-05-18 2022-05-18 含提供金屬功函數調諧之超晶格之半導體元件及相關方法 TWI816399B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US202163189909P 2021-05-18 2021-05-18
US63/189,909 2021-05-18
US202163211174P 2021-06-16 2021-06-16
US63/211,174 2021-06-16
US202163212292P 2021-06-18 2021-06-18
US63/212,292 2021-06-18

Publications (2)

Publication Number Publication Date
TW202310407A TW202310407A (zh) 2023-03-01
TWI816399B true TWI816399B (zh) 2023-09-21

Family

ID=82019837

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111118506A TWI816399B (zh) 2021-05-18 2022-05-18 含提供金屬功函數調諧之超晶格之半導體元件及相關方法

Country Status (4)

Country Link
US (2) US20220376047A1 (zh)
EP (1) EP4331016A1 (zh)
TW (1) TWI816399B (zh)
WO (1) WO2022245889A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240321981A1 (en) 2023-03-24 2024-09-26 Atomera Incorporated Nanostructure transistors with source/drain trench contact liners

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190279897A1 (en) * 2018-03-08 2019-09-12 Atomera Incorporated Method for making a semiconductor device including enhanced contact structures having a superlattice
EP3648172A1 (en) * 2018-10-29 2020-05-06 MediaTek Inc. Semiconductor devices and methods of forming the same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61210679A (ja) 1985-03-15 1986-09-18 Sony Corp 半導体装置
US5216262A (en) 1992-03-02 1993-06-01 Raphael Tsu Quantum well structures useful for semiconductor devices
US5357119A (en) 1993-02-19 1994-10-18 Board Of Regents Of The University Of California Field effect devices having short period superlattice structures using Si and Ge
US5561302A (en) 1994-09-26 1996-10-01 Motorola, Inc. Enhanced mobility MOSFET device and method
US6376337B1 (en) 1997-11-10 2002-04-23 Nanodynamics, Inc. Epitaxial SiOx barrier/insulation layer
JP3443343B2 (ja) 1997-12-03 2003-09-02 松下電器産業株式会社 半導体装置
GB9905196D0 (en) 1999-03-05 1999-04-28 Fujitsu Telecommunications Eur Aperiodic gratings
US20020100942A1 (en) 2000-12-04 2002-08-01 Fitzgerald Eugene A. CMOS inverter and integrated circuits utilizing strained silicon surface channel MOSFETs
EP1428262A2 (en) 2001-09-21 2004-06-16 Amberwave Systems Corporation Semiconductor structures employing strained material layers with defined impurity gradients and methods for fabricating same
US20060292765A1 (en) * 2003-06-26 2006-12-28 Rj Mears, Llc Method for Making a FINFET Including a Superlattice
US9941359B2 (en) 2015-05-15 2018-04-10 Atomera Incorporated Semiconductor devices with superlattice and punch-through stop (PTS) layers at different depths and related methods
US10109479B1 (en) 2017-07-31 2018-10-23 Atomera Incorporated Method of making a semiconductor device with a buried insulating layer formed by annealing a superlattice
US10593761B1 (en) * 2018-11-16 2020-03-17 Atomera Incorporated Method for making a semiconductor device having reduced contact resistance
US20210126018A1 (en) 2019-10-24 2021-04-29 International Business Machines Corporation Gate stack quality for gate-all-around field-effect transistors
US11837634B2 (en) 2020-07-02 2023-12-05 Atomera Incorporated Semiconductor device including superlattice with oxygen and carbon monolayers

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190279897A1 (en) * 2018-03-08 2019-09-12 Atomera Incorporated Method for making a semiconductor device including enhanced contact structures having a superlattice
EP3648172A1 (en) * 2018-10-29 2020-05-06 MediaTek Inc. Semiconductor devices and methods of forming the same

Also Published As

Publication number Publication date
TW202310407A (zh) 2023-03-01
WO2022245889A1 (en) 2022-11-24
EP4331016A1 (en) 2024-03-06
TW202406141A (zh) 2024-02-01
US20220384600A1 (en) 2022-12-01
US20220376047A1 (en) 2022-11-24

Similar Documents

Publication Publication Date Title
TWI694613B (zh) 包含垂直集成的光學與電子元件且包含超晶格之半導體元件及方法
TWI679708B (zh) 製作具有以回火超晶格方式形成埋置絕緣層之半導體元件之方法
TWI734093B (zh) 用於製作包含超晶格之倒ｔ型通道場效電晶體（ｉｔｆｅｔ）之元件及方法
TWI722398B (zh) 包含具有超晶格之改良接觸結構之半導體元件及相關方法
US10084045B2 (en) Semiconductor device including a superlattice and replacement metal gate structure and related methods
TWI543362B (zh) 包含超晶格貫穿中止層之垂直式半導體元件及其相關方法
TWI624004B (zh) 包含超晶格空乏層堆疊之半導體元件及其相關方法
TWI816399B (zh) 含提供金屬功函數調諧之超晶格之半導體元件及相關方法
TWI852792B (zh) 含提供金屬功函數調諧之超晶格之半導體元件及相關方法
TWI806553B (zh) 包含超晶格及富集矽２８磊晶層之半導體元件及相關方法
TWI747377B (zh) 設有含超晶格之突陡接面區之半導體元件及相關方法
TWI747378B (zh) 設有含分隔超晶格之突陡接面區之半導體元件及相關方法
TWI812186B (zh) 包含具氧１８富集單層之超晶格之半導體元件及相關方法
TWI789780B (zh) 包含超晶格且提供低閘極漏電之半導體元件及相關方法
US20240322005A1 (en) Method for making nanostructure transistors with offset source/drain dopant blocking structures including a superlattice
CN117616580A (zh) 包括提供金属功函数调整的超晶格的半导体器件和相关方法
TW201939749A (zh) 包含化合物半導體材料及雜質與點缺陷阻擋超晶格之半導體元件及方法
TW202105725A (zh) 設有含分隔超晶格之突陡接面區之可變電容器及相關方法
TW202105726A (zh) 設有含超晶格之突陡接面區之可變電容器及相關方法