TWI823111B - 使用具不同非半導體熱穩定性之超晶格製作半導體元件之方法 - Google Patents

使用具不同非半導體熱穩定性之超晶格製作半導體元件之方法 Download PDF

Info

Publication number
TWI823111B
TWI823111B TW110124337A TW110124337A TWI823111B TW I823111 B TWI823111 B TW I823111B TW 110124337 A TW110124337 A TW 110124337A TW 110124337 A TW110124337 A TW 110124337A TW I823111 B TWI823111 B TW I823111B
Authority
TW
Taiwan
Prior art keywords
superlattice
semiconductor
layer
forming
oxygen
Prior art date
Application number
TW110124337A
Other languages
English (en)
Other versions
TW202217968A (zh
Inventor
基思多蘭 威克斯
馬瑞克 海達
奈爾思溫 柯蒂
羅勃Ｊ 米爾斯
Original Assignee
美商安托梅拉公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商安托梅拉公司 filed Critical 美商安托梅拉公司
Publication of TW202217968A publication Critical patent/TW202217968A/zh
Application granted granted Critical
Publication of TWI823111B publication Critical patent/TWI823111B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice

Abstract

一種用於製作半導體元件之方法，其可包含形成第一超晶格及第二超晶格使其相鄰於一半導體層。該第一超晶格及第二超晶格可各自包含複數個堆疊之層群組，各層群組包含複數個堆疊之基底半導體單層，其界定出一基底半導體部份，以及被拘束在相鄰的基底半導體部份之一晶格內之至少一非半導體單層。就各該超晶格內部的非半導體原子而言，該第二超晶格較該第一超晶格可具有更大熱穩定性。本發明的方法可更包括加熱該第一及第二超晶格，以使該第一超晶格的非半導體原子往該第二超晶格之至少一非半導體單層遷移。

Description

使用具不同非半導體熱穩定性之超晶格製作半導體元件之方法
本發明一般而言與半導體元件有關，詳細而言，本發明涉及製作含先進半導體材料之半導體元件之方法。
利用諸如增強電荷載子之遷移率(mobility)增進半導體元件效能之相關結構及技術，已多有人提出。例如，Currie等人之美國專利申請案第2003/0057416號揭示了矽、矽-鍺及鬆弛矽之應變材料層，其亦包含原本會在其他方面導致效能劣退的無雜質區(impurity-free zones)。此等應變材料層在上部矽層中所造成的雙軸向應變(biaxial strain)會改變載子的遷移率，從而得以製作較高速與／或較低功率的元件。Fitzgerald等人的美國專利申請公告案第2003/0034529號則揭示了同樣以類似的應變矽技術為基礎的CMOS反向器。
授予Takagi的美國專利第6,472,685 B2號揭示了一半導體元件，其包含夾在矽層間的一層矽與碳層，以使其第二矽層的導帶及價帶承受伸張應變(tensile strain)。這樣，具有較小有效質量(effective mass)且已由施加於閘極上的電場所誘發的電子，便會被侷限在其第二矽層內，因此，即可認定其N型通道MOSFET具有較高的遷移率。
授予Ishibashi等人的美國專利第4,937,204號揭示了一超晶格，其中包含一複數層，該複數層少於八個單層(monolayer)且含有一部份(fractional)或雙元(binary)半導體層或一雙元化合物半導體層，該複數層係交替地以磊晶成長方式生長而成。其中的主電流方向係垂直於該超晶格之各層。
授予Wang等人的美國專利第5,357,119號揭示了一矽-鍺短週期超晶格，其經由減少超晶格中的合金散射(alloy scattering)而達成較高遷移率。依據類似的原理，授予Candelaria的美國專利第5,683,934號揭示了具較佳遷移率之MOSFET，其包含一通道層，該通道層包括矽與一第二材料之一合金，該第二材料以使該通道層處於伸張應力下的百分比替代性地存在於矽晶格中。
授予Tsu的美國專利第5,216,262號揭示了一量子井結構，其包括兩個阻障區(barrier region)及夾於其間的一磊晶生長半導體薄層。每一阻障區各係由厚度範圍大致在二至六個交替之SiO2／Si單層所構成。阻障區間則另夾有厚得多之一矽區段。
在2000年9月6日線上出版的應用物理及材料科學及製程(Applied Physics and Materials Science & Processing) pp. 391 – 402中，Tsu於一篇題為「矽質奈米結構元件中之現象」(Phenomena in silicon nanostructure devices)的文章中揭示了矽及氧之半導體-原子超晶格(semiconductor-atomic superlattice, SAS)。此矽／氧超晶格結構被揭露為對矽量子及發光元件有用。其中特別揭示如何製作並測試一綠色電輝光二極體(electroluminescence diode)結構。該二極體結構中的電流流動方向是垂直的，亦即，垂直於SAS之層。該文所揭示的SAS可包含由諸如氧原子等被吸附物種(adsorbed species) 及CO分子所分開的半導體層。在被吸附之氧單層以外所生長的矽，被描述為具有相當低缺陷密度之磊晶層。其中的一種SAS結構包含1.1 nm厚之一矽質部份，其約為八個原子層的矽，而另一結構的矽質部份厚度則有此厚度的兩倍。在物理評論通訊(Physics Review Letters)，Vol. 89, No. 7 (2002年8月12日)中，Luo等人所發表的一篇題為「直接間隙發光矽之化學設計」(Chemical Design of Direct-Gap Light-Emitting Silicon)的文章，更進一步地討論了Tsu的發光SAS結構。
授予Wang等人之美國專利第7,105,895號揭示了薄的矽與氧、碳、氮、磷、銻、砷或氫的一阻障建構區塊，其可以將垂直流經晶格的電流減小超過四個十之次方冪次尺度(four orders of magnitude)。其絕緣層／阻障層容許低缺陷磊晶矽挨著絕緣層而沉積。
已公開之Mears等人的英國專利申請案第2,347,520號揭示，非週期性光子能帶間隙 (aperiodic photonic band-gap, APBG)結構可應用於電子能帶間隙工程(electronic bandgap engineering)中。詳細而言，該申請案揭示，材料參數(material parameters)，例如能帶最小值的位置、有效質量等等，皆可加以調節，以獲致具有所要能帶結構特性之新非週期性材料。其他參數，諸如導電性、熱傳導性及介電係數(dielectric permittivity)或導磁係數(magnetic permeability)，則被揭露亦有可能被設計於材料之中。
除此之外，授予Wang等人的美國專利第6,376,337號揭示一種用於製作半導體元件絕緣或阻障層之方法，其包括在矽底材上沉積一層矽及至少一另外元素，使該沉積層實質上沒有缺陷，如此實質上無缺陷的磊晶矽便能沉積於該沉積層上。作為替代方案，一或多個元素構成之一單層，較佳者為包括氧元素，在矽底材上被吸收。夾在磊晶矽之間的複數絕緣層，形成阻障複合體。
儘管已有上述方法存在，但為了實現半導體元件效能的改進，進一步強化先進半導體材料及處理技術的使用，是吾人所期望的。
一種用於製作半導體元件之方法，包括形成第一超晶格及第二超晶格使其相鄰於一半導體層。該第一超晶格及第二超晶格各自可包含複數個堆疊之層群組，各層群組包含複數個堆疊之基底半導體單層，其界定出一基底半導體部份，以及被拘束在相鄰的基底半導體部份之一晶格內之至少一非半導體單層。就各該超晶格內部的非半導體原子而言，該第二超晶格較該第一超晶格可具有更大熱穩定性。本發明的方法可更包括加熱該第一及第二超晶格，以使該第一超晶格的非半導體原子往該第二超晶格之至少一非半導體單層遷移。
在一示例實施例中，該第一超晶格可在該第二超晶格下方；該方法可更包括在該第二超晶格上方形成第三超晶格，該第三超晶格與前述第一及第二超晶格相似。此外，就非半導體原子而言，該第二超晶格較該第三超晶格可具有更大熱穩定性。
該方法可更包括例如在至少1000°C的溫度下及持續至少30秒的時間，於該第一及第二超晶格上方形成一半導體層。同樣作為示例，該半導體層可具有至少500 nm之厚度。
在一示例性實施例中，形成該第二超晶格可包括在高於600°C的溫度下形成該第二超晶格。依照另一示例，形成該第一超晶格可包括在低於600°C的溫度下形成該第一超晶格。在某些實施例中，該方法可更包括在該第一及第二超晶格上方形成一半導體頂蓋層。作為示例，所述加熱包括在包含氫、氮、氦、氬當中至少一者的環境下進行回火。同樣作為示例，該至少一非半導體單層可包含氧，而該基底半導體層可包含矽。
茲參考說明書所附圖式詳細說明示例性實施例，圖式中所示者為示例性實施例。不過，實施例可以許多不同形式實施，且不應解釋為僅限於本說明書所提供之特定示例。相反的，這些實施例之提供，僅是為了使本發明所揭示之發明內容更為完整詳盡。在本說明書及圖式各處，相同圖式符號係指相同元件，而撇號(‘)則用以標示不同實施方式中之類似元件。
整體而言，本發明涉及應用強化半導體超晶格形成半導體元件。在本發明中，該強化之半導體超晶格亦可稱為「MST層/薄膜」或「MST技術」。
詳言之，MST技術涉及進階的半導體材料，例如下文將進一步說明之超晶格25。申請人之理論認為(但申請人並不欲受此理論所束縛)，本說明書所述之超晶格結構可減少電荷載子之有效質量，並由此而帶來較高之電荷載子遷移率。有效質量之各種定義在本發明所屬技術領域之文獻中已有說明。為衡量有效質量之改善程度，申請人分別為電子及電洞使用了「導電性反有效質量張量」(conductivity reciprocal effective mass tensor) 及 ： 為電子之定義，且： 為電洞之定義，其中f為費米-狄拉克分佈(Fermi-Dirac distribution)，EF為費米能量(Fermi energy)，T為溫度，E(k,n)為電子在對應於波向量k及第n個能帶狀態中的能量，下標i及j係指直交座標x，y及z，積分係在布里羅因區(Brillouin zone，B.Z.)內進行，而加總則是在電子及電洞的能帶分別高於及低於費米能量之能帶中進行。
申請人對導電性反有效質量張量之定義為，一材料之導電性反有效質量張量之對應分量之值較大者，其導電性之張量分量 (tensorial component)亦較大。申請人再度提出理論(但並不欲受此理論所束縛)認為，本說明書所述之超晶格可設定導電性反有效質量張量之值，以增進材料之導電性，例如電荷載子傳輸之典型較佳方向。適當張量項數之倒數，在此稱為導電性有效質量(conductivity effective mass)。換句話說，若要描述半導體材料結構的特性，如上文所述，在載子預定傳輸方向上計算出電子／電洞之導電性有效質量，便可用於分辨出較佳之材料。
申請人已辨識出可用於半導體元件之改進材料或結構。更具體而言，申請人所辨識出之材料或結構所具有之能帶結構，其電子及／或電洞之適當導電性有效質量之值，實質上小於對應於矽之值。這些結構除了有較佳遷移率之特點外，其形成或使用之方式，亦使其得以提供有利於各種不同元件類型應用之壓電、焦電及／或鐵電特性，下文將進一步討論。
參考圖1及圖2，所述材料或結構是超晶格25的形式，其結構在原子或分子等級上受到控制，且可應用原子或分子層沉積之已知技術加以形成。超晶格25包含複數個堆疊排列之層群組45a～45n，如圖1之概要剖視圖所示。
如圖所示，超晶格25之每一層群組45a～45n包含複數個堆疊之基底半導體單層46，其界定出各別之基底半導體部份46a～46n與其上之一能帶修改層50。為清楚呈現起見，該能帶修改層50於圖1中以雜點表示。
如圖所示，該能帶修改層50包含一非半導體單層，其係被拘束在相鄰之基底半導體部份之一晶格內。「被拘束在相鄰之基底半導體部份之一晶格內」一語，係指來自相對之基底半導體部份46a～46n之至少一些半導體原子，透過該些相對基底半導體部份間之非半導體單層50，以化學方式鍵結在一起，如圖2所示。一般而言，此一組構可經由控制以原子層沉積技術沉積在半導體部份46a～46n上面之非半導體材料之量而成為可能，這樣，可用之半導體鍵結位置便不會全部(亦即非完全或低於100%之涵蓋範圍)被連結至非半導體原子之鍵結佔滿，下文將進一步討論。因此，當更多半導體材料單層46被沉積在一非半導體單層50上面或上方時，新沉積之半導體原子便可填入該非半導體單層下方其餘未被佔用之半導體原子鍵結位置。
在其他實施方式中，使用超過一個此種非半導體單層是可能的。應注意的是，本說明書提及非半導體單層或半導體單層時，係指該單層所用材料若形成爲塊狀，會是非半導體或半導體。亦即，一種材料(例如矽)之單一單層所顯現之特性，並不必然與形成爲塊狀或相對較厚層時所顯現之特性相同，熟習本發明所屬技術領域者當可理解。
申請人之理論認為(但申請人並不欲受此理論所束縛)，能帶修改層50與相鄰之基底半導體部份46a～46n，可使超晶格25在平行層之方向上，具有較原本為低之電荷載子適當導電性有效質量。換一種方向思考，此平行方向即正交於堆疊方向。該能帶修改層50亦可使超晶格25具有一般之能帶結構，同時有利地發揮作為該超晶格垂直上下方之多個層或區域間之絕緣體之作用。
再者，此超晶格結構亦可有利地作為超晶格25垂直上下方多個層之間之摻雜物及／或材料擴散之阻擋。因此，這些特性可有利地允許超晶格25為高K值介電質提供一界面，其不僅可減少高K值材料擴散進入通道區，還可有利地減少不需要之散射效應，並改進裝置行動性，熟習本發明所屬技術領域者當可理解。
本發明之理論亦認為，包含超晶格25之半導體元件可因為較原本為低之導電性有效質量，而享有較高之電荷載子遷移率。在某些實施方式中，因為本發明而實現之能帶工程，超晶格25可進一步具有對諸如光電元件等尤其有利之實質上之直接能帶間隙。
如圖所示，超晶格25亦可在一上部層群組45n上方包含一頂蓋層52。該頂蓋層52可包含複數個基底半導體單層46。作爲示例，該頂蓋層52可包含基底半導體的1及100個之間的單層46，較佳者為10至50個之間的單層。但在某些應用中，頂蓋層52可省略，或者可以使用大於100個單層的厚度。
每一基底半導體部份46a～46n可包含由 IV 族半導體、 III-V 族半導體及 II-VI 族半導體所組成之群組中選定之一基底半導體。當然， IV 族半導體亦包含 IV-IV 族半導體，熟習本發明所屬技術領域者當可理解。更詳細而言，該基底半導體可包含，舉例而言，矽及鍺當中至少一者。
每一能帶修改層50可包含由，舉例而言，氧、氮、氟、碳及碳-氧所組成之群組中選定之一非半導體。該非半導體亦最好具有在沈積下一層期間保持熱穩定之特性，以從而有利於製作。在其他實施方式中，該非半導體可為相容於給定半導體製程之另一種無機或有機元素或化合物，熟習本發明所屬技術領域者當能理解。更詳細而言，該基底半導體可包含，舉例而言，矽及鍺當中至少一者。
應注意的是，「單層(monolayer)」一詞在此係指包含一單一原子層，亦指包含一單一分子層。亦應注意的是，經由單一單層所提供之能帶修改層50，亦應包含層中所有可能位置未完全被佔據之單層(亦即非完全或低於100%之涵蓋範圍)。舉例來說，參照圖2之原子圖，其呈現以矽作為基底半導體材料並以氧作為能帶修改材料之一4／1重複結構。氧原子之可能位置僅有一半被佔據。
在其他實施方式及／或使用不同材料的情況中，則不必然是二分之一的佔據情形，熟習本發明所屬技術領域者當能理解。事實上，熟習原子沈積技術領域者當能理解，即便在此示意圖中亦可看出，在一給定單層中，個別的氧原子並非精確地沿著一平坦平面排列。舉例來說，較佳之佔據範圍是氧的可能位置有八分之一至二分之一被填滿，但在特定實施方式中其他佔據範圍亦可使用。
由於矽及氧目前廣泛應用於一般半導體製程中，故製造商將能夠立即應用本說明書所述之材質。原子沉積或單層沉積亦是目前廣泛使用之技術。因此，依照本發明之結合超晶格25之半導體元件，可立即加以採用並實施，熟習本發明所屬技術領域者當能理解。
申請人之理論認為(但申請人並不欲受此理論所束縛)，對一超晶格而言，例如所述矽／氧超晶格，矽單層之數目理想應為七層或更少，以使該超晶格之能帶在各處皆為共同或相對均勻，以實現所欲之優點。圖1及圖2所示之矽／氧 4／1重複結構，已經過模型化以表示電子及電洞在X方向上之較佳遷移率。舉例而言，電子(就塊狀矽而言具等向性)之計算後導電性有效質量為0.26，而X方向上的4／1 矽／氧超晶格之計算後導電性有效質量則為0.12，兩者之比為0.46。同樣的，在電洞之計算結果方面，塊狀矽之值為0.36，該4／1 矽／氧超晶格之值則為0.16，兩者之比為0.44。
雖然此種方向上優先(directionally preferential)之特點可有利於某些半導體元件，其他半導體元件亦可得益於遷移率在平行於層群組之任何方向上更均勻之增加。電子及電洞兩者之遷移率同時增加，或僅其中一種電荷載子遷移率之增加，亦皆可有其好處，熟習本發明所屬技術領域者當可理解。
超晶格25之4／1 矽／氧實施方式之較低導電性有效質量，可不到非超晶格25者之導電性有效質量之三分之二，且此情形就電子及電洞而言皆然。當然，超晶格25可更包括至少一種類型之導電性摻雜物在其中，熟習本發明所屬技術領域者當能理解。
茲另參考圖3說明依照本發明之具有不同特性之超晶格25’之另一實施方式。在此實施方式中，其重複模式為3／1／5／1。更詳細而言，最底下的基底半導體部份46a’有三個單層，第二底下的基底半導體部份46b’則有五個單層。此模式在整個超晶格25’重複。每一能帶修改層50’可包含一單一單層。就包含矽／氧之此種超晶格25’ 而言，其電荷載子遷移率之增進，係獨立於該些層之平面之定向。圖3中其他元件在此未提及者，係與前文參考圖1所討論者類似，故不再重複討論。
在某些元件實施方式中，其超晶格之每一基底半導體部份可為相同數目之單層之厚度。在其他實施方式中，其超晶格之至少某些基底半導體部份可為相異數目之單層之厚度。在另外的實施方式中，其超晶格之每一基底半導體部份可為相異數目之單層之厚度。
圖4A-4C呈現使用密度功能理論(Density Functional Theory, DFT)計算出之能帶結構。在本發明所屬技術領域中廣為習知的是，DFT通常會低估能帶間隙之絕對值。因此，間隙以上的所有能帶可利用適當之「剪刀形更正」(scissors correction)加以偏移。不過，能帶的形狀則是公認遠較為可靠。縱軸之能量應從此一角度解釋之。
圖4A呈現塊狀矽 (以實線表示)及圖1之4／1 矽／氧超晶格25 (以虛線表示)兩者由迦碼點(G)計算出之能帶結構。圖中該些方向係指該4／1 矽／氧結構之單位晶格(unit cell)而非指矽之一般單位晶格，雖然圖中之方向(001)確實對應於一般矽單位晶格之方向(001)，並因此而顯示出矽導帶最小值之預期位置。圖中方向(100)及方向(010)係對應於一般矽單位晶格之方向(110)及方向(-110)。熟習本發明所屬技術領域者當可理解，圖中之矽能帶係被摺疊收攏，以便在該4／1 矽／氧結構之適當反晶格方向(reciprocal lattice directions)上表示。
由圖中可見，與塊狀矽相較，該4／1 矽／氧結構之導帶最小值係位於G點，而其價帶最小值則出現在方向(001)上布里羅因區之邊緣，吾人稱為Z點之處。吾人亦可注意到，與矽之導帶最小值曲率比較下，該4／1 矽／氧結構之導帶最小值之曲率較大，此係因額外氧層引入之微擾(perturbation)造成能帶分裂(band splitting)之故。
圖4B呈現塊狀矽(實線)及該4／1 矽／氧超晶格25 (虛線)兩者由Z點計算出之能帶結構。此圖描繪出價帶在方向(100)上之增加曲率。
圖4C呈現塊狀矽(實線)及圖3之5／1／3／1 矽／氧超晶格25’ (虛線)兩者由迦碼點及Z點計算出之能帶結構之曲線圖。由於該5／1／3／1 矽／氧結構之對稱性，在 方向(100)及方向(010)上計算出之能帶結構是相當的。因此，在平行於各層之平面中，亦即垂直於堆疊方向(001)上，導電性有效質量及遷移率可預期為等向性。請注意，在該5／1／3／1 矽／氧之實施例中，導帶最小值及價帶最大值兩者皆位於或接近Z點。
雖然曲率增加是有效質量減少的一個指標，但適當的比較及判別可經由導電性反有效質量張量之計算而進行。此使得本案申請人進一步推論，該5／1／3／1超晶格25’實質上應為直接能帶間隙。熟習本發明所屬技術領域者當可理解，光躍遷(optical transition)之適當矩陣元素(matrix element)是區別直接及間接能帶間隙行為之另一指標。
使用前述技術可製作先進半導體元件，其使用不同組構的MST層，以使非半導體原子從一個或多個超晶格向另一個或多個超晶格遷移，從而在超晶格沉積之後增加其內部的非半導體原子數目。茲參考圖5的半導體元件120說明一示例實施方式，本發明之方法包括在底材121上沉積第一「較不穩定」超晶格層125a(其係指非半導體材料之熱穩定性)，接著在該較不穩定超晶格層上沉積第二「較穩定」超晶格層125b。在第二超晶格125b上形成頂蓋層152，接著加熱這些層以使第一超晶格125a的非半導體原子朝向第二超晶格125b的非半導體單層遷移。
茲另參考圖6及圖7之流程圖170說明一替代實施方案，該方法從方框171處開始，其中第一及第三較不穩定超晶格125a’、125c’係在第二較穩定超晶格層125b’之任一側上形成(亦即第二超晶格係夾在圖示垂直堆疊中的第一及第三超晶格層之間)，參方框172至174。詳細而言，與在高於600 oC溫度下添加氧(oxygen dosed)的MST層相比，在低於600 oC溫度下添加氧的MST層之排列通常更理想(平坦)，因為在高於600 oC的溫度下，氧更容易形成片狀物(oxygen platelet)或團簇(clusters)(假設所有其他製作條件皆相同)。
在這方面，「平坦」一詞係指在矽原子之間幾乎所有的理想位置中，氧原子更均勻地吸收到矽的次表面位置中，而不是聚集成片狀島狀物。然而，被綁在這些平面般結構中的氧，對熱回火的穩定性通常低於聚結成片狀的氧。應注意的是，其他因素亦可能影響穩定性，例如單層劑量(monolayer dose)及單層間的間距。
在形成第二超晶格125b’(其爲夾於較不穩定MST層125a’、125c’之間的較穩定MST層)之後，在方框175處對整個超晶格層之堆疊進行回火處理。作為示例，該回火可以在H 2、N 2、He、Ar等環境下進行。該環境中亦可能包含其他氣體。在回火期間，氧會經歷類似Spinodal相分離(spinodal decomposition)之擴散過程，氧原子沿濃度梯度(concentration gradient)向上擴散，以在第二(較穩定)MST層125b’的位置處界定出氧原子之累積，而使第二超晶格具有的氧原子數目比在其形成過程中最初沉積的氧原子更多，從而提供類似埋置絕緣層之強化絕緣特性。此方法可有利地允許超晶格125、125’具有較高的氧濃度，但可避免若在基底半導體部份46a-46n磊晶生長之間沉積較大量氧時會出現的缺陷。換言之，若試圖直接生長具有如此高氧濃度之MST層，可能會造成不樂見之高度缺陷。
雖然前述示例為一個或兩個較不穩定的MST層鄰接一個較穩定的MST層，但其他數目的較穩定/較不穩定超晶格亦可用於不同的實施例中，熟習本發明所屬技術領域者當可理解。此外，雖然示例中為矽及氧，但其他半導體及非半導體材料亦可使用，已如前述。舉例而言，在某些實施例中，可利用氮使氧在期待的位置穩定下來，下文將進一步討論。此外，在某些實施例中，多個不同的MST層堆疊可位於不同位置，以界定出超過一個的埋置絕緣層。
如圖所示，圖7之方法更包括透過高溫生長製程，形成相對厚的頂蓋層(例如500 nm或更厚)，例如在高於1000°C的溫度下持續超過30秒，詳言之在1100°C的溫度下持續一分鐘或更久(方框176)。這種厚度在某些半導體製程中很常見，且超晶格125b、125b’有利地能夠在所需的持續時間中承受這種高溫處理，但使用常規配方形成的MST層不太可能在這類持續時間中承受所述高溫處理。如圖所示，圖7之方法於方框177結束，但此時通常可進行額外的加工，以製作如下文所述之最終元件。
茲參考圖8至圖22，說明使用圖7所示之方法製作不同MST薄膜的結果。在以下示例中，不同批次(run)使用的是不同薄膜配方或組構，下文將進一步討論。舉例而言，不同批次可能使用不同數目的重複層群組、群組中不同數目的半導體單層(例如，4/1、3/1至5/1、10/1等)，及/或不同MST層中不同類型的半導體及/或非半導體材料，下文將參考各製程示例進一步討論。此外，以下示例係使用回蝕刻(etch-back)處理以製作較少缺陷之MST薄膜。關於回蝕刻方法的更多細節，可在美國專利第10,566,191號及第10,811,498號中找到，各該專利已讓與本案申請人且其全部內容茲此併入成為本說明書之一部。在以下示例中，這種透過回蝕刻所形成之MST薄膜將稱為「MEGA」MST層。
首先參考圖8之圖表180及圖9之表格182，圖6所示結構之第一示例實施例生長了一系列MEGA1 (10/1) + MEGA6 (2/1) + MEGA1 (10/1) 的MST層及175Å的矽頂蓋。該堆疊在H 2環境中於1000°C溫度下進行持續五分鐘的回火。接著在N 2環境中於900°C的溫度下，對包括頂蓋層的整個堆疊進行生長後回火。MEGA6是MST製程的一個例子，其容易形成較穩定的片狀MST層，而MEGA1是一個MST製程的另一個例子，其容易形成較理想的平面狀MST層(熱穩定性較差)。在圖180中，曲線5063繪示回火前MEGA6 MST薄膜中的氧(氧16)濃度，而曲線5064繪示生長後H 2回火之後的氧濃度。此製作批次證實，由於從MEGA1收集到一些丟失的氧，因此氧有利地聚集在MEGA6層上，使MEGA6層中的氧增加2.1倍(在圖8中深度約44 nm處)。
茲另參考圖10之圖表184及圖11之表格186，說明圖6所示結構之另一示例實施例，其係生長一系列MEGA1 (10/1) + MEGA6 (2/1) + MEGA1 (10/1) 的MST層，但矽頂蓋的厚度增加為290Å。此外，生長後回火在1000°C的溫度下進行持續300秒。圖表184繪示頂蓋厚度175Å及290Å時，中間MST薄膜劑量損失點(MST film dose loss points)185、頂部MST薄膜劑量損失點186、底部MST薄膜劑量損失點187，及整體MST薄膜劑量損失點188。可注意到，較厚頂蓋層的中心峰值(center peak of interest)具有較少的劑量增益(111%與103%增益)。此外，兩種頂蓋厚度之總劑量相似(26%與27%損失)。所述結果繪示於表格186中。
茲參考圖12之表格190，說明與圖11相似之另一製作梯次，但其中頂部MEGA1堆疊改成減少五個循環(亦即為MEGA1 (10/1) + MEGA6 (2/1) + MEGA1 (5/1)的 MST層+ 290Å頂蓋之堆疊)。這使得基線的中間MST層劑量減少9%，即使MEGA6層未經修飾。假設此差異不是二次離子質譜(SIMS)的誤差，即表示將頂層數目減少至五個循環，並不會顯著減少中間MEGA6層的氧劑量增益。
茲參考圖13之表格192，說明與圖11相似之另一製作梯次，但其包括在生長後H 2回火之前進行原生氧化物生長(亦即為MEGA1 (10/1) + MEGA6 (2/1) + MEGA1 (10/1) 的MST層+ 290Å頂蓋之堆疊)。詳細而言，在如圖所示之梯次5113中，在進行5分鐘的1000 oC回火之前，晶圓先被卸載並允許原生氧化物形成一天。這將使中間MST薄膜的劑量增益，低於薄頂蓋被回火之基線5064，但其劑量比厚頂蓋被回火之前述示例(5114)多5%。換言之，回火前的原生氧化物生長被發現對製程的影響相對小。
茲參考圖14之表格194，說明與圖11相似之另一製作梯次，但其在1000°C的溫度下進行300秒、150秒及600秒之一系列生長後H 2回火(亦即為MEGA1 (10/1) + MEGA6 (2/1) + MEGA1 (10/1) 的MST層+ 290Å頂蓋之堆疊)。從表格194可看出，此製作梯次證明峰值氧劑量在持續十分鐘的回火之後仍會增加。而且，峰值氧濃度在最長的回火時間之後增加了10%。參考圖15的圖表260及圖16的圖表265，將更容易理解此結果。圖表260對應於MEGA1 (10/1) + MEGA6 (2/1) + MEGA1 (10/1) MST層 + 290Å頂蓋，其在1000°C溫度下進行300秒、150秒及600秒之延長H 2回火，圖表265則對應於MEGA1 (10/1) + MEGA6 (2/1) + MEGA1 (5/1) MST層 + 290Å頂蓋之前述實施例，其同樣在1000°C的溫度下進行持續300秒、150秒及600秒之延長H 2回火。點261、266代表中間MST薄膜氧(氧16)劑量損失；點262、267代表頂部MST薄膜氧劑量損失；點263、268代表底部薄膜氧劑量損失；而點264、269代表全部MST薄膜氧劑量損失。在這兩種情況下，峰值氧劑量在十分鐘回火之後仍然增加，而峰值氧濃度只有些微變化。
茲參考圖17之表格270，說明與圖14所示製程相同之一製程，但其包括更長時間的1000 oC回火，以找出氧劑量飽和及/或減少的時機。詳細而言，該生長後回火包括300秒的第一次H 2回火，接著是1小時的N 2回火。這使得中間MST薄膜的峰值氧劑量增加121%(加上氮雜質則為135%)。
茲參考圖18之表格272，說明另一類似製作梯次，但其包括H 2+ N 2+ H 2之一系列生長後回火(MEGA1 (10/1) + MEGA6 (2/1) + MEGA1 (10/1) MST層+ 290Å頂蓋)。詳言之，一晶圓在N 2回火後於1000°C溫度下回火300秒，另一晶圓在N 2回火後於1100°C溫度下回火120秒。如圖19之圖表274所證明，這些嚴苛的回火證明了中間MST層的穩定性。在N 2回火後對中間MST層進行的穩定性檢查證明，氮可有利地使MST層穩定在1100°C的溫度下烘烤長達2分鐘。關於在MST薄膜中使用氮的更多細節，可在美國專利公告第2020/0135489號找到，該專利已讓與本案申請人且其全部內容茲此併入成為本說明書之一部。
茲參考圖20之表格276，說明又另一示例性實施方式，其係進行另一類似的製作梯次，但增加中間層(MEGA6)的氧添加時間(MEGA1 (10/1) + MEGA6 (2/1) + MEGA1 (10/1) MST層+ 290Å頂蓋)。詳細而言，中間(MEGA6)MST薄膜的添加時間從前述示例的13秒增加為19秒。在300秒的1000 oC回火後，中間MST層的氧劑量從新基線增加了120%，或是從原始的13秒基線梯次5063增加了155%。這些結果繪示於圖21之圖表278中。
茲參考圖22之圖表280，說明又另一示例性實施方式，其係進行與圖20及圖21類似的製作梯次，但增加在N 2環境下進行生長後回火。在300秒的1000°C回火後，中間MST層劑量從新基線增加了120%。該N 2回火對總氧劑量的影響相對小，且峰值氧濃度達到5.75E21 atoms/cm 3(11.5原子百分比)。從所示結果可得知，N 2回火有助於使樣本中的氧原子穩定，加上N 2回火添加額外的雜質，使中間MST層的矽晶格中的雜質總共超過12原子百分比。
總之，前述製程提供一種有利方式來形成埋置於矽中並具有強化絕緣特性之磊晶MST層，但不會在MST層中產生程度無法控制之缺陷。作為示例，矽間隔層可介於1與30埃之間，但某些實施例可使用更寬的間隔。各MST層之添加(dosing)可在1/4至小於一個完整單層的範圍內，亦可隨每次循環減少劑量，但這麼做可能需要更多的MST供體層。一般而言，此種設置方式，可使氧會積聚其上的層具有更高劑量及/或更穩定。這將有助於驅使氧在目標區域聚積。此外，前述製程亦可使用氮，而在示例中氮係透過生長後氫回火而加以利用。亦可使用硝酸(NO)或聯胺(H 4N 2)以形成氮單層及/或氮氧單層。本發明有利的是，MST層的生長溫度範圍不需要從習知的製作流程進行改變，且回火溫度可在，舉例而言，700 oC至1100 oC範圍內，詳言之在900 oC至1000 oC範圍內。在某些實施例中，亦可使用雷射回火、快速熱處理(RTP)或溫度900 oC至1200 oC之間的非常快速的尖峰回火(spike anneal)。
前述示例之薄膜堆疊都是10/1 + 2/1 + 10/1 (MEGA1 + MEGA6 + MEGA1)或10/1 + 2/1 + 5/1的層組構。然而，其他層組合或層類型亦可使用，熟習本發明所屬技術領域者當可理解。強化氧MST薄膜(enhanced oxygen MST film)亦可使用氧+碳/碳氧組構而形成，其在2021年7月2日提交之申請人案件編號(attorney docket number)第6260056號專利申請案有進一步說明，其全部內容茲此併入成為本說明書之一部。在其他示例性實施例中，矽28及/或氧18材料亦可與前述強化氧MST薄膜結合，相關說明分別見於2021年4月21日提交之美國專利申請案第17/236,329及17/236,289號， 2021年5月26日提交之美國專利申請案第17/330,860及17/330,831號，各該專利案已讓與本案申請人且其全部內容茲此併入成為本說明書之一部。
作為示例，依照前述方法形成之富含氧MST層的應用包括，但不限於：SOI(絕緣體上矽)；用於減少相鄰元件間的寄生電容(parasitic capacitance)之局部原位絕緣體；共振穿隧二極體(RTD)；蝕刻停止物；位於強化氧層上方及下方之3D元件(例如FINFET)；深接面(deep junction)控制；污染吸除之金屬及摻雜物(例如摻雜物阻擋)；遷移率增強；磊晶電阻器(epitaxial resistor)。
詳細而言，茲參考圖23說明一示例性半導體元件(MOSFET)220，其可包含依照前述方法形成之強化氧超晶格225。如圖所示，MOSFET 220包括底材221、源極區/汲極區222、223、源極延伸部/汲極延伸部226、227，及介於延伸部之間由氧及碳/碳氧超晶格225提供之通道區。該通道可全部或部分形成於超晶格225內部。源極矽化物層/汲極矽化物層230、231及源極接點/汲極接點232、233覆蓋在源極區/汲極區上方，熟習本發明所屬技術領域者當可理解。虛線234a、234b所示區域為視情況殘留的部分，這些部分最初係與超晶格225一起形成，但後來被重度摻雜。在其他實施方式中，該些殘留超晶格區234a、234b可能不存在，熟習本發明所屬技術領域者當可理解。如圖所示，一閘極235包含閘極絕緣層237，其毗鄰超晶格225所提供之通道，以及該閘極絕緣層上面之閘電極層236。圖中繪示的MOSFET 220亦提供側壁間隔件240、241。
茲參考圖24，依照另一示例，半導體元件300可包含根據前述方法形成之強化氧超晶格325，該超晶格作為摻雜物擴散阻擋超晶格使用，以有利地提升表面摻雜濃度，從而在原位摻雜磊晶處理期間，藉由防止摻雜物擴散至元件之通道區330中而允許更高的N D(金屬/半導體界面處之活性摻雜物濃度)。更詳細而言，元件300概要地包含一半導體層或底材301、形成於該半導體層中隔開的源極區與汲極區302、 303及在二者間延伸之通道區330。如圖所示，摻雜物擴散阻擋超晶格325延伸穿過源極區302，將其劃分為下源極區304及上源極區305，並延伸穿過汲極區303，將其劃分為下汲極區306及上汲極區307。
摻雜物擴散阻擋超晶格325在概念上亦可視為源極區302內部的源極摻雜物擴散阻擋超晶格、汲極區303內部的汲極摻雜物擴散阻擋超晶格，及通道區330下方的本體摻雜物擴散阻擋超晶格，雖然在此組構中，這三者都是透過在整個底材301上以MST材料進行單一地毯式沉積成為連續薄膜而提供。位於摻雜物阻擋超晶格325上方的半導體材料(上源極區/上汲極區305、307和通道區330被定義於其中)，可在摻雜物阻擋超晶格325上磊晶生長為厚的超晶格頂蓋層或塊狀半導體層(bulk semiconductor layer)，舉例而言。在圖示實施例中，上源極區/上汲極區305、307可分別與此半導體層之上表面齊平(亦即被植入該層內)。
這樣，上源極區/上汲極區305、307可有利地具備與下源極區/下汲極區304、306相同之導電性，但較高之摻雜物濃度。在圖示實施例中，上源極區/上汲極區305、307與下源極區/下汲極區304、306為用於N型通道元件之N型摻雜，但該些區亦可為用於P型通道元件之P型摻雜。表面摻雜物可透過諸如離子植入而引入。然而，摻雜物擴散被擴散阻擋超晶格325的MST薄膜材料減少了，因其捕捉了離子植入所引入，促成摻雜物擴散之點缺陷(point defects)/間隙子(interstitials)。
如圖所示，半導體元件300更包含通道區330上一閘極308。如圖所示，該閘極包含閘極絕緣層309與閘電極310。圖中示例亦提供側壁間隔件311。關於元件300及其他可使用氧強化超晶格之類似結構的更多細節，可在授予Takeuchi等人的美國專利第10,818,755號中找到，該專利已讓與本案申請人且其全部內容茲此併入成為本說明書之一部。
茲參考圖24，說明可使用前述方法形成之強化氧超晶格325之半導體元件400之另一示例實施例。詳細而言，在圖示實施例中，源極與汲極摻雜物擴散阻擋超晶格425s、425d二者有利地透過異質磊晶薄膜集成(hetero-epitaxial film integration)提供蕭特基能障高度調節(Schottky barrier height modulation)。更詳細而言，下源極區與下汲極區404、406包含與上源極區與上汲極區405、407不同之材料。在此示例中，下源極區與下汲極區404、406為矽，上源極區與上汲極區405、407為SiGeC，但不同實施例可使用不同材料。下金屬層(Ti) 442、443係形成於上源極區與上汲極區(SiGeC層) 405、407上。上金屬層(Co) 444、445係分別形成於下金屬層442、443上。由於MST材料可有效整合異質磊晶半導體材料，因此將碳(1-2%)加入矽或矽上矽鍺(SiGe on Si)可誘發正導帶偏移(positive conduction band offset)。更詳細而言，此為可有效降低蕭特基能障高度之SiGeC/MST/n+矽結構。關於元件400的更多細節載於前述‘755專利中。
此外，進行蝕刻是許多半導體元件製程中的一個重要製作步驟。在某些情況下，蝕刻必須均勻，但在其他情況下，蝕刻最好具有選擇性或在特定深度時停止。環繞式閘極(GAA)元件的製作即為一例，其通常要生長矽和矽鍺交替之堆疊，以在後續製程中選擇性蝕去矽鍺只留下矽，然後在矽周圍形成閘極。關於可包含強化氧超晶格之示例性GAA裝置的更多細節，可在前述之申請人案件編號第6260056號中找到。強化氧超晶格亦可用在其他元件中，例如某些感光元件或射頻元件等，理想者為去除所需元件下方的矽，或將矽蝕刻至特定深度。此外還有許多示例，本發明所屬技術領域者應當熟悉。
常規的MST矽配方可使其蝕刻速率與一般矽非常類似。然而，相較於一般矽，本說明書所述之強化氧MST薄膜可提供顯著不同的蝕刻速率，因此這種薄膜可用於選擇性蝕刻或蝕刻停止之應用。亦可預期的是，將其他元素加入此薄膜中，可促成可用於表示給定蝕刻之終點(end point)的「信號」產生，熟習本發明所屬技術領域者當可理解。
熟習本發明所屬技術領域者將受益於本說明書揭示之內容及所附圖式而構思出各種修改及其他實施方式。因此，應了解的是，本發明不限於本說明書所述之特定實施方式，且相關修改及實施方式均落入以下申請專利範圍所界定之範疇。
21,21’:底材 25,25’:超晶格 45a~45n,45a’~45n’:層群組 46,46’:基底半導體單層 46a~46n,46a’~46n’:基底半導體部份 50,50’:能帶修改層 52,52’:頂蓋層 120:半導體元件 121:底材 125:超晶格 125a,125a':第一超晶格層 125b,125b':第二超晶格層 125c':第三超晶格層 152,552:頂蓋層 185,186,187,188,261,262,263,264,267,268,269:MST薄膜劑量損失點 220:平面MOSFET 221,301:底材 222,302:源極區 223,303:汲極區 225:超晶格 226:源極延伸部 227:汲極延伸部 230:源極矽化物層 231:汲極矽化物層 232:源極接點 233:汲極接點 234a,234b:殘留超晶格區 235,308:閘極 236:閘電極層 237,309:閘極絕緣層 240,241,311:側壁間隔件 300,400:半導體元件 304,404:下源極區 305,405:上源極區 306,406:下汲極區 307,407:上汲極區 310:閘電極 325:摻雜物擴散阻擋超晶格 330:通道區 425s:源極摻雜物擴散阻擋超晶格 425d:汲極摻雜物擴散阻擋超晶格 442,443:下金屬層 444,445:上金屬層
圖1為依照一示例實施例之半導體元件用超晶格之放大概要剖視圖。
圖2為圖1所示超晶格之一部份之透視示意原子圖。
圖3為依照另一示例實施例之超晶格放大概要剖視圖。
圖4A為習知技術之塊狀矽及圖1-2所示之4／1 矽／氧超晶格兩者從迦碼點(G)計算所得能帶結構之圖。
圖4B為習知技術之塊狀矽及圖1-2所示之4／1 矽／氧超晶格兩者從Z點計算所得能帶結構之圖。
圖4C為習知技術之塊狀矽及圖3所示之5／1／3／1 矽／氧超晶格兩者從G點與Z點計算所得能帶結構之圖。
圖5及圖6爲依照一示例性方法使用具不同非半導體熱穩定性超晶格製作之半導體元件之概要剖視圖。
圖7爲依照示例實施例製作圖6元件之相關步驟流程圖。
圖8爲依照習知方法及依照圖7實施例所製作之半導體元件的原子濃度與深度之圖表。
圖9爲對應於圖8之不同氧濃度表格。
圖10爲圖7實施例之氧變化與頂蓋厚度圖表。
圖11爲對應於圖10之不同氧濃度表格。
圖12爲對應於圖7實施例之不同氧濃度表格。
圖13爲對應於包含原生氧化物生長及H2回火之圖7實施例之不同氧濃度表格。
圖14爲對應於包含生長後H2回火之圖7實施例之不同氧濃度表格。
圖15及圖16爲對應於圖14方法之氧變化與回火時間圖表。
圖17爲對應於包含H2及N2回火之圖7實施例之不同氧濃度表格。
圖18爲對應於包含H2 + N2 + H2回火之圖7實施例之不同氧濃度表格。
圖19爲對應於圖18方法之原子濃度與深度圖表。
圖20爲對應於包含增加氧給料時間之圖7實施例之不同氧濃度表格。
圖21爲對應於圖20方法之原子濃度與深度圖表。
圖22爲對應於包含增加氧給料時間並使用N2回火之圖7實施例之原子濃度與深度圖表。
圖23爲半導體元件之概要剖視圖，其包含依照圖7方法所製作之超晶格通道。
圖24爲半導體元件之概要剖視圖，其包含依照圖7方法所製作，將半導體層劃分為具有相同導電類型及不同摻雜物濃度的區域之超晶格。
圖25爲半導體元件之概要剖視圖，其包含依照圖7方法所製作之超晶格，且該超晶格上方設有金屬接觸層。
120:半導體元件
121:底材
125:超晶格
125a:第一超晶格層
125b:第二超晶格層
152:頂蓋層

Claims (22)

  1. 一種用於製作一半導體元件之方法，該方法包括：形成第一超晶格及第二超晶複數個堆疊之基底半導體單層，其界定出一基底半導體部份，以及被拘束在相鄰的基底半導體部份之一晶格內之至少一非半導體單層，就各該超晶格內部的非半導體原子而言，該第二超晶格較該第一超晶格具有更大熱穩定性；及回火該第一及第二超晶格，以使該第一超晶格的非半導體原子朝向該第二超晶格之至少一非半導體單層遷移。
  2. 如請求項1之方法，其中該第一超晶格在該第二超晶格下方；該方法更包括在該第二超晶格上方形成第三超晶格，該第三超晶格包含複數個堆疊之層群組，各層群組包含複數個堆疊之基底半導體單層，其界定出一基底半導體部份，以及被拘束在相鄰的基底半導體部份之一晶格內之至少一非半導體單層；其中就非半導體原子而言，該第二超晶格較該第三超晶格具有更大熱穩定性。
  3. 如請求項1之方法，其更包括在至少1000℃的溫度下及持續至少30秒的時間，於該第一及第二超晶格上方形成一半導體層。
  4. 如請求項1之方法，其中該半導體層具有至少500nm的厚度。
  5. 如請求項1之方法，其中形成該第二超晶格包括在高於600℃的溫度下形成該第二超晶格。
  6. 如請求項1之方法，其中形成該第一超晶格包括在低於600℃的溫度下形成該第一超晶格。
  7. 如請求項1之方法，其更包括在該第一及第二超晶格上方形成一半導體頂蓋層。
  8. 如請求項1之方法，其中所述回火包括在包含氫、氮、氦、氬當中至少一者的環境下進行回火。
  9. 如請求項1之方法，其中該第一及第二超晶格之至少一非半導體單層包含氧。
  10. 如請求項1之方法，其中該第一及第二超晶格之基底半導體層包含矽。
  11. 一種用於製作一半導體元件之方法，該方法包括：在一半導體層上形成第一超晶格；在該第一超晶格上形成第二超晶格；在該第二超晶格上形成第三超晶格，該第一、第二及第三超晶格分別包含複數個堆疊之層群組，各層群組包含複數個堆疊之基底半導體單層，其界定出一基底半導體部份，以及被拘束在相鄰的基底半導體部份之一晶格內之至少一非半導體單層，且就各該超晶格內部的非半導體原子而言，該第二超晶格較該第一及第三超晶格具有更大熱穩定性；回火該第一、第二及第三超晶格以使該第一及第三超晶格之非半導體原子朝向該第二超晶格之至少一非半導體單層遷移；及在至少1000℃的溫度下及持續至少30秒的時間，於該第三超晶格上方形成一半導體層。
  12. 如請求項11之方法，其中該半導體層具有至少500nm的厚度。
  13. 如請求項11之方法，其中形成該第二超晶格包括在高於600℃的溫度下形成該第二超晶格。
  14. 如請求項11之方法，其中形成該第一及第三超晶格包括在低於600℃的溫度下形成該第一及第三超晶格。
  15. 如請求項11之方法，其更包括在該第一及第二超晶格上方形成一半導體頂蓋層。
  16. 如請求項11之方法，其中所述回火包括在包含氫、氮、氦、氬當中至少一者的環境下進行回火。
  17. 一種用於製作一半導體元件之方法，該方法包括：形成第一超晶格及第二超晶格使其相鄰於一半導體層且各自包含複數個堆疊之層群組，各層群組包含複數個堆疊之基底半導體單層，其界定出一基底半導體部份，以及被拘束在相鄰的基底半導體部份之一晶格內之至少一非半導體單層，就各該超晶格內部的非半導體原子而言，該第二超晶格較該第一超晶格具有更大熱穩定性；及回火該第一及第二超晶格，以使該第一超晶格的非半導體原子朝向該第二超晶格之至少一非半導體單層遷移；形成該第二超晶格包括在高於600℃的溫度下形成該第二超晶格，且形成該第一超晶格包括在低於600℃的溫度下形成該第一超晶格。
  18. 如請求項17之方法，其中該第一超晶格在該第二超晶格下方；該方法更包括在該第二超晶格上方形成第三超晶格，該第三超晶格包含複數個堆疊之層群組，各層群組包含複數個堆疊之基底半導體單層，其界定出一基底半導體部份，以及被拘束在相鄰的基底半導體部份之一晶格內之至少一非半導體 單層；其中就非半導體原子而言，該第二超晶格較該第三超晶格具有更大熱穩定性。
  19. 如請求項17之方法，其更包括在至少1000℃的溫度下及持續至少30秒的時間，於該第一及第二超晶格上方形成一半導體層。
  20. 如請求項19之方法，其中該半導體層具有至少500nm的厚度。
  21. 如請求項17之方法，其更包括在該第一及第二超晶格上方形成一半導體頂蓋層。
  22. 如請求項17之方法，其中所述回火包括在包含氫、氮、氦、氬當中至少一者的環境下進行回火。
TW110124337A 2020-07-02 2021-07-02 使用具不同非半導體熱穩定性之超晶格製作半導體元件之方法 TWI823111B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063047365P 2020-07-02 2020-07-02
US63/047,365 2020-07-02
US17/305,192 US20220005706A1 (en) 2020-07-02 2021-07-01 Method for making a semiconductor device using superlattices with different non-semiconductor thermal stabilities
US17/305,192 2021-07-01

Publications (2)

Publication Number Publication Date
TW202217968A TW202217968A (zh) 2022-05-01
TWI823111B true TWI823111B (zh) 2023-11-21

Family

ID=77104150

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110124337A TWI823111B (zh) 2020-07-02 2021-07-02 使用具不同非半導體熱穩定性之超晶格製作半導體元件之方法

Country Status (5)

Country Link
US (1) US20220005706A1 (zh)
EP (1) EP4154320A1 (zh)
CN (1) CN115868004A (zh)
TW (1) TWI823111B (zh)
WO (1) WO2022006396A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11837634B2 (en) 2020-07-02 2023-12-05 Atomera Incorporated Semiconductor device including superlattice with oxygen and carbon monolayers
WO2022187462A1 (en) 2021-03-03 2022-09-09 Atomera Incorporated Radio frequency (rf) semiconductor devices including a ground plane layer having a superlattice and associated methods

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180138106A1 (en) * 2016-11-11 2018-05-17 The Johns Hopkins University Superlattice Structures for Thermoelectric Devices
TW201820621A (zh) * 2016-08-08 2018-06-01 安托梅拉公司 包含具電子平均自由路徑控制層之共振穿隧二極體結構之半導體元件及其相關方法
TW201831741A (zh) * 2017-02-22 2018-09-01 晶元光電股份有限公司 氮化物半導體磊晶疊層結構及其功率元件
TW202016977A (zh) * 2018-10-26 2020-05-01 世界先進積體電路股份有限公司 高電子遷移率電晶體裝置及其製造方法
TW202025481A (zh) * 2018-11-16 2020-07-01 美商安托梅拉公司 用於製作具有降低接觸電阻之半導體元件之方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61210679A (ja) 1985-03-15 1986-09-18 Sony Corp 半導体装置
US5216262A (en) 1992-03-02 1993-06-01 Raphael Tsu Quantum well structures useful for semiconductor devices
US5357119A (en) 1993-02-19 1994-10-18 Board Of Regents Of The University Of California Field effect devices having short period superlattice structures using Si and Ge
US5561302A (en) 1994-09-26 1996-10-01 Motorola, Inc. Enhanced mobility MOSFET device and method
US6376337B1 (en) 1997-11-10 2002-04-23 Nanodynamics, Inc. Epitaxial SiOx barrier/insulation layer
JP3443343B2 (ja) 1997-12-03 2003-09-02 松下電器産業株式会社 半導体装置
GB9905196D0 (en) 1999-03-05 1999-04-28 Fujitsu Telecommunications Eur Aperiodic gratings
US20020100942A1 (en) 2000-12-04 2002-08-01 Fitzgerald Eugene A. CMOS inverter and integrated circuits utilizing strained silicon surface channel MOSFETs
EP1428262A2 (en) 2001-09-21 2004-06-16 Amberwave Systems Corporation Semiconductor structures employing strained material layers with defined impurity gradients and methods for fabricating same
JP5845143B2 (ja) * 2012-06-29 2016-01-20 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、および、エピタキシャルシリコンウェーハ
US8841750B2 (en) * 2012-07-18 2014-09-23 International Business Machines Corporation Local wiring for a bipolar junction transistor including a self-aligned emitter region
WO2015077580A1 (en) * 2013-11-22 2015-05-28 Mears Technologies, Inc. Semiconductor devices including superlattice depletion layer stack and related methods
US9558939B1 (en) * 2016-01-15 2017-01-31 Atomera Incorporated Methods for making a semiconductor device including atomic layer structures using N2O as an oxygen source
US10727049B2 (en) * 2018-03-09 2020-07-28 Atomera Incorporated Method for making a semiconductor device including compound semiconductor materials and an impurity and point defect blocking superlattice
US10811498B2 (en) 2018-08-30 2020-10-20 Atomera Incorporated Method for making superlattice structures with reduced defect densities
US10566191B1 (en) 2018-08-30 2020-02-18 Atomera Incorporated Semiconductor device including superlattice structures with reduced defect densities
US20200135489A1 (en) 2018-10-31 2020-04-30 Atomera Incorporated Method for making a semiconductor device including a superlattice having nitrogen diffused therein
US10818755B2 (en) 2018-11-16 2020-10-27 Atomera Incorporated Method for making semiconductor device including source/drain dopant diffusion blocking superlattices to reduce contact resistance

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201820621A (zh) * 2016-08-08 2018-06-01 安托梅拉公司 包含具電子平均自由路徑控制層之共振穿隧二極體結構之半導體元件及其相關方法
US20180138106A1 (en) * 2016-11-11 2018-05-17 The Johns Hopkins University Superlattice Structures for Thermoelectric Devices
TW201831741A (zh) * 2017-02-22 2018-09-01 晶元光電股份有限公司 氮化物半導體磊晶疊層結構及其功率元件
TW202016977A (zh) * 2018-10-26 2020-05-01 世界先進積體電路股份有限公司 高電子遷移率電晶體裝置及其製造方法
TW202025481A (zh) * 2018-11-16 2020-07-01 美商安托梅拉公司 用於製作具有降低接觸電阻之半導體元件之方法

Also Published As

Publication number Publication date
US20220005706A1 (en) 2022-01-06
WO2022006396A1 (en) 2022-01-06
CN115868004A (zh) 2023-03-28
EP4154320A1 (en) 2023-03-29
TW202217968A (zh) 2022-05-01

Similar Documents

Publication Publication Date Title
US10777451B2 (en) Semiconductor device including enhanced contact structures having a superlattice
US10727049B2 (en) Method for making a semiconductor device including compound semiconductor materials and an impurity and point defect blocking superlattice
US10468245B2 (en) Semiconductor device including compound semiconductor materials and an impurity and point defect blocking superlattice
TW202025481A (zh) 用於製作具有降低接觸電阻之半導體元件之方法
EP3871267A1 (en) Semiconductor device with metal-semiconductor contacts including oxygen insertion layer to constrain dopants and related methods
WO2020102291A1 (en) Method for making a finfet having reduced contact resistance
TWI823111B (zh) 使用具不同非半導體熱穩定性之超晶格製作半導體元件之方法
US11302823B2 (en) Method for making semiconductor device including a superlattice with different non-semiconductor material monolayers
TWI806553B (zh) 包含超晶格及富集矽２８磊晶層之半導體元件及相關方法
TWI747377B (zh) 設有含超晶格之突陡接面區之半導體元件及相關方法
TWI747378B (zh) 設有含分隔超晶格之突陡接面區之半導體元件及相關方法
TWI812186B (zh) 包含具氧１８富集單層之超晶格之半導體元件及相關方法
TWI734257B (zh) 包含用於降低接觸電阻之源極/汲極摻雜物擴散阻擋超晶格的半導體元件及相關方法
TWI731470B (zh) 包含具有降低接觸電阻之本體接觸摻雜物擴散阻擋超晶格的半導體元件及相關方法
TW202105725A (zh) 設有含分隔超晶格之突陡接面區之可變電容器及相關方法
TW202105726A (zh) 設有含超晶格之突陡接面區之可變電容器及相關方法
CN112005340A (zh) 包括化合物半导体材料和阻挡杂质和点缺陷的超晶格的半导体器件及方法