CN115868004A - 使用具有不同非半导体热稳定性的超晶格制造半导体器件的方法 - Google Patents

使用具有不同非半导体热稳定性的超晶格制造半导体器件的方法 Download PDF

Info

Publication number
CN115868004A
CN115868004A CN202180046994.9A CN202180046994A CN115868004A CN 115868004 A CN115868004 A CN 115868004A CN 202180046994 A CN202180046994 A CN 202180046994A CN 115868004 A CN115868004 A CN 115868004A
Authority
CN
China
Prior art keywords
superlattice
semiconductor
forming
layers
superlattices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180046994.9A
Other languages
English (en)
Inventor
K·D·威克斯
N·W·科迪
M·海塔
R·J·米尔斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Atomera Inc
Original Assignee
Atomera Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atomera Inc filed Critical Atomera Inc
Publication of CN115868004A publication Critical patent/CN115868004A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Bipolar Transistors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

用于制造半导体器件的方法可以包括形成与半导体层相邻的第一超晶格和第二超晶格。第一超晶格和第二超晶格中的每个可以包括堆叠的层组，其中每个层组包括限定基础半导体部分的堆叠的基础半导体单层和被约束在相邻基础半导体部分的晶格内的至少一个非半导体单层。与第一超晶格相比，第二超晶格可以具有关于其中的非半导体原子的更大的热稳定性。方法还可以包括加热第一超晶格和第二超晶格以使来自第一超晶格的非半导体原子向第二超晶格的至少一个非半导体单层迁移。

Description

使用具有不同非半导体热稳定性的超晶格制造半导体器件的 方法
技术领域
本公开一般地涉及半导体器件，并且更具体地涉及用于制造具有增强的半导体材料的半导体器件的方法和相关联的方法。
背景技术
已提出了用于增强半导体器件的性能的结构和技术，诸如通过增强电荷载流子的迁移率。例如，Currie等人的美国专利申请No.2003/0057416公开了硅、硅-锗和弛豫硅的应变材料层，以及还包括在其他情况下将导致性能下降的无杂质区域。在上硅层中产生的双轴应变改变了载流子迁移率，从而使得更高速度和/或更低功率的器件成为可能。Fitzgerald等人的已公布美国专利申请No.2003/0034529公开了一种也基于类似的应变硅技术的CMOS反相器。
Takagi的美国专利No.6,472,685B2公开了一种半导体器件，该半导体器件包括夹在硅层之间的硅和碳层，使得第二硅层的导带和价带接收拉伸应变。具有更小有效质量并且已被施加到栅电极的电场感生的电子被限制在第二硅层中，因此，n沟道MOSFET被认为具有更高的迁移率。
Ishibashi等人的美国专利No.4,937,204公开了一种超晶格，在该超晶格中多个层交替地且外延地生长，该多个层少于八个单层且包含部分(fractional)或二元或二元化合物半导体层。主电流的方向垂直于超晶格的层。
Wang等人的美国专利No.5,357,119公开了通过减少超晶格中的合金散射实现的具有更高迁移率的Si-Ge短周期超晶格。沿着这些路线，Candelaria的美国专利No.5,683,934公开了一种包括沟道层的增强的迁移率MOSFET，该沟道层包括硅合金和将沟道层置于拉伸应力下的以一定百分比替代性地存在于硅晶格中的第二材料。
Tsu的美国专利No.5,216,262公开了一种量子阱结构，该量子阱结构包括两个阻挡区域和夹在阻挡之间的薄外延生长半导体层。每个阻挡区域由交替的SiO2/Si层组成，其中厚度一般在2至6个单层的范围内。厚得多的硅部分夹在阻挡之间。
也是Tsu的且在2000年9月6日在线发表在《应用物理和材料科学及工艺(AppliedPhysics and Materials Science&Processing)》第391-402页的标题为“硅纳米结构器件中的现象(Phenomena in silicon nanostructure devices)”的文章公开了硅和氧的半导体-原子超晶格(SAS)。Si/O超晶格被公开为在硅量子和发光器件中是有用的。尤其是，构建并测试了绿色电致发光二极管结构。二极管结构中的电流是垂直的，即垂直于SAS的层。所公开的SAS可以包括由诸如氧原子和CO分子之类的吸附物质分开的半导体层。超出吸附的氧单层的硅生长被描述为具有相当低的缺陷密度的外延。一个SAS结构包括1.1nm厚的硅部分和另一结构，该硅部分为大约八个硅原子层，该另一结构具有这个硅厚度的两倍。Luo等人发表在《物理评论快报(Physical Review Letters)》第89卷第7期(2002年8月12日)的标题为“直接带隙发光硅的化学设计(Chemical Design of Direct-Gap Light-EmittingSilicon)”的文章进一步讨论了Tsu的发光SAS结构。
Wang等人的美国专利No.7,105,895公开了薄硅和氧、碳、氮、磷、锑、砷或氢的阻挡构建块，从而将垂直地流过晶格的电流减少超过四个数量级。绝缘层/阻挡层允许低缺陷外延硅邻近绝缘层沉积。
Mears等人的已公布英国专利申请No.2,347,520公开了非周期光子带隙(APBG)结构的原理可以适用于电子带隙工程。具体地，该申请公开了例如能带最小值的位置、有效质量等材料参数可以被定制以产生具有期望能带结构特性的新型非周期性材料。诸如电导率、热导率和介电常数或磁导率之类的其他参数被公开为也可能被设计到材料中。
此外，Wang等人的美国专利No.6,376,337公开了一种用于生产半导体器件的绝缘层或阻挡层的方法，该方法包括在硅衬底上沉积硅和至少一种附加元素的层，由此沉积层是基本上没有缺陷的，使得可以在沉积层上沉积基本上没有缺陷的外延硅。或者，一种或多种元素(优选地包括氧)的单层被吸附在硅衬底上。夹在外延硅之间的多个绝缘层形成阻挡复合物。
尽管存在这样的方法，但是可能期望针对使用先进的半导体材料和工艺技术的进一步的增强，以实现半导体器件中改善的性能。
发明内容
一种用于制造半导体器件的方法可以包括与半导体层相邻形成第一超晶格和第二超晶格。第一超晶格和第二超晶格中的每个可以包括多个堆叠的层组，其中每个层组包括限定基础半导体部分的多个堆叠的基础半导体单层以及被约束在相邻基础半导体部分的晶格内的至少一个非半导体单层。与第一超晶格相比，第二超晶格可以具有关于其中的非半导体原子的更大的热稳定性。该方法还可以包括加热第一超晶格和第二超晶格，以使来自第一超晶格的非半导体原子向第二超晶格的至少一个非半导体单层迁移。
在示例实施例中，第一超晶格可以在第二超晶格下方，以及方法还可以包括在第二超晶格上方形成第三超晶格，该第三超晶格类似于上面简要描述的第一超晶格和第二超晶格。此外，与第三超晶格相比，第二超晶格可以具有关于非半导体原子的更大的热稳定性。
该方法还可以包括例如在至少1000℃的温度下和以至少三十秒的时间段在第一超晶格和第二超晶格上方形成半导体层。同样举例来说，半导体层可以具有至少500nm的厚度。
在示例实施方式中，形成第二超晶格可以包括在高于600℃的温度下形成第二超晶格。根据另一示例，形成第一超晶格可以包括在低于600℃的温度下形成第一超晶格。在一些实施例中，该方法还可以包括在第一超晶格和第二超晶格上方形成半导体盖层。举例来说，加热可以包括在包括氢、氮、氦和氩中的至少一者的环境中退火。同样举例来说，至少一个非半导体单层可以包括氧，并且基础半导体层可以包括硅。
附图说明
图1是根据示例实施例的用于半导体器件的超晶格的大幅放大示意性截面视图。
图2是图1中所示的超晶格的一部分的透视示意性原子图。
图3是根据示例实施例的超晶格的另一实施例的大幅放大示意性截面视图。
图4A是对于如现有技术中的体硅和对于如图1-图2中所示的4/1Si/O超晶格的从伽马点(G)计算的能带结构的图。
图4B是对于如现有技术中的体硅和对于如图1-图2中所示的4/1Si/O超晶格的从Z点计算的能带结构的图。
图4C是对于如现有技术中的体硅和对于如图3中所示的5/1/3/1Si/O超晶格的从伽马点和Z点两者计算的能带结构的图。
图5和图6是根据示例方法使用具有不同非半导体热稳定性的超晶格制造的半导体器件的示意性截面视图。
图7是图示了根据示例实施例的与图6的器件的制造相关联的方法步骤的流程图。
图8是根据现有方法以及还根据在一个示例实施例中的图7的方法制造的半导体器件的原子浓度对深度的图。
图9是对应于图8的图的各种氧浓度的表格。
图10是根据图7的方法的示例实施方式的氧变化对盖厚度的图。
图11是对应于图10的图的各种氧浓度的表格。
图12是对应于图7的方法的示例实施方式的各种氧浓度的表格。
图13是对应于包括原生氧化物生长和H2退火的图7的方法的示例实施方式的各种氧浓度的表格。
图14是对应于包括生长后H2退火的图7的方法的示例实施方式的各种氧浓度的表格。
图15和图16是对应于图14的方法的氧变化对退火时间的图。
图17是对应于包括H2和N2退火的图7的方法的示例实施方式的各种氧浓度的表格。
图18是对应于包括H2+N2+H2退火的图7的方法的示例实施方式的各种氧浓度的表格。
图19是对应于图18的方法的原子浓度对深度的图。
图20是对应于具有增加的供氧时间的图7的方法的示例实施方式的各种氧浓度的表格。
图21是对应于图20的方法的原子浓度对深度的图。
图22是对应于其中使用了增加的供氧时间和N2退火的图7的方法的示例实施方式的原子浓度对深度的图。
图23是包括根据图7的方法制造的超晶格沟道的半导体器件的示意性截面视图。
图24是包括根据图7的方法制造的超晶格并且将半导体层划分为具有相同导电类型和不同掺杂浓度的区域的半导体器件的示意性截面视图。
图25是包括根据图7的方法制造的超晶格和超晶格上方的金属接触层的半导体器件的示意性截面视图。
具体实施方式
现在将在下文中参考其中示出了示例实施例的附图更全面地描述示例实施例。然而，这些实施例可以以许多不同的形式来实现，并且不应被解释为限于本文阐述的具体示例。而是，提供这些实施例使得本公开将是彻底和完整的。相同的标号自始至终指代相同的元件，并且在不同的实施例中使用撇号来指示类似的元件。
一般而言，本公开涉及利用增强的半导体超晶格形成半导体器件。增强的半导体超晶格在本公开中也可以被称为“MST”层/膜或“MST技术”。
更具体地，MST技术涉及先进的半导体材料，诸如下面进一步描述的超晶格25。申请人不希望受其约束地从理论上说明，如本文所描述的某些超晶格降低了电荷载流子的有效质量并且这由此导致了更高的电荷载流子迁移率。文献中用各种定义描述了有效质量。作为在有效质量上的改进的度量，申请人使用“电导倒易有效质量张量”，分别针对电子和空穴的
Figure BDA0004028793590000061
和/>
Figure BDA0004028793590000062
定义为：
针对电子为：
Figure BDA0004028793590000063
以及针对空穴为：
Figure BDA0004028793590000064
其中f是费米-狄拉克分布，EF是费米能量，T是温度，E(k,n)是在对应于波矢k和第n能带的状态下电子的能量，标记i和j指的是笛卡尔坐标x、y和z，积分在布里渊区域(B.Z.)上进行，以及求和分别在针对电子能量高于费米能量的能带上和针对空穴能量低于费米能量的能带上进行。
电导倒易有效质量张量的申请人的定义使得对于电导倒易有效质量张量的对应分量的值越大则材料的电导的张量分量越大。同样，申请人不希望受其约束地从理论上说明，本文所述的超晶格设置电导倒易有效质量张量的值以便增强材料的导电性能，诸如通常针对电荷载流子传输的优选方向。适当张量元素的倒数被称为电导有效质量。换句话说，为了表征半导体材料结构，如上所述并在预期载流子传输的方向上计算的电子/空穴的电导有效质量用于区别改进的材料。
申请人已认定了用于半导体器件的改进的材料或结构。更具体地，申请人已认定了具有如下能带结构的材料或结构：对于这些能带结构，电子和/或空穴的适当电导有效质量显著小于硅的对应值。除了这些结构的增强的迁移率特性之外，它们还可以以提供压电、热电和/或铁电特性的方式被形成或使用，这些特性有利于在各种不同类型的器件中使用，如下面将进一步讨论的。
现在参考图1和图2，材料或结构是超晶格25的形式，其结构在原子或分子水平上被控制并且可以使用已知的原子或分子层沉积技术来形成。超晶格25包括以堆叠关系布置的多个层组45a-45n，如具体参考图1的示意性截面视图可能最佳理解的。
超晶格25的每个层组45a-45n示例性地包括限定相应的基础半导体部分46a-46n的多个堆叠的基础半导体单层46和基础半导体部分上的能带改性层50。为图示清楚起见，在图1中通过点画表示能带改性层50。
能带改性层50示例性地包括一个非半导体单层，该非半导体单层被约束在相邻基础半导体部分的晶格内。通过“约束在相邻基础半导体部分的晶格内”，其意味着来自相对的基础半导体部分46a-46n的至少一些半导体原子通过其间的非半导体单层50而化学键合在一起，如在图2中看到的。一般而言，这种配置可以通过原子层沉积技术由控制沉积在半导体部分46a-46n上的非半导体材料的量而成为可能，使得并非所有(即，小于完全或100％覆盖)可用的半导体键合位点都填充有与非半导体原子的键合，如将在下面进一步讨论的。因此，随着半导体材料的另外的单层46被沉积在非半导体单层50上或上方，新沉积的半导体原子将填充非半导体单层下方的半导体原子的剩余空键合位点。
在其他实施例中，多于一个这样的非半导体单层可以是可能的。应当注意的是，本文提及非半导体或半导体单层意味着用于单层的材料如果成块形成则将是非半导体或半导体。也就是说，诸如硅之类的单种单层材料可以不一定表现出与如果以块状或相对厚的层形成时的相同的特性，如本领域技术人员将理解的。
申请人不希望受其约束地从理论上说明，能带改性层50和相邻的基础半导体部分46a-46n导致超晶格25在平行层方向上具有比其他情况下所存在的电荷载流子的更低的适当电导有效质量。换一种方式考虑，这个平行方向与堆叠方向正交。能带改性层50还可以导致超晶格25具有共同的能带结构，同时还有利地用作超晶格垂直上方和下方的层或区域之间的绝缘体。
此外，这个超晶格结构还可以有利地充当在超晶格25垂直上方和下方的层之间的掺杂剂和/或材料扩散的阻挡。因此，这些特性可以有利地允许超晶格25为高K电介质提供界面，这不仅减少了高K材料扩散到沟道区域中，而且还可以有利地减少不想要的散射效应并提高器件迁移率，如本领域技术人员将理解的。
也从理论上说明了，包括超晶格25的半导体器件可以基于比其他情况下所存在的更低的电导有效质量而享有更高的电荷载流子迁移率。在一些实施例中，并且作为本发明所实现的能带工程的结果，超晶格25可以进一步具有基本上直接的能带隙，其对于例如光电器件可以是尤其有利的。
超晶格25还示例性地包括在上层组45n上的盖层52。盖层52可以包括多个基础半导体单层46。举例来说，盖层52可以具有在1至100个之间的基础半导体单层46，并且更优选地在10至50个单层之间。然而，在一些应用中，可以省略盖层52，或者可以使用大于100个单层的厚度。
每个基础半导体部分46a-46n可以包括选自由IV族半导体、III-V族半导体和II-VI族半导体组成的组的基础半导体。当然，术语IV族半导体也包括IV-IV族半导体，如本领域技术人员将理解的。更具体地，基础半导体可以包括例如硅和锗中的至少一种。
每个能带改性层50可以包括选自由例如氧、氮、氟、碳和碳-氧组成的组的非半导体。还希望通过接下来的层的沉积而使得非半导体是热稳定的，从而便于制造。在其他实施例中，非半导体可以是与给定的半导体工艺兼容的另一种无机或有机元素或化合物，如本领域技术人员将理解的。更具体地，基础半导体可以包括例如硅和锗中的至少一种。
应当注意的是，术语单层意味着包括单个原子层以及也包括单个分子层。还应注意的是，由单个单层提供的能带改性层50也意味着包括其中并非所有可能的位点都被占据的单层(即，存在小于完全或100％的覆盖)。例如，尤其参考图2的原子图，对于作为基础半导体材料的硅和作为能带改性材料的氧，图示了4/1重复结构。在所图示的示例中，只有一半氧的可能的位点被占据。
在其他实施例中和/或使用不同的材料，这种一半占据将不一定是如本领域技术人员将理解的情况。事实上，可以看到即使在这幅示意图中，给定单层中的单个氧原子并未沿平面精确地对准，如原子沉积领域中的技术人员也将理解的。举例来说，优选的占据范围是从大约八分之一至二分之一的可能氧位点被充满，尽管在某些实施例中也可以使用其他数量。
硅和氧目前广泛地用在传统的半导体工艺中，并且因此制造商将能够容易地使用如本文所述的这些材料。原子或单层沉积现在也被广泛地使用。因此，如本领域技术人员将理解的，可以容易地采用和实施根据本发明的包含超晶格25的半导体器件。
申请人不希望受其束缚地从理论上说明，对于超晶格，诸如Si/O超晶格，例如硅单层的数量应该期望地为七个或更少，使得超晶格的能带是各处共同的或相对统一的，以实现期望的优势。图1和图2中所示的Si/O的4/1重复结构已被建模以表明了电子和空穴在X方向上的增强的迁移率。例如，电子的计算的电导有效质量(对于体硅是各向同性的)为0.26，对于X方向上的4/1SiO超晶格为0.12，从而得到比率为0.46。类似地，空穴的计算得出体硅的值为0.36，以及4/1Si/O超晶格的值为0.16，从而得到比率为0.44。
虽然在某些半导体器件中可能期望这种方向优先的特征，但是其他器件可能受益于迁移率在平行于层组的任何方向上的更均匀的增加。具有针对电子和空穴两者、或这些类型的电荷载流子中的仅一者的增加的迁移率也可能是有益的，如本领域技术人员将理解的。
超晶格25的4/1Si/O实施例的较低电导有效质量可以小于在其他情况下将出现的电导有效质量的三分之二，并且这适用于电子和空穴两者。当然，超晶格25还可以在其中包括至少一种类型的导电掺杂剂，如本领域技术人员也将理解的。
事实上，现在另外参考图3，现在描述根据本发明的具有不同特性的超晶格25'的另一实施例。在这个实施例中，图示了3/1/5/1的重复模式。更具体地，最低的基础半导体部分46a'具有三个单层，以及第二低的基础半导体部分46b'具有五个单层。这种模式在整个超晶格25'中重复。能带改性层50'可以各自包括单个单层。对于这样的包括Si/O的超晶格25'，电荷载流子迁移率的增强与层平面中的取向无关。图3的那些未具体提及的其他要素与上面参考图1讨论的那些类似，并且在此无需进一步讨论。
在一些器件实施例中，超晶格的所有基础半导体部分可以是相同数量的单层的厚度。在其他实施例中，至少一些基础半导体部分可以是不同数量的单层的厚度。在还有其他实施例中，所有基础半导体部分可以是不同数量的单层的厚度。
在图4A-图4C中，呈现了使用密度泛函理论(DFT)计算的能带结构。在本领域中众所周知的是，DFT低估了带隙的绝对值。因此，带隙上方的所有能带可以通过适当的“剪式校正”被移动。然而，能带的形状已知要可靠得多。应该从这个角度来解释垂直能量轴。
图4A示出了针对体硅(由实线表示)和针对图1中所示的4/1Si/O超晶格25(用虚线表示)两者从伽马点(G)计算的能带结构。这些方向指的是4/1Si/O结构的晶胞而不是传统的Si晶胞，尽管图中的(001)方向确实对应于传统的Si晶胞的(001)方向，并因此示出了Si导带最小值的预期位置。图中的(100)和(010)方向对应于传统Si晶胞的(110)和(-110)方向。本领域技术人员将理解的是，图上的Si能带被折叠以表示它们在4/1Si/O结构的适当的倒易格子方向上。
可以看到的是，与体硅(Si)相比，4/1Si/O结构的导带最小值位于伽马点，而价带最小值出现在我们称之为Z点的(001)方向上的布里渊区域的边缘处。人们还可能注意到的是，与Si的导带最小值的曲率相比，4/1Si/O结构的导带最小值的曲率更大，这是由于由附加氧层引入的扰动引起的能带分裂所致。
图4B示出了针对体硅(实线)和针对4/1Si/O超晶格25(虚线)两者的从Z点计算的能带结构。这幅图图示了价带在(100)方向上的增强的曲率。
图4C示出了针对体硅(实线)和针对图3的超晶格25'的5/1/3/1Si/O结构(虚线)两者的从伽马点和Z点两者计算的能带结构。由于5/1/3/1Si/O结构的对称性，所计算的在(100)和(010)方向上的能带结构是等价的。因此，预期电导有效质量和迁移率在平行于层的平面中、即垂直于(001)堆叠方向上是各向同性的。注意的是，在5/1/3/1Si/O示例中，导带最小值和价带最大值两者均在Z点处或接近Z点。
尽管增加的曲率是减小的有效质量的指示，但是可以经由电导倒易有效质量张量计算来进行适当的比较和区分。这导致申请人进一步从理论上说明5/1/3/1超晶格25'应该基本上是直接带隙。如本领域技术人员将理解的，用于光学跃迁的适当矩阵元是直接和间接带隙行为之间的区别的另一指示。
使用上述技术，可以制造先进的半导体器件，其中使用不同配置的MST层来使来自一个或多个超晶格的非半导体原子向另外的(一个或多个)超晶格迁移以在沉积了超晶格后增加其中非半导体原子的数量。在参考图5的半导体器件120说明的一个示例实施方式中，这个工艺涉及在衬底121上沉积“较不稳定”的第一超晶格层125a(关于非半导体材料的热稳定性)，然后在较不稳定的超晶格层顶部上沉积“较稳定的”第二超晶格层125。盖层152形成在第二超晶格125b上，并且然后加热这些层以使得来自第一超晶格125a的非半导体原子向第二超晶格125b的(一个或多个)非半导体单层迁移。
另外参考图6和图7的流程图170，从框171处开始，在替代实施例中，在框172-174处，较不稳定的第一超晶格125a'和第三超晶格125c'形成在较稳定的第二超晶格层125b'的各一侧上(即，第二超晶格在垂直堆叠中位于第一超晶格层和第三超晶格层之间，如所示)。更具体地，与在高于600℃的温度下注入的氧注入MST层相比，在低于600℃的温度下注入的氧注入MST层通常在排列上更理想(平面)，前者更容易形成氧片或簇(假设所有其他工艺条件相同)。
在这方面，“平面”是指氧原子更均匀地吸收到硅原子之间的几乎所有理想位点中的硅亚表面位点，而不是聚集成片岛。然而，结合在这些平面状结构中的氧对于热退火的稳定性通常不如聚集成片的氧。应该注意的是，其他因素也可能影响稳定性，诸如单层剂量和单层之间的间距。
在形成作为嵌入在较不稳定的MST层125a'、125c'之间的较稳定的MST层的第二超晶格125b'之后，在框175处对整个超晶格层的堆叠进行退火。举例来说，这种退火可以发生在H2、N2、He、Ar等的环境中。环境也可以包括其他气体。在退火期间，氧经历像亚稳态分解这样的扩散过程，使得氧原子向上扩散浓度梯度以限定氧原子的在(较稳定的)第二MST层125b'的位置处的聚集，从而导致第二超晶格在其形成期间具有比最初沉积的额外的氧原子，并由此提供增强的绝缘性能，类似于埋入绝缘层。这个工艺有利地允许超晶格125、125'具有更高的氧浓度而没有相关联的缺陷，否则如果人们试图在基础半导体部分46a-46n的外延生长之间沉积该更高量的氧则将发生相关联的缺陷。也就是说，尝试直接生长具有如此升高浓度的氧的MST层可能另外导致不期望的高缺陷水平。
尽管上面提到的示例是根据与一个较稳定的MST层相邻的一个或两个较不稳定的MST层来描述的，但是本领域技术人员将理解的是，在不同的实施例中可以使用其他数量的较稳定/较不稳定的超晶格。此外，虽然示例是根据硅和氧来呈现的，但是也可以使用其他半导体和非半导体材料，如上文进一步讨论的。例如，在一些实施例中，氮可以用于帮助稳定期望位置中的氧，如下面将进一步讨论的。此外，在一些实施例中，多个不同的MST层堆叠可以位于不同的位置以限定多于一个的嵌入式绝缘层。
图7的方法还示例性地包括通过高温生长工艺形成相对厚的盖层(例如，500nm或更厚)，例如，在大于1000℃下持续大于三十秒，以及更具体地在1100℃的温度下持续一分钟或更长(框176)。这样的厚度在某些半导体工艺中是常见的，并且超晶格125b、125b'有利地能够承受这样的高温工艺达必要的持续时间，而使用典型配方形成的MST层可能不太可能承受这样的高温工艺达这些持续时间。图7的方法示例性地在框177处结束，尽管通常可以在这一点处执行进一步的工艺操作以制造最终器件，诸如下面进一步描述的那些。
转向图8-图22，现在描述使用图7中所图示的方法进行各种MST膜制造的结果。如下面将进一步讨论的，在下面的示例中，不同的膜配方或配置被用于不同的运行中。例如，这些可以对应于不同数量的重复层组、组中不同数量的半导体单层(例如，4/1、3/1-5/1、10/1等)，和/或不同MST层中的不同类型的半导体和/或非半导体材料，如以下将关于各种制造示例进一步讨论的。此外，在以下示例中，使用回刻(etch-back)工艺来制造具有减少的缺陷的MST膜。在指定给本申请人并在此通过引用整体并入本文的美国专利No.10,566,191和No.10,811,498中阐述了关于这种回刻工艺的进一步细节。在下面的示例中，使用这种回刻工艺形成的MST膜被称为“MEGA”MST层。
首先参考图8的图180和图9的表格182，在图6中所示的结构的第一示例实施例中，一系列MEGA1(10/1)+MEGA6(2/1)+MEGA1(10/1)MST层被生长有
Figure BDA0004028793590000131
的硅盖。该堆叠在1000℃下在H2环境中被退火达五分钟。包括盖层的整个堆叠的生长后退火也在900℃下在N2环境中执行。MEGA6是倾向于形成较稳定的片状MST层的MST工艺的示例，而MEGA1是倾向于更理想的平面状(较低的热稳定性)MST层的MST工艺的示例。在图180中，曲线5063示出了在退火前的MEGA6 MST膜中的氧(16O)的浓度，以及曲线5064示出了在H2生长后H2退火之后的氧浓度。这种制造运行证实，作为从MEGA1层中收集了一些损失的氧的结果，氧有利地聚集在MEGA6层上，从而导致MEGA6层中的氧的2.1倍的增加(在图8中约44nm的深度处)。
另外参考图10的图184和图11的相关联的表格186，在图6中所示的结构的另一示例实施例中，生长了一系列MEGA1(10/1)+MEGA6(2/1)+MEGA1(10/1)MST层，但硅盖在厚度上增加到
Figure BDA0004028793590000141
此外，在1000℃下执行300秒的生长后退火。图184图示了对于/>
Figure BDA0004028793590000142
和
Figure BDA0004028793590000143
的盖厚度两者的中心MST膜剂量损失点185、顶部MST膜剂量损失点186、底部MST膜剂量损失点187和总MST膜剂量损失点188。将注意的是，所关注的中心峰在较厚的盖层的情况下具有较小的剂量增益(111％对103％增益)。此外，两种盖厚度的总剂量是类似的(26％对27％损失)。这些结果进一步被呈现在表格186中。
转向图12的表格190，执行了与图11中所呈现的类似的工艺运行，但其中改变为顶部MEGA1堆叠减少了五个循环(即MEGA1(10/1)+MEGA6(2/1)+MEGA1(5/1)MST层+
Figure BDA0004028793590000144
盖的堆叠)。这导致即使MEGA6层未被改性，基线中间MST层剂量也降低了9％。假设差异不是二次离子质谱(SIMS)误差，那么将顶层的数量减少到五个循环并不会显著减少中间MEGA6层中的氧剂量增益。
转向图13的表格192，执行了与图11中所呈现的类似的工艺运行，但其在生长后H2退火之前包含了原生氧化物生长(即，MEGA1(10/1)+MEGA6(2/1)+MEGA1(10/1)MST层+
Figure BDA0004028793590000146
盖的堆叠)。更具体地，在所图示的运行5113中，晶片被卸载并且允许在五分钟的1000℃退火之前形成一天的原生氧化物。结果是中间MST膜剂量增益低于薄盖退火基线5064，但剂量比上述厚盖退火样品(5114)高5％。换句话说，发现退火前的原生氧化物生长对工艺具有相对小的影响。
转向图14的表格194，执行了与图11中所呈现的类似的工艺运行，但在1000℃下以300、150和600秒进行一系列生长后H2退火(即，MEGA1(10/1)+MEGA6(2/1)+MEGA1(10/1)MST层+
Figure BDA0004028793590000145
盖的堆叠)。如在表格194中看到的，这种制造运行表明峰值氧剂量在十分钟的退火后仍然增加。此外，在最长退火时间之后，峰值氧浓度增加了10％。参考图15和图16的图260和265将进一步理解这些结果。图260对应于MEGA1(10/1)+MEGA6(2/1)+MEGA1(10/1)MST层+/>
Figure BDA0004028793590000151
盖在1000℃下以300、150和600秒进行延长H2退火，而图265对应于上述MEGA1(10/1)+MEGA6(2/1)+MEGA1(5/1)MST层+/>
Figure BDA0004028793590000152
盖实施例也在1000℃下以300、150和600秒进行延长H2退火。点261、266代表中心MST膜氧(16O)剂量损失；点262、267代表顶部MST膜氧剂量损失；点263、268代表底部膜氧剂量损失；以及点264、269代表总的MST膜氧剂量损失。在两种情况下，峰值氧剂量在十分钟的退火之后仍然增加，且峰值氧浓度仅略有变化。
转向图17的表格270，执行了在图14中所呈现的相同的工艺，但使用甚至更长的1000℃退火以发现氧剂量何时饱和和/或下降。更具体地，这种生长后退火包括300秒的第一次H2退火，随后是一小时的N2退火。这导致中间MST膜峰值氧剂量增加了121％(135％，包括氮杂质)。
转向图18的表格272，执行了另一类似的工艺运行，但使用一系列H2+N2+H2生长后退火(MEGA1(10/1)+MEGA6(2/1)+MEGA1(10/1)MST层+
Figure BDA0004028793590000153
盖)。具体地，一个晶片在N2退火之后在1000℃退火300秒，而另一晶片在N2退火之后在1100℃退火120秒。这些严格的退火证明了中间MST层的稳定性，如图19的图274中进一步证明的。N2退火之后的中间MST层的稳定性检查表明，氮有利地稳定MST层，以进行高达两分钟的1100℃烘烤。有关在MST膜中使用氮的进一步细节在指定给本申请人且在此通过引用整体并入本文的共同未决的美国公布No.2020/0135489中被提供。/>
在现在参考图20的表格276描述的又一示例实施方式中，执行了另一类似的工艺运行，但增加了中间(MEGA6)氧剂量时间(MEGA1(10/1)+MEGA6(2/1)+MEGA1(10/1)MST层+
Figure BDA0004028793590000154
盖)。更具体地，中间(MEGA6)MST膜剂量时间从先前示例中使用的13秒增加到19秒。在300秒1000℃退火之后，中间MST层剂量从新基线增加了120％，或者从13秒的原始基线运行5063增加了155％氧。这些结果在图21的图278中进一步图示。
在现在参考图22的图280描述的再一示例实施方式中，执行另一个与关于图20-图21所描述的类似的工艺运行，但添加了在N2环境中的生长后退火。在300秒1000℃退火后，中间MST层剂量从新基线增加了120％。N2退火对总的氧剂量具有相对小的影响，并且实现了5.75E21原子/cm3的峰值氧浓度(11.5原子百分比)。因此，从图示的结果中将理解的是，N2退火帮助稳定样品中的氧原子，此外，它还在中间MST层的硅晶格中添加额外的杂质达总数超过十二原子百分比杂质。
总而言之，上述工艺提供了一种形成外延MST层的有利方法，该外延MST层具有埋入硅内的增强的绝缘特性，而不会在MST层中产生无法管理的缺陷水平。举例来说，硅间隔层可以在1和30埃之间，尽管在一些实施例中可以使用更宽的间隔。例如，每个MST层的剂量可以在1/4至小于完整单层的范围内，其中每个循环较少剂量也是可行的，但潜在地需要更多的MST施主层。该布置通常可以使得氧将在其上聚集的层有更高的剂量和/或更稳定。这将有助于驱动氧到期望的目标区域的聚集。此外，也可以以上述工艺使用氮，并且在示例中，氮是经由生长后氢退火来使用的。人们也可以使用含氮的(NO)或肼(H4N2)来形成单层的氮和/或氮和氧。用于MST层的生长温度范围有利地不需要从现有工艺流程改变，并且退火温度可以在700℃和1100℃的范围中，并且更具体地例如在900℃至1000℃。在一些实施例中，也可以使用激光退火和快速热工艺(RTP)或非常快的尖峰退火至900℃至1200℃。
上述示例膜堆叠全部围绕10/1+2/1+10/1(MEGA1+MEGA6+MEGA1)或10/1+2/1+5/1层配置而构建。然而，本领域普通技术人员将理解的是，也可以使用层或层类型的其他组合。还可以使用氧+碳/碳-氧配置形成增强的氧MST膜，这在申请人于2021年7月2日提交的承办律师案卷号为6260056的共同未决申请中有进一步描述，其在此通过引用整体并入本文。在其他示例实施方式中，28Si和/或18O材料也可以结合到增强的氧MST膜中，如都指定给本申请人且在此通过引用整体并入本文的共同未决的2021年4月21日提交的美国申请序列No.17/236,329和17/236,289以及2021年5月26日提交的美国申请序列No.17/330,860和17/330,831中分别进一步描述的。
举例来说，根据上述方法形成的富氧MST层的应用可以包括但不限于：SOI(绝缘体上硅)；局部原位绝缘体，以减少相邻器件之间的寄生电容；共振隧穿二极管(RTD)；刻蚀停止；增强的氧层上方和下方的3D器件(例如FINFET)；深结控制；污染吸除金属和掺杂剂(例如，掺杂剂阻挡)；迁移率增强；和外延电阻器。
更具体地，现在参考图23描述其中可以结合入根据上述方法形成的增强的氧超晶格225的一个示例半导体器件(MOSFET)220。所图示的MOSFET 220包括衬底221，源极区域222/漏极区域223，源极扩展226/漏极扩展227，以及其间的由氧和碳/碳-氧超晶格225提供的沟道区域。沟道可以部分地或完全地形成在超晶格225内。源极硅化物层230/漏极硅化物层231和源极接触232/漏极接触233覆盖源极区域/漏极区域，如本领域技术人员将理解的。由虚线234a、234b指示的区域是最初与超晶格225一起形成但之后被重掺杂的可选残余部分。在其他实施例中，这些残余超晶格区域234a、234b可以不存在，如本领域技术人员也将理解的。栅极235示例性地包括与超晶格225提供的沟道相邻的栅极绝缘层237和栅极绝缘层上的栅电极层236。侧壁间隔件240、241也被设置在所图示的MOSFET 220中。
另外参考图24，根据其中可以结合入根据上述方法形成的增强的氧超晶格325的器件的另一示例是半导体器件300，其中超晶格用作掺杂剂扩散阻挡超晶格以有利地增加表面掺杂剂浓度，以通过防止扩散到器件的沟道区域330中在原位掺杂外延工艺期间允许更高的ND(在金属/半导体界面处的活性掺杂剂浓度)。更具体地，器件300示例性地包括半导体层或衬底301，以及形成在半导体层中的间隔开的源极区域302和漏极区域303，其中沟道区域330在源极区域302和漏极区域303之间延伸。掺杂剂扩散阻挡超晶格325示例性地延伸穿过源极区域302，以将源极区域划分成下部源极区域304和上部源极区域305，并且掺杂剂扩散阻挡超晶格325还延伸穿过漏极区域303，以将漏极区域划分成下部漏极区域306和上部漏极区域307。
掺杂剂扩散阻挡超晶格325在概念上也可以被认为是源极区域302内的源极掺杂剂阻挡超晶格、漏极区域303内的漏极掺杂剂阻挡超晶格和沟道330下方的体掺杂剂阻挡超晶格，尽管在这种配置中所有这三者是通过作为连续膜跨衬底301的MST材料的单一毯式沉积提供的。掺杂剂阻挡超晶格325上方的半导体材料(其中限定了上部源极区域305/上部漏极区域307和沟道区域330)可以在掺杂剂阻挡超晶格325上例如作为厚超晶格盖层或体半导体层外延生长。在所图示的示例中，上部源极区域305/上部漏极区域307可以各自与该半导体层的上表面齐平(即，它们可以被植入这个层内)。
如此，上部源极区域305/上部漏极区域307可以有利地具有与下部源极区域304/下部漏极区域306相同的导电率，但具有更高的掺杂剂浓度。在所图示的示例中，上部源极区域305/上部漏极区域307和下部源极区域304/下部漏极区域306对于N沟道器件是N型的，但是这些区域对于P沟道器件也可以是P型的。例如，可以通过离子注入来引入表面掺杂剂。然而，掺杂剂扩散被扩散阻挡超晶格325的MST膜材料减少，因为它俘获了由介导掺杂剂扩散的离子注入所引入的点缺陷/填隙。
半导体器件300还示例性地包括沟道区域330上的栅极308。该栅极示例性地包括栅极绝缘层309和栅电极310。在所图示的示例中还提供了侧壁间隔件311。关于器件300的进一步细节以及其中可以使用氧增强的超晶格的其他类似结构在指定给本申请人并在此通过引用整体并入本文的Takeuchi等人的美国专利No.10,818,755中被阐述。
转向图24，现在描述其中可以使用根据上述方法形成的增强的氧超晶格325的半导体器件400的另一示例实施例。更具体地，在所图示的示例中，源极掺杂剂扩散阻挡超晶格425s和漏极掺杂剂扩散阻挡超晶格425d两者均有利地经由异质外延膜集成提供肖特基势垒高度调制。更具体地，下部源极区域404和下部漏极区域406包括与上部源极区域405和上部漏极区域407不同的材料。在这个示例中，下部源极区域404和下部漏极区域406是硅，而上部源极区域405和上部漏极区域407是SiGeC，尽管在不同的实施例中可以使用不同的材料。下部金属层(Ti)442，443形成在上部源极区域405和上部漏极区域407(SiGeC层)上。上部金属层(Co)444、445分别形成在下部金属层442、443上。因为MST材料在集成异质外延半导体材料方面是有效的，所以将C(1-2％)掺入Si或Si上的SiGe可以引起正导带偏移。更具体地，这是对降低肖特基势垒高度有效的SiGeC/MST/n+Si结构。在上面提到的'755专利中阐述了关于器件400的进一步细节。
此外，许多半导体器件的制造中的重要工艺步骤是执行刻蚀。在一些情况下，均匀刻蚀是重要的，但在其他情况下，期望刻蚀是选择性的，或在特定深度处停止。一个示例是环栅(GAA)器件的形成，其中通常生长交替的硅(Si)和硅锗(SiGe)的堆叠，使得在该工艺的后期在硅周围形成栅极之前可以选择性地刻蚀SiGe以仅留下硅。上面提到的承办律师案卷号为6260056的共同未决申请中阐述了其中可以结合有增强的氧超晶格的示例GAA器件。增强的氧超晶格也可以用于其他器件，例如，某些图像传感器或RF器件，其中期望去除所关注器件下方的硅，或将硅刻蚀到特定深度。存在本领域技术人员将熟悉的多得多的示例。
典型的MST硅配方使得刻蚀速率与常规硅非常类似。然而，本文描述的增强的氧MST膜可以具有与常规硅显著不同的刻蚀速率，使得这些膜可以用在选择性刻蚀或刻蚀停止应用中。还预期将其他元素结合到膜中可以促进实现可用于指示给定刻蚀的终点的“信号”，如本领域技术人员将理解的。
受益于前面说明书和相关联的附图中呈现的教导的本领域技术人员将想到本发明的许多修改和其他实施例。因此，要理解的是，本发明不限于所公开的具体实施例，并且这些修改和实施例旨在被包括在所附权利要求的范围内。

Claims (22)

1.一种用于制造半导体器件的方法，包括：
形成第一超晶格和第二超晶格，第一超晶格和第二超晶格与半导体层相邻，且第一超晶格和第二超晶格各自包括多个堆叠的层组，每个层组包括限定基础半导体部分的多个堆叠的基础半导体单层以及被约束在相邻基础半导体部分的晶格内的至少一个非半导体单层，与第一超晶格相比，第二超晶格具有关于其中的非半导体原子的更大的热稳定性；以及
加热第一超晶格和第二超晶格以使来自第一超晶格的非半导体原子向第二超晶格的至少一个非半导体单层迁移。
2.根据权利要求1所述的方法，其中第一超晶格在第二超晶格下方；且所述方法还包括形成第三超晶格，第三超晶格在第二超晶格上方，且第三超晶格包括多个堆叠的层组，其中每个层组包括限定基础半导体部分的多个堆叠的基础半导体单层以及被约束在相邻基础半导体部分的晶格内的至少一个非半导体单层；其中与第三超晶格相比，第二超晶格具有关于非半导体原子的更大的热稳定性。
3.根据权利要求1所述的方法，还包括在至少1000℃的温度下和以至少三十秒的时间段在第一超晶格和第二超晶格上方形成半导体层。
4.根据权利要求3所述的方法，其中所述半导体层具有至少500nm的厚度。
5.根据权利要求1所述的方法，其中形成第二超晶格包括在高于600℃的温度下形成第二超晶格。
6.根据权利要求1所述的方法，其中形成第一超晶格包括在低于600℃的温度下形成第一超晶格。
7.根据权利要求1所述的方法，还包括在第一超晶格和第二超晶格上方形成半导体盖层。
8.根据权利要求1所述的方法，其中加热包括在包括氢、氮、氦和氩中的至少一者的环境中退火。
9.根据权利要求1所述的方法，其中第一超晶格和第二超晶格的至少一个非半导体单层包括氧。
10.根据权利要求1所述的方法，其中第一超晶格和第二超晶格的基础半导体层包括硅。
11.一种用于制造半导体器件的方法，包括：
在半导体层上形成第一超晶格；
在第一超晶格上方形成第二超晶格；
在第二超晶格上方形成第三超晶格，第一超晶格、第二超晶格和第三超晶格中的每个包括多个堆叠的层组，每个层组包括限定基础半导体部分的多个堆叠的基础半导体单层以及被约束在相邻基础半导体部分的晶格内的至少一个非半导体单层，并且与第一超晶格和第三超晶格相比，第二超晶格具有关于其中的非半导体原子的更大的热稳定性；
加热第一超晶格、第二超晶格和第三超晶格以使来自第一超晶格和第三超晶格的非半导体原子向第二超晶格的至少一个非半导体单层迁移；以及
在至少1000℃的温度下和以至少三十秒的时间段在第三超晶格上方形成半导体层。
12.根据权利要求11所述的方法，其中所述半导体层具有至少500nm的厚度。
13.根据权利要求11所述的方法，其中形成第二超晶格包括在高于600℃的温度下形成第二超晶格。
14.根据权利要求11所述的方法，其中形成第一超晶格和第三超晶格包括在低于600℃的温度下形成第一超晶格和第三超晶格。
15.根据权利要求11所述的方法，还包括在第一超晶格和第二超晶格上方形成半导体盖层。
16.根据权利要求11所述的方法，其中加热包括在包括氢、氮、氦和氩中的至少一者的环境中退火。
17.一种用于制造半导体器件的方法，包括：
形成第一超晶格和第二超晶格，第一超晶格和第二超晶格与半导体层相邻，且第一超晶格和第二超晶格各自包括多个堆叠的层组，每个层组包括限定基础半导体部分的多个堆叠的基础半导体单层以及被约束在相邻基础半导体部分的晶格内的至少一个非半导体单层，与第一超晶格相比，第二超晶格具有关于其中的非半导体原子的更大的热稳定性；以及
加热第一超晶格和第二超晶格以使来自第一超晶格的非半导体原子向第二超晶格的至少一个非半导体单层迁移；
形成第二超晶格包括在高于600℃的温度下形成第二超晶格，以及形成第一超晶格包括在低于600℃的温度下形成第一超晶格。
18.根据权利要求17所述的方法，其中第一超晶格在第二超晶格下方；且所述方法还包括形成第三超晶格，第三超晶格在第二超晶格上方，且第三超晶格包括多个堆叠的层组，其中每个层组包括限定基础半导体部分的多个堆叠的基础半导体单层以及被约束在相邻基础半导体部分的晶格内的至少一个非半导体单层；并且其中与第三超晶格相比，第二超晶格具有关于非半导体原子的更大的热稳定性。
19.根据权利要求17所述的方法，还包括在至少1000℃的温度下和以至少三十秒的时间段在第一超晶格和第二超晶格上方形成半导体层。
20.根据权利要求19所述的方法，其中所述半导体层具有至少500nm的厚度。
21.根据权利要求17所述的方法，还包括在第一超晶格和第二超晶格上方形成半导体盖层。
22.根据权利要求17所述的方法，其中加热包括在包括氢、氮、氦和氩中的至少一者的环境中退火。
CN202180046994.9A 2020-07-02 2021-07-01 使用具有不同非半导体热稳定性的超晶格制造半导体器件的方法 Pending CN115868004A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202063047365P 2020-07-02 2020-07-02
US63/047,365 2020-07-02
PCT/US2021/040088 WO2022006396A1 (en) 2020-07-02 2021-07-01 Method for making a semiconductor device using superlattices with different non-semiconductor thermal stabilities

Publications (1)

Publication Number Publication Date
CN115868004A true CN115868004A (zh) 2023-03-28

Family

ID=77104150

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180046994.9A Pending CN115868004A (zh) 2020-07-02 2021-07-01 使用具有不同非半导体热稳定性的超晶格制造半导体器件的方法

Country Status (5)

Country Link
US (1) US20220005706A1 (zh)
EP (1) EP4154320A1 (zh)
CN (1) CN115868004A (zh)
TW (1) TWI823111B (zh)
WO (1) WO2022006396A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11848356B2 (en) 2020-07-02 2023-12-19 Atomera Incorporated Method for making semiconductor device including superlattice with oxygen and carbon monolayers
US20220285152A1 (en) 2021-03-03 2022-09-08 Atomera Incorporated Radio frequency (rf) semiconductor devices including a ground plane layer having a superlattice

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61210679A (ja) 1985-03-15 1986-09-18 Sony Corp 半導体装置
US5216262A (en) 1992-03-02 1993-06-01 Raphael Tsu Quantum well structures useful for semiconductor devices
US5357119A (en) 1993-02-19 1994-10-18 Board Of Regents Of The University Of California Field effect devices having short period superlattice structures using Si and Ge
US5561302A (en) 1994-09-26 1996-10-01 Motorola, Inc. Enhanced mobility MOSFET device and method
US6376337B1 (en) 1997-11-10 2002-04-23 Nanodynamics, Inc. Epitaxial SiOx barrier/insulation layer
JP3443343B2 (ja) 1997-12-03 2003-09-02 松下電器産業株式会社 半導体装置
GB9905196D0 (en) 1999-03-05 1999-04-28 Fujitsu Telecommunications Eur Aperiodic gratings
US20020100942A1 (en) 2000-12-04 2002-08-01 Fitzgerald Eugene A. CMOS inverter and integrated circuits utilizing strained silicon surface channel MOSFETs
JP2005504436A (ja) 2001-09-21 2005-02-10 アンバーウェーブ システムズ コーポレイション 画定された不純物勾配を有するひずみ材料層を使用する半導体構造、およびその構造を製作するための方法。
JP5845143B2 (ja) * 2012-06-29 2016-01-20 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、および、エピタキシャルシリコンウェーハ
US8841750B2 (en) * 2012-07-18 2014-09-23 International Business Machines Corporation Local wiring for a bipolar junction transistor including a self-aligned emitter region
WO2015077580A1 (en) * 2013-11-22 2015-05-28 Mears Technologies, Inc. Semiconductor devices including superlattice depletion layer stack and related methods
US9558939B1 (en) * 2016-01-15 2017-01-31 Atomera Incorporated Methods for making a semiconductor device including atomic layer structures using N2O as an oxygen source
US10453945B2 (en) * 2016-08-08 2019-10-22 Atomera Incorporated Semiconductor device including resonant tunneling diode structure having a superlattice
US10903139B2 (en) * 2016-11-11 2021-01-26 The Johns Hopkins University Superlattice structures for thermoelectric devices
TWI762467B (zh) * 2017-02-22 2022-05-01 晶元光電股份有限公司 氮化物半導體磊晶疊層結構及其功率元件
US10727049B2 (en) * 2018-03-09 2020-07-28 Atomera Incorporated Method for making a semiconductor device including compound semiconductor materials and an impurity and point defect blocking superlattice
US10566191B1 (en) 2018-08-30 2020-02-18 Atomera Incorporated Semiconductor device including superlattice structures with reduced defect densities
US10811498B2 (en) 2018-08-30 2020-10-20 Atomera Incorporated Method for making superlattice structures with reduced defect densities
TWI678723B (zh) * 2018-10-26 2019-12-01 世界先進積體電路股份有限公司 高電子遷移率電晶體裝置及其製造方法
US20200135489A1 (en) 2018-10-31 2020-04-30 Atomera Incorporated Method for making a semiconductor device including a superlattice having nitrogen diffused therein
US10593761B1 (en) * 2018-11-16 2020-03-17 Atomera Incorporated Method for making a semiconductor device having reduced contact resistance
US10818755B2 (en) 2018-11-16 2020-10-27 Atomera Incorporated Method for making semiconductor device including source/drain dopant diffusion blocking superlattices to reduce contact resistance

Also Published As

Publication number Publication date
TWI823111B (zh) 2023-11-21
EP4154320A1 (en) 2023-03-29
WO2022006396A1 (en) 2022-01-06
TW202217968A (zh) 2022-05-01
US20220005706A1 (en) 2022-01-06

Similar Documents

Publication Publication Date Title
US10777451B2 (en) Semiconductor device including enhanced contact structures having a superlattice
EP3497728B1 (en) Semiconductor device including a resonant tunneling diode structure with electron mean free path control layers comprising a superlattice and associated methods
US10593761B1 (en) Method for making a semiconductor device having reduced contact resistance
US10580866B1 (en) Semiconductor device including source/drain dopant diffusion blocking superlattices to reduce contact resistance
US10580867B1 (en) FINFET including source and drain regions with dopant diffusion blocking superlattice layers to reduce contact resistance
US10840336B2 (en) Semiconductor device with metal-semiconductor contacts including oxygen insertion layer to constrain dopants and related methods
US10840335B2 (en) Method for making semiconductor device including body contact dopant diffusion blocking superlattice to reduce contact resistance
US20200161428A1 (en) Method for making a finfet including source and drain dopant diffusion blocking superlattices to reduce contact resistance
US20200161427A1 (en) Method for making a finfet having reduced contact resistance
TWI823111B (zh) 使用具不同非半導體熱穩定性之超晶格製作半導體元件之方法
US20210265465A1 (en) Semiconductor device including a superlattice with different non-semiconductor material monolayers
US20210265509A1 (en) Method for making semiconductor device including a superlattice with different non-semiconductor material monolayers
CN113228300A (zh) 包括源极和漏极区域与掺杂剂扩散阻挡超晶格层以减小接触电阻的finfet和相关方法
CN117413364A (zh) 包括具富集o18的单层的超晶格的半导体器件及相关方法
TWI734257B (zh) 包含用於降低接觸電阻之源極/汲極摻雜物擴散阻擋超晶格的半導體元件及相關方法
TW202249276A (zh) 包含具氧-18富集單層之超晶格之半導體元件及相關方法
CN113228293A (zh) 包括具有减小的接触电阻的本体接触部掺杂剂扩散阻挡超晶格的半导体器件和方法以及相关方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination