CN103066101A - 锗硅hbt器件及制造方法 - Google Patents
锗硅hbt器件及制造方法 Download PDFInfo
- Publication number
- CN103066101A CN103066101A CN2011103263128A CN201110326312A CN103066101A CN 103066101 A CN103066101 A CN 103066101A CN 2011103263128 A CN2011103263128 A CN 2011103263128A CN 201110326312 A CN201110326312 A CN 201110326312A CN 103066101 A CN103066101 A CN 103066101A
- Authority
- CN
- China
- Prior art keywords
- shallow trench
- region
- shallow
- micron
- degree
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 title abstract 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 83
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 46
- 239000010703 silicon Substances 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 35
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 32
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 32
- 239000001301 oxygen Substances 0.000 claims abstract description 32
- 239000012535 impurity Substances 0.000 claims abstract description 8
- 229910052732 germanium Inorganic materials 0.000 claims description 44
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 44
- 229910052751 metal Inorganic materials 0.000 claims description 27
- 239000002184 metal Substances 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 26
- 238000005530 etching Methods 0.000 claims description 21
- 230000015572 biosynthetic process Effects 0.000 claims description 15
- 150000002500 ions Chemical class 0.000 claims description 15
- -1 phosphonium ion Chemical class 0.000 claims description 9
- 238000002513 implantation Methods 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 239000000203 mixture Substances 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 description 6
- 238000002955 isolation Methods 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000035755 proliferation Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 210000000481 breast Anatomy 0.000 description 1
- 230000005516 deep trap Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 231100000614 poison Toxicity 0.000 description 1
- 230000007096 poisonous effect Effects 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41708—Emitter or collector electrodes for bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
- H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
- H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种锗硅HBT，在有源区周侧的浅沟槽由上下相连的第一浅沟槽和第二浅沟槽组成，第二浅沟槽位于第一浅沟槽的底部、且第二浅沟槽的宽度小于第一浅沟槽的宽度，在第二浅沟槽的底部和侧部的硅衬底中形成有由第一N型离子注入区组成的赝埋层；赝埋层和集电区在第二浅沟槽的底部和侧部相接触并作为集电极连接层；在赝埋层顶部的浅槽场氧中形成有深孔接触，深孔接触和赝埋层接触并引出集电极。本发明还公开了一种锗硅HBT的制造方法。本发明能提高集电极连接层的厚度、使其杂质分布均匀，能降低集电极连接层电阻和接触电阻且使阻值均匀，从而能提高锗硅HBT的截止频率。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种锗硅异质结双极晶体管(HBT)器件；本发明还涉及一种锗硅HBT器件的制造方法。
背景技术
在射频应用中，需要越来越高的器件特征频率，RFCMOS虽然在先进的工艺技术中可实现较高频率，但还是难以完全满足射频要求，如很难实现40GHz以上的特征频率，而且先进工艺的研发成本也是非常高；化合物半导体可实现非常高的特征频率器件，但由于材料成本高、尺寸小的缺点，加上大多数化合物半导体有毒，限制了其应用。锗硅(SiGe)异质结双极晶体管(HBT)则是超高频器件的很好选择，首先其利用SiGe与硅(Si)的能带差别，提高发射区的载流子注入效率，增大器件的电流放大倍数；其次利用SiGe基区的高掺杂，降低基区电阻，提高特征频率；另外SiGe工艺基本与硅工艺相兼容，因此SiGe HBT已经成为超高频器件的主力军。
现有SiGe HBT采用高掺杂的集电区埋层，以降低集电区电阻，采用高浓度高能量N型注入，连接集电区埋层，形成集电极引出端(collectorpick-up)。集电区埋层上外延中低掺杂的集电区，在位P型掺杂的SiGe外延形成基区，然后重N型掺杂多晶硅构成发射极，最终完成HBT的制作。在发射区窗口打开时可选择中心集电区局部离子注入，调节HBT的击穿电压和特征频率。另外采用深槽隔离降低集电区和衬底之间的寄生电容，改善HBT的频率特性。该器件工艺成熟可靠，但主要缺点有：1、集电区外延成本高；2、collector pick-up的形成靠高剂量、大能量的离子注入，才能将集电区埋层引出，因此所占器件面积很大；3、深槽隔离工艺复杂，而且成本较高；4、HBT工艺的光刻层数较多。
现有一种改进的低成本的独特SiGe HBT工艺不做集电区埋层和集电区外延层，取而代之的是制作N型膺埋层(Pseudo Buried Layer)和掺杂集电区。在HBT两侧的浅槽隔离高剂量、低能量地注入N型杂质，通过N型杂质的横向扩散，形成埋层。不再通过高浓度高能量N型注入制作集电极引出端，而是通过在浅槽场氧中刻出深阱接触孔，填入Ti/TiN过渡金属层以及金属W，接触膺埋层，实现集电极的引出。
现有的改进工艺也存在一些问题，如低能量地N型杂质注入形成的结较浅，导致N型膺埋层(Pseudo Buried Layer)的厚度较薄，集电极连接层电阻(Rc)就相对高，且接触电阻偏大，造成截止频率(Ft)较难提高。
发明内容
本发明所要解决的技术问题是提供一种锗硅HBT器件，能降低集电极连接层电阻，以及降低集电极的接触电阻且能使接触电阻的阻值均匀，从而能较大提高器件的截止频率。本发明还提供一种锗硅HBT器件的制造方法。
为解决上述技术问题，本发明提供一种锗硅HBT器件，形成于硅衬底上，有源区由浅槽场氧隔离，所述锗硅HBT器件的集电区由形成于所述有源区中的一N型离子注入区组成，所述集电区深度大于所述浅槽场氧底部的深度、且所述集电区横向延伸进入所述有源区两侧的浅槽场氧底部。
所述浅槽场氧填充于浅沟槽中，所述浅沟槽由上下相连的第一浅沟槽和第二浅沟槽组成，所述第二浅沟槽位于所述第一浅沟槽的底部、且所述第二浅沟槽的宽度小于所述第一浅沟槽的宽度，在所述第二浅沟槽的底部和侧部的所述硅衬底中形成有由第一N型离子注入区组成的赝埋层，所述赝埋层作为集电极连接层、且所述赝埋层和所述集电区在所述第二浅沟槽的底部和侧部相接触，在所述赝埋层顶部的所述浅槽场氧中形成有深孔接触，所述深孔接触和所述赝埋层接触并引出集电极。
进一步的改进是，所述第一浅沟槽的深度为0.2微米～0.3微米，所述第二浅沟槽的深度为0.05微米～0.3微米，组成的所述浅沟槽的总深度为0.3微米～0.5微米。
进一步的改进是，所述第一浅沟槽和所述第二浅沟槽的侧壁都为倾斜结构，且所述第一浅沟槽的侧壁的斜度为：70度～87度、所述第二浅沟槽的侧壁的斜度为：70度～84度。
进一步的改进是，所述锗硅HBT器件的基区由形成于所述硅衬底上的P型锗硅外延层组成，包括一本征基区和一外基区；所述本征基区位于于所述有源区上部且和所述集电区形成接触，所述外基区位于所述浅槽场氧上部，在所述外基区的顶部形成有金属接触，该金属接触和所述外基区接触并引出基极。
进一步的改进是，所述锗硅HBT器件的发射区由形成于所述本征基区上部的N型多晶硅组成，所述发射区和所述本征基区相接触，在所述发射区的顶部形成有金属接触，该金属接触和所述发射区接触并引出发射极。
为解决上述技术问题，本发明提供一种锗硅HBT器件的制造方法，包括如下步骤：
步骤一、在硅衬底上形成硬掩模层，采用光刻刻蚀工艺对所述硬掩模层进行刻蚀形成浅沟槽和有源区的图形，其中所述有源区上被所述硬掩模层保护，所述浅沟槽上的所述硬掩模层被去除；以所述硬掩模层为掩模对所述硅衬底进行刻蚀形成第一浅沟槽。
步骤二、在刻蚀形成所述第一浅沟槽后的所述硅衬底上淀积氧化膜，并对所述氧化膜进行刻蚀，将位于所述浅沟槽底部的所述氧化膜去除，在所述浅沟槽的侧壁表面形成由所述氧化膜组成的内壁。
步骤三、利用所述硬掩模层和所述内壁做掩模，对所述硅衬底的整个表面进行全面刻蚀，将未被保护的所述第一浅沟槽底部的所述硅衬底去除一定厚度形成第二浅沟槽；形成的所述第二浅沟槽的宽度小于所述第一浅沟槽的宽度，由上下相连的所述第一浅沟槽和所述第二浅沟槽组成所述浅沟槽。
步骤四、以所述硬掩模层和所述内壁为掩模，进行第一N型离子注入在所述第二浅沟槽的底部和侧部的所述硅衬底中形成第一N型离子注入区。
步骤五、湿法去除所述有源区上的所述硬掩模层。
步骤六、去除所述内壁，并在所述浅沟槽中填充浅槽场氧；在形成有所述浅槽场氧的所述硅衬底表面淀积一层基区氧化层，刻蚀所述基区氧化层将锗硅HBT器件的所述有源区打开，在所述有源区中进行磷离子注入；进行退火工艺，由所述磷离子注入的磷离子扩散形成集电区，所述第一N型离子注入区的N型杂质扩散形成赝埋层，所述赝埋层作为集电极连接层、且所述赝埋层和所述集电区在所述第二浅沟槽的底部和侧部相接触。
进一步的改进是，还包括如下步骤：
步骤八、形成基区，在所述硅衬底上进行P型锗硅外延层生长形成，包括一本征基区和一外基区，所述本征基区形成于所述有源区上部且和所述集电区形成接触，所述外基区形成于所述浅槽场氧上部且用于形成基区电极。
步骤九、形成发射区，在所述本征基区上部进行N型多晶硅生长形成所述发射区，所述发射区和所述本征基区形成接触。
步骤十、在所述赝埋层顶部的所述浅槽场氧中形成深孔接触，所述深孔接触和所述赝埋层接触并引出集电极；在所述外基区的顶部形成金属接触，该金属接触和所述外基区接触并引出基极；在所述发射区的顶部形成金属接触，该金属接触和所述发射区接触并引出发射极。
进一步的改进是，所述第一浅沟槽的深度为0.2微米～0.3微米，所述第二浅沟槽的深度为0.05微米～0.3微米，组成的所述浅沟槽的总深度为0.3微米～0.5微米。
进一步的改进是，所述第一浅沟槽和所述第二浅沟槽的侧壁都为倾斜结构，且所述第一浅沟槽的侧壁的斜度为：70度～87度、所述第二浅沟槽的侧壁的斜度为：70度～84度。
进一步的改进是，步骤二中所述内壁的厚度为0.05微米～0.15微米。
本发明器件通过形成第二浅沟槽并在所述第二浅沟槽的侧壁的硅衬底中也注入N型杂质离子，能使最后形成的赝埋层的厚度增加、并使赝埋层中N型杂质的横向扩散更加充分，最终能使器件的集电极连接层电阻(Rc)降低并使其阻值均匀，从而能较大的提高锗硅HBT器件的截止频率。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1A是本发明实施例锗硅HBT器件结构示意图；
图1B是本发明实施例锗硅HBT器件的浅沟槽的结构示意图；
图2A-图2D是本发明实施例锗硅HBT器件的制造方法的各步骤中的结构示意图。
具体实施方式
如图1A所示，是本发明实施例锗硅HBT器件结构示意图；如图1B所示，是本发明实施例锗硅HBT器件的浅沟槽的结构示意图。
本发明实施例锗硅HBT器件形成于硅衬底上，有源区由浅槽场氧2隔离，所述锗硅HBT器件的集电区5由形成于所述有源区中的一N型离子注入区组成，所述集电区5深度大于所述浅槽场氧2底部的深度、且所述集电区5横向延伸进入所述有源区两侧的浅槽场氧2底部。
如图1B所示，所述浅槽场氧2填充于浅沟槽中，所述浅沟槽由上下相连的第一浅沟槽2A和第二浅沟槽2B组成，所述第一浅沟槽2A和所述第二浅沟槽2B是连通在一起的，两者用虚线隔开标示。所述第二浅沟槽2B位于所述第一浅沟槽2A的底部、且所述第二浅沟槽2B的宽度小于所述第一浅沟槽2A的宽度，具体地，所述第二浅沟槽2B的宽度比所述第一浅沟槽2A的宽度小于一内壁1的厚度值。
所述第一浅沟槽2A的深度H1为0.2微米～0.3微米，所述第二浅沟槽2B的深度H2为0.05微米～0.3微米，组成的所述浅沟槽H的总深度为0.3微米～0.5微米。
所述第一浅沟槽2A和所述第二浅沟槽2B的侧壁都为倾斜结构，且所述第一浅沟槽2A的侧壁的斜度为：70度～87度、所述第二浅沟槽2B的侧壁的斜度为：70度～84度。
在所述第二浅沟槽2B的底部和侧部的所述硅衬底中形成有由第一N型离子注入区组成的赝埋层3，所述赝埋层3作为集电极连接层、且所述赝埋层3和所述集电区5在所述第二浅沟槽2B的底部和侧部相接触，在所述赝埋层3顶部的所述浅槽场氧2中形成有深孔接触10，所述深孔接触10和所述赝埋层3接触并引出集电极。
所述锗硅HBT器件的基区6由形成于所述硅衬底上的P型锗硅外延层6组成，包括一本征基区和一外基区；所述本征基区位于于所述有源区上部且和所述集电区5形成接触，所述外基区位于所述浅槽场氧2上部，在所述外基区的顶部形成有金属接触9，该金属接触9和所述外基区接触并引出基极。
所述锗硅HBT器件的发射区8由形成于所述本征基区上部的N型多晶硅组成。所述发射区8和所述本征基区相接触，所述发射区8和所述本征基区的接触区域由介质膜层7刻蚀后形成的发射极窗口定义。在所述发射区8的顶部形成有金属接触9，该金属接触9和所述发射区8接触并引出发射极。最后通过金属层11实现器件的互连。
如图2A至图2D所示，是本发明实施例锗硅HBT器件的制造方法的各步骤中的结构示意图。
本发明实施例锗硅HBT器件的制造方法包括如下步骤：
步骤一、如图2A所示，在硅衬底上形成硬掩模层，所述硬掩模层由依次形成于所述硅衬底上的第一层氧化膜、第二层氮化膜和第三层氧化膜组成、或者所述硬掩模层由依次形成于所述硅衬底上的第一层氧化膜、第二层氮化膜组成。
采用光刻刻蚀工艺对所述硬掩模层进行刻蚀形成浅沟槽和有源区的图形，其中所述有源区上被所述硬掩模层保护，所述浅沟槽上的所述硬掩模层被去除；以所述硬掩模层为掩模对所述硅衬底进行刻蚀形成第一浅沟槽2A。所述第一浅沟槽2A的深度为0.2微米～0.3微米；所述第一浅沟槽2A的侧壁为倾斜结构，且所述第一浅沟槽2A的侧壁的斜度为：70度～87度。
步骤二、如图2A所示，在刻蚀形成所述第一浅沟槽2A后的所述硅衬底上淀积氧化膜，并对所述氧化膜进行刻蚀，将位于所述浅沟槽底部的所述氧化膜去除，在所述浅沟槽的侧壁表面形成由所述氧化膜组成的内壁1。所述内壁1的厚度为0.05微米～0.15微米。
步骤三、如图2B所示，利用所述硬掩模层和所述内壁1做掩模，对所述硅衬底的整个表面进行全面刻蚀，将未被保护的所述第一浅沟槽2A底部的所述硅衬底去除一定厚度形成第二浅沟槽2B。
所述第二浅沟槽2B的深度为0.05微米～0.3微米，所述第二浅沟槽2B的侧壁为倾斜结构，所述第二浅沟槽2B的侧壁的斜度为：70度～84度。
所述第二浅沟槽2B的宽度比所述第一浅沟槽2A的宽度小于一所述内壁1的厚度值。由上下相连的所述第一浅沟槽2A和所述第二浅沟槽2B组成所述浅沟槽。所述浅沟槽的总深度为0.3微米～0.5微米。
步骤四、如图2C所示，以所述硬掩模层和所述内壁1为掩模，进行第一N型离子注入在所述第二浅沟槽2B的底部和侧部的所述硅衬底中形成第一N型离子注入区3。所述第一N型离子注入的注入剂量为1e14cm-2～1e16cm-2，注入能量2KeV～20KeV。之后还需对所述第一N型离子注入区3进行一次快速热退火，退火的温度为980度～1050度、时间为5秒～30秒。
步骤五、湿法去除所述有源区上的所述硬掩模层。
步骤六、如图2D所示，去除所述内壁1，并在所述浅沟槽中填充浅槽场氧2。在形成有所述浅槽场氧2的所述硅衬底表面淀积一层基区氧化层4，刻蚀所述基区氧化层4将锗硅HBT器件的所述有源区打开，在所述有源区中进行磷离子注入。进行退火工艺，由所述磷离子注入的磷离子扩散形成集电区5，所述第一N型离子注入区3的N型杂质扩散形成赝埋层3，所述赝埋层3作为集电极连接层、且所述赝埋层3和所述集电区5在所述第二浅沟槽2B的底部和侧部相接触。
步骤八、如图1A所示，形成基区6，在所述硅衬底上进行P型锗硅外延层6生长形成，包括一本征基区和一外基区，所述本征基区形成于所述有源区上部且和所述集电区5形成接触，所述外基区形成于所述浅槽场氧2上部且用于形成基区电极。
步骤九、如图1A所示，形成介质膜层7并刻蚀该介质膜层7形成发射极窗口，所述发射极窗口定义出后续要形成的发射区8和所述本征基区的接触区域。
淀积N型多晶硅并刻蚀形成发射区8。所述发射区8位于所述本征基区上部并和所述本征基区形成接触。
步骤十、如图1A所示，在所述赝埋层3顶部的所述浅槽场氧2中形成深孔接触10，所述深孔接触10和所述赝埋层3接触并引出集电极；在所述外基区的顶部形成金属接触9，该金属接触9和所述外基区接触并引出基极；在所述发射区8的顶部形成金属接触9，该金属接触9和所述发射区8接触并引出发射极。最后形成金属层11实现器件的互连。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (10)
1.一种锗硅HBT器件，形成于硅衬底上，有源区由浅槽场氧隔离，其特征在于：所述锗硅HBT器件的集电区由形成于所述有源区中的一N型离子注入区组成，所述集电区深度大于所述浅槽场氧底部的深度、且所述集电区横向延伸进入所述有源区两侧的浅槽场氧底部；
所述浅槽场氧填充于浅沟槽中，所述浅沟槽由上下相连的第一浅沟槽和第二浅沟槽组成，所述第二浅沟槽位于所述第一浅沟槽的底部、且所述第二浅沟槽的宽度小于所述第一浅沟槽的宽度，在所述第二浅沟槽的底部和侧部的所述硅衬底中形成有由第一N型离子注入区组成的赝埋层，所述赝埋层作为集电极连接层、且所述赝埋层和所述集电区在所述第二浅沟槽的底部和侧部相接触，在所述赝埋层顶部的所述浅槽场氧中形成有深孔接触，所述深孔接触和所述赝埋层接触并引出集电极。
2.如权利要求1所述的锗硅HBT器件，其特征在于：所述第一浅沟槽的深度为0.2微米～0.3微米，所述第二浅沟槽的深度为0.05微米～0.3微米，组成的所述浅沟槽的总深度为0.3微米～0.5微米。
3.如权利要求1所述的锗硅HBT器件，其特征在于：所述第一浅沟槽和所述第二浅沟槽的侧壁都为倾斜结构，且所述第一浅沟槽的侧壁的斜度为：70度～87度、所述第二浅沟槽的侧壁的斜度为：70度～84度。
4.如权利要求1所述的锗硅HBT器件，其特征在于：所述锗硅HBT器件的基区由形成于所述硅衬底上的P型锗硅外延层组成，包括一本征基区和一外基区；所述本征基区位于于所述有源区上部且和所述集电区形成接触，所述外基区位于所述浅槽场氧上部，在所述外基区的顶部形成有金属接触，该金属接触和所述外基区接触并引出基极。
5.如权利要求1所述的锗硅HBT器件，其特征在于：所述锗硅HBT器件的发射区由形成于所述本征基区上部的N型多晶硅组成，所述发射区和所述本征基区相接触，在所述发射区的顶部形成有金属接触，该金属接触和所述发射区接触并引出发射极。
6.一种锗硅HBT器件的制造方法，其特征在于，包括如下步骤：
步骤一、在硅衬底上形成硬掩模层，采用光刻刻蚀工艺对所述硬掩模层进行刻蚀形成浅沟槽和有源区的图形，其中所述有源区上被所述硬掩模层保护，所述浅沟槽上的所述硬掩模层被去除；以所述硬掩模层为掩模对所述硅衬底进行刻蚀形成第一浅沟槽；
步骤二、在刻蚀形成所述第一浅沟槽后的所述硅衬底上淀积氧化膜，并对所述氧化膜进行刻蚀，将位于所述浅沟槽底部的所述氧化膜去除，在所述浅沟槽的侧壁表面形成由所述氧化膜组成的内壁；
步骤三、利用所述硬掩模层和所述内壁做掩模，对所述硅衬底的整个表面进行全面刻蚀，将未被保护的所述第一浅沟槽底部的所述硅衬底去除一定厚度形成第二浅沟槽；形成的所述第二浅沟槽的宽度小于所述第一浅沟槽的宽度，由上下相连的所述第一浅沟槽和所述第二浅沟槽组成所述浅沟槽；
步骤四、以所述硬掩模层和所述内壁为掩模，进行第一N型离子注入在所述第二浅沟槽的底部和侧部的所述硅衬底中形成第一N型离子注入区；
步骤五、湿法去除所述有源区上的所述硬掩模层。
步骤六、去除所述内壁，并在所述浅沟槽中填充浅槽场氧；在形成有所述浅槽场氧的所述硅衬底表面淀积一层基区氧化层，刻蚀所述基区氧化层将锗硅HBT器件的所述有源区打开，在所述有源区中进行磷离子注入；进行退火工艺，由所述磷离子注入的磷离子扩散形成集电区，所述第一N型离子注入区的N型杂质扩散形成赝埋层，所述赝埋层作为集电极连接层、且所述赝埋层和所述集电区在所述第二浅沟槽的底部和侧部相接触。
7.如权利要求6所述的锗硅HBT器件的制造方法，其特征在于，还包括如下步骤：
步骤八、形成基区，在所述硅衬底上进行P型锗硅外延层生长形成，包括一本征基区和一外基区，所述本征基区形成于所述有源区上部且和所述集电区形成接触，所述外基区形成于所述浅槽场氧上部且用于形成基区电极；
步骤九、形成发射区，在所述本征基区上部进行N型多晶硅生长形成所述发射区，所述发射区和所述本征基区形成接触；
步骤十、在所述赝埋层顶部的所述浅槽场氧中形成深孔接触，所述深孔接触和所述赝埋层接触并引出集电极；在所述外基区的顶部形成金属接触，该金属接触和所述外基区接触并引出基极；在所述发射区的顶部形成金属接触，该金属接触和所述发射区接触并引出发射极。
8.如权利要求6所述的锗硅HBT器件的制造方法，其特征在于：所述第一浅沟槽的深度为0.2微米～0.3微米，所述第二浅沟槽的深度为0.05微米～0.3微米，组成的所述浅沟槽的总深度为0.3微米～0.5微米。
9.如权利要求6所述的锗硅HBT器件的制造方法，其特征在于：所述第一浅沟槽和所述第二浅沟槽的侧壁都为倾斜结构，且所述第一浅沟槽的侧壁的斜度为：70度～87度、所述第二浅沟槽的侧壁的斜度为：70度～84度。
10.如权利要求6所述的锗硅HBT器件的制造方法，其特征在于：步骤二中所述内壁的厚度为0.05微米～0.15微米。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110326312.8A CN103066101B (zh) | 2011-10-24 | 2011-10-24 | 锗硅hbt器件及制造方法 |
| US13/658,927 US20130099288A1 (en) | 2011-10-24 | 2012-10-24 | SiGe HBT and Manufacturing Method Thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110326312.8A CN103066101B (zh) | 2011-10-24 | 2011-10-24 | 锗硅hbt器件及制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103066101A true CN103066101A (zh) | 2013-04-24 |
| CN103066101B CN103066101B (zh) | 2016-08-17 |
Family
ID=48108651
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110326312.8A Active CN103066101B (zh) | 2011-10-24 | 2011-10-24 | 锗硅hbt器件及制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20130099288A1 (zh) |
| CN (1) | CN103066101B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3087047B1 (fr) | 2018-10-08 | 2021-10-22 | St Microelectronics Sa | Transistor bipolaire |
| FR3087048B1 (fr) | 2018-10-08 | 2021-11-12 | St Microelectronics Sa | Transistor bipolaire |
| FR3113539B1 (fr) | 2020-08-24 | 2022-09-23 | St Microelectronics Crolles 2 Sas | Transistor bipolaire |
| CN114256071A (zh) * | 2020-09-21 | 2022-03-29 | 芯恩（青岛）集成电路有限公司 | 一种异质结双极晶体管及其制造方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020158309A1 (en) * | 2001-04-30 | 2002-10-31 | Leland Swanson | High breakdown voltage transistor and method |
| US20020160562A1 (en) * | 2001-04-30 | 2002-10-31 | Babcock Jeffrey A. | Integrated process for high voltage and high performance silicon-on-insulator bipolar devices |
| CN1624928A (zh) * | 2003-12-04 | 2005-06-08 | 国际商业机器公司 | 双极晶体管及其制造方法 |
| US6956266B1 (en) * | 2004-09-09 | 2005-10-18 | International Business Machines Corporation | Structure and method for latchup suppression utilizing trench and masked sub-collector implantation |
| CN101523579A (zh) * | 2006-10-05 | 2009-09-02 | 国际商业机器公司 | 用于异质结双极晶体管的局部集电极注入结构及其形成方法 |
| CN102097464A (zh) * | 2009-12-15 | 2011-06-15 | 上海华虹Nec电子有限公司 | 高压双极晶体管 |
| CN102117795A (zh) * | 2009-12-31 | 2011-07-06 | 上海华虹Nec电子有限公司 | 场氧化隔离工艺中的电极引出结构 |
| CN102376775A (zh) * | 2010-08-26 | 2012-03-14 | 上海华虹Nec电子有限公司 | BiCMOS工艺中的寄生PIN器件及制造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4887144A (en) * | 1985-07-26 | 1989-12-12 | Texas Instruments Incorporated | Topside substrate contact in a trenched semiconductor structure and method of fabrication |
| EP1643549B8 (en) * | 2004-09-30 | 2019-03-06 | Infineon Technologies AG | Method for producing vertical bipolar transistors and integrated circuit with vertical bipolar transistors |
| US7679164B2 (en) * | 2007-01-05 | 2010-03-16 | International Business Machines Corporation | Bipolar transistor with silicided sub-collector |
| JP2011119344A (ja) * | 2009-12-01 | 2011-06-16 | Panasonic Corp | 半導体装置及びその製造方法 |
| CN102097465B (zh) * | 2009-12-15 | 2012-11-07 | 上海华虹Nec电子有限公司 | BiCMOS工艺中的寄生垂直型PNP三极管及其制造方法 |
| CN102117827B (zh) * | 2009-12-31 | 2012-11-07 | 上海华虹Nec电子有限公司 | BiCMOS工艺中的寄生垂直型PNP器件 |
| CN102412274B (zh) * | 2011-01-13 | 2014-02-26 | 上海华虹宏力半导体制造有限公司 | 锗硅hbt工艺中垂直寄生型pnp器件及制造方法 |
-
2011
- 2011-10-24 CN CN201110326312.8A patent/CN103066101B/zh active Active
-
2012
- 2012-10-24 US US13/658,927 patent/US20130099288A1/en not_active Abandoned
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020158309A1 (en) * | 2001-04-30 | 2002-10-31 | Leland Swanson | High breakdown voltage transistor and method |
| US20020160562A1 (en) * | 2001-04-30 | 2002-10-31 | Babcock Jeffrey A. | Integrated process for high voltage and high performance silicon-on-insulator bipolar devices |
| US6724066B2 (en) * | 2001-04-30 | 2004-04-20 | Texas Instruments Incorporated | High breakdown voltage transistor and method |
| US6770952B2 (en) * | 2001-04-30 | 2004-08-03 | Texas Instruments Incorporated | Integrated process for high voltage and high performance silicon-on-insulator bipolar devices |
| CN1624928A (zh) * | 2003-12-04 | 2005-06-08 | 国际商业机器公司 | 双极晶体管及其制造方法 |
| US6956266B1 (en) * | 2004-09-09 | 2005-10-18 | International Business Machines Corporation | Structure and method for latchup suppression utilizing trench and masked sub-collector implantation |
| CN101523579A (zh) * | 2006-10-05 | 2009-09-02 | 国际商业机器公司 | 用于异质结双极晶体管的局部集电极注入结构及其形成方法 |
| CN102097464A (zh) * | 2009-12-15 | 2011-06-15 | 上海华虹Nec电子有限公司 | 高压双极晶体管 |
| CN102117795A (zh) * | 2009-12-31 | 2011-07-06 | 上海华虹Nec电子有限公司 | 场氧化隔离工艺中的电极引出结构 |
| CN102376775A (zh) * | 2010-08-26 | 2012-03-14 | 上海华虹Nec电子有限公司 | BiCMOS工艺中的寄生PIN器件及制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103066101B (zh) | 2016-08-17 |
| US20130099288A1 (en) | 2013-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102231379B (zh) | SiGe异质结双极晶体管多指结构 | |
| US8673726B2 (en) | Transistor structure with a sidewall-defined intrinsic base to extrinsic base link-up region and method of forming the transistor | |
| CN102044560B (zh) | 超高频硅锗异质结双极晶体管 | |
| CN103066101A (zh) | 锗硅hbt器件及制造方法 | |
| CN102544081B (zh) | 锗硅异质结npn三极管及制造方法 | |
| US8592870B2 (en) | Pseudo buried layer and manufacturing method of the same, deep hole contact and bipolar transistor | |
| CN103117300B (zh) | 寄生横向型pnp器件及制造方法 | |
| US8455975B2 (en) | Parasitic PNP bipolar transistor in a silicon-germanium BiCMOS process | |
| CN102544079B (zh) | 锗硅异质结npn晶体管及制造方法 | |
| CN102064190B (zh) | SiGe BiCMOS工艺中的SiGe PNP双极晶体管 | |
| CN102104065B (zh) | SiGe HBT工艺中的寄生横向型PNP三极管 | |
| CN103066119B (zh) | 锗硅异质结双极晶体管及制造方法 | |
| CN103117299A (zh) | 自对准双极晶体管及其制作方法 | |
| CN103137673A (zh) | 自对准双极晶体管及其制造方法 | |
| CN102544082B (zh) | 锗硅异质结npn三极管器件及制造方法 | |
| CN102420243B (zh) | 锗硅异质结双极晶体管及制造方法 | |
| CN103066117B (zh) | 半自对准双极晶体管及其制作方法 | |
| CN102543727B (zh) | 锗硅hbt结构、其赝埋层结构及其制造方法 | |
| CN103066115B (zh) | 垂直寄生型pnp三极管及制造方法 | |
| CN103137678B (zh) | 锗硅异质结双极晶体管及制造方法 | |
| CN102468329B (zh) | 锗硅异质结双极晶体管多指结构 | |
| CN103137663B (zh) | 寄生横向型npn器件及制造方法 | |
| JP2638431B2 (ja) | バイポーラトランジスタ | |
| CN103137677A (zh) | 锗硅hbt工艺中的寄生横向型pnp三极管及制造方法 | |
| CN103094328A (zh) | 一种SiGe BiCMOS工艺中的寄生PNP器件结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20140107 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20140107 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Applicant before: Shanghai Huahong NEC Electronics Co., Ltd. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |