CN102468329B - 锗硅异质结双极晶体管多指结构 - Google Patents

锗硅异质结双极晶体管多指结构 Download PDF

Info

Publication number
CN102468329B
CN102468329B CN 201010537896 CN201010537896A CN102468329B CN 102468329 B CN102468329 B CN 102468329B CN 201010537896 CN201010537896 CN 201010537896 CN 201010537896 A CN201010537896 A CN 201010537896A CN 102468329 B CN102468329 B CN 102468329B
Authority
CN
China
Prior art keywords
bipolar transistor
heterojunction bipolar
buried regions
active area
counterfeit buried
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 201010537896
Other languages
English (en)
Other versions
CN102468329A (zh
Inventor
刘冬华
钱文生
胡君
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN 201010537896 priority Critical patent/CN102468329B/zh
Publication of CN102468329A publication Critical patent/CN102468329A/zh
Application granted granted Critical
Publication of CN102468329B publication Critical patent/CN102468329B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种锗硅异质结双极晶体管多指结构,由多个锗硅异质结双极晶体管单体组成,所述多指结构为C/BEBC/BEBC/BEBC/…/C。其中CBEBC表示一个锗硅异质结双极晶体管单体,每一个发射极E都分配一个集电极C,且各相邻的集电极C都在发射极的外部相连组成一环绕所述发射极E的集电极环绕结构。各锗硅异质结双极晶体管的集电区形成于有源区中、底部周侧和一赝埋层相连,赝埋层环绕有源区形成一环绕结构,赝埋层的内侧延伸进入有源区中和集电区相连、且赝埋层内侧本身不相连。本发明能减少结电容、使集电极电流更均匀、降低集电极的电流密度输出电阻、改善频率特性。

Description

锗硅异质结双极晶体管多指结构
技术领域
本发明涉及一种半导体集成电路,特别是涉及一种锗硅异质结双极晶体管多指结构。
背景技术
在射频应用中,需要越来越高的器件特征频率,RFCMOS虽然在先进的工艺技术中可实现较高频率,但还是难以完全满足射频要求,如很难实现40GHz以上的特征频率,而且先进工艺的研发成本也是非常高;化合物半导体可实现非常高的特征频率器件,但由于材料成本高、尺寸小的缺点,加上大多数化合物半导体有毒,限制了其应用。锗硅HBT则是超高频器件的很好选择,首先其利用锗硅与Si的能带差别,提高发射区的载流子注入效率,增大器件的电流放大倍数;其次利用锗硅基区的高掺杂,降低基区电阻,提高特征频率;另外锗硅工艺基本与硅工艺相兼容,因此锗硅HBT已经成为超高频器件的主力军。
如图1所示,现有的锗硅HBT多采用多指结构(multi-finger)以提高电流的驱动能力,其实现方法为以发射极与(或)集电极为中心,两边对称排布,其排布方式为C/BE/BE/BE/B/…C,其中C为集电极、B为基极、E为发射极,B为相邻的两个管子的发射极共用,在多指结构的两端各保留一个集电极,集电极之间通过贯通于整个多指结构下的埋层连接,最终完成多指结构HBT的制作。如图2所示,为现有锗硅HBT多指结构的单体结构示意图,包括了集电区114、基区111、发射区110。集电区114为形成于N型高掺杂埋层102上的中低掺杂的N型外延层,通过衬底101上的N型高掺杂埋层102和有源区中的N型高掺杂集电极引出端(collector pick-up)104以及在层间膜105上的金属接触106连接到金属电极107,N型高掺杂集电极引出端104是通过高剂量、大能量的离子注入形成,N型高掺杂集电极引出端104区域面积较大,因此集电极带来的电容(侧面)比较大。集电区114两侧由浅槽氧化层103进行隔离,由于埋层102面积较大,为了减小集电区和衬底间寄生电容,在器件之间还需在浅槽隔离底部加一个深槽115并填入多晶硅进行隔离。基区111为在位P型掺杂的锗硅外延层,所述基区111通过多晶硅层108接电极引出,所述多晶硅层108底下为氧化硅介质层113。发射区110由一N型重掺杂多晶硅构成,形成于所述基区111上,发射极110的侧壁生长有氧化硅侧壁112,发射区110和所述基区111的接触面大小由氧化硅介质层109形成的窗口决定,在发射区窗口打开时可选择中心集电区局部离子注入,调节锗硅异质结双极晶体管的击穿电压和特征频率。基于频率特性的考虑,当采用多指结构以提高电流的驱动能力时,集电极必须放在整个结构的最外面,如图1所示。
这种多指结构成熟可靠,普遍应用,但主要缺点是:整个多指器件范围内需要有大面积的埋层作为集电极的连接和引出,因此会导致较大的结电容,影响器件的速度。同时由于整个多指结构发射极多,集电极少,电流在埋层以及集电极非常集中,必须把集电结做得很大以防止电流密度过大,因此进一步增大了电容。同理多指结构三极管往往只有两端有两个集电极而不会引入多个集电极以避免增大结面积影响速度。
发明内容
本发明所要解决的技术问题是提供一种锗硅异质结双极晶体管多指结构,能减少电容、使集电极电流更均匀、降低集电极的电流密度和输出电阻、改善频率特性。
为解决上述技术问题,本发明提供的锗硅异质结双极晶体管多指结构,所述多指结构由多个锗硅异质结双极晶体管单体组成,在俯视面上,各所述锗硅异质结双极晶体管的发射极、基极、集电极呈周期性排列,排列方式为C/BEBC/BEBC/BEBC/…/C,其中C标示集电极、B表示基极、E表示发射极、CBEBC表示一个锗硅异质结双极晶体管单体,C为相邻的两个锗硅异质结双极晶体管单体共用;在各所述锗硅异质结双极晶体管的基极和发射极的外周都形成一集电极环绕结构,各所述集电极环绕结构是由两相邻的集电极在所述基极和所述发射极的外周相连接形成。
所述锗硅异质结双极晶体管单体的有源区由浅槽场氧隔离,包括:
一集电区,由形成于有源区中的N型杂质离子注入层构成。一赝埋层,形成于所述有源区周侧的浅槽场氧底部,所述赝埋层通过在有源区周侧的浅槽底部注入N型杂质离子形成,所述赝埋层围绕于所述有源区的周侧且首尾连接呈一环形结构,所述赝埋层的内侧延伸进入所述有源区中并和所述集电区形成连接,所述赝埋层的内侧本身不相连接;通过在所述赝埋层上的所述浅槽场氧中制作深槽接触引出集电极,所述集电极为一集电极环绕结构。一基区,由形成于所述集电区上的P型锗硅外延层构成,通过两侧与所述基区相连一多晶硅上制作金属接触引出基极。一发射区,由形成于所述基区上的N型多晶硅构成,直接在所述发射区上做金属接触引出发射极。
所述有源区周侧的浅槽底部的所述赝埋层通过横向扩散进入有源区并和所述集电区相连接。所述赝埋层的注入杂质为磷、剂量为1e14cm-2~1e16cm-2、能量为2KeV~50KeV。所述赝埋层注入时,有源区顶部用硬掩模层、其侧部用侧墙做掩模保护有源区,防止所述两个赝埋层的杂质注入到有源区。所述硬掩模层由第一层氧化膜-第二层氮化膜-第三层氧化膜构成,所述第一层氧化膜-第二层氮化膜-第三层氧化膜即为由所述有源区表面往上依次形成的第一层氧化膜、第二层氮化膜、第三层氧化膜三层结构,总的厚度由赝埋层离子注入能量决定,以注入不穿透硬掩模层为准,第一层氧化膜、第二层氮化膜、第三层氧化膜的厚度范围分别为
Figure BDA0000031497450000041
Figure BDA0000031497450000042
所述侧墙的厚度由赝埋层离子注入能量决定,以注入不穿透硬掩模层为准,厚度范围
所述集电区的N型杂质离子注入的杂质为磷,注入剂量为5e12cm-2~1e14cm-2。所述集电区的N型杂质离子注入是在去除所述硬掩模层的第三层氧化膜后在全部的锗硅异质结双极晶体管区域进行。
所述集电区的深槽接触是在所述两个赝埋层上的场氧中形成的深槽中填入钛-氮化钛过渡金属层以及金属钨形成。由所述赝埋层和所述深槽接触直接形成集电极的欧姆接触、或者在所述集电区的深槽刻蚀后在所述深槽底部自对准注入N型杂质,实现集电极的欧姆接触。金属层淀积采用PVD或CVD方式,钛、氮化钛的厚度范围分别为
Figure BDA0000031497450000044
Figure BDA0000031497450000045
深槽的深度由所述浅槽深度加上金属与半导体间的层间膜厚度决定。
通过基区窗口定义所述基区的大小,在定义所述基区窗口时采用两种刻蚀速率相差很大的材料,为了保护集电区和基区间的界面,第一层薄膜为氧化硅,第二层薄膜为多晶硅或者氮化硅,第一层薄膜厚度
Figure BDA0000031497450000052
第二层薄膜厚度
Figure BDA0000031497450000053
本发明具有如下的有益效果:由于重参杂的埋层只在沟槽隔离处注入,因此结的整体电容会小很多。同时多指结构的重复性结构由C/BE/BE/BE/BE/…C改为C/BEBC/BEBC/BEBC/…C,在整个多指结构中多次出现集电极,平均每个发射极可以配备一个集电极,而且各所述集电极都形成集电极环绕结构包围于各所述发射极的周侧,这样不仅会使单个集电极和埋层的电流密度大大减小、还能使电流更加均匀,同时电流通过集电极引出需要走过的路径从原来的跨越整个多指结构到优化后的不超过一个重复单元距离,因此电阻也大大减小,对改善频率特性有较大的帮助,而且并不增加整个的多指结构的面积。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明:
图1是现有锗硅HBT多指结构示意图;
图2是现有锗硅HBT多指结构的单体结构示意图;
图3是本发明实施例锗硅异质结双极晶体管多指结构示意图;
图4是本发明实施例锗硅异质结双极晶体管多指结构的单体结构示意图。
具体实施方式
如图3所示,为本发明实施例锗硅异质结双极晶体管多指结构示意图,所述多指结构由多个锗硅异质结双极晶体管单体组成,在俯视面上,如图3中的位置1的虚线处所示,各所述锗硅异质结双极晶体管的发射极、基极、集电极呈周期性排列,排列方式为C/BEBC/BEBC/BEBC/…/C,其中C标示集电极、B表示基极、E表示发射极、CBEBC表示一个锗硅异质结双极晶体管单体,C为相邻的两个锗硅异质结双极晶体管单体共用。如图3中的位置2a和位置2b的虚线环处所示,在各所述锗硅异质结双极晶体管的基极和发射极的外周都形成一集电极环绕结构,各所述集电极环绕结构是由两相邻的集电极在所述基极和所述发射极的外周相连接形成。
如图4所示,为本发明实施例锗硅异质结双极晶体管多指结构的单体结构示意图,是沿如图3所示的位置1的虚线处对应的一个锗硅异质结双极晶体管多指结构的单体结构的切面示意图。所述锗硅异质结双极晶体管单体的有源区由浅槽场氧隔离,包括:
一集电区214,由形成于有源区中的N型杂质离子注入层构成。一赝埋层202,形成于所述有源区周侧的浅槽场氧203底部,所述赝埋层202通过在有源区周侧的浅槽底部注入N型杂质离子形成,所述赝埋层202围绕于所述有源区的周侧且首尾连接呈一环形结构(图4中并未显示,对应于图3中的集电极环绕结构的底部),所述赝埋层202的内侧延伸进入所述有源区中并和所述集电区214形成连接,所述赝埋层202的内侧本身不相连接。通过在所述赝埋层202上的所述浅槽场氧203中制作深槽接触204引出集电极,所述集电极为一集电极环绕结构,所述集电极最后和金属层207相连。
一基区211,由形成于所述集电区214上的P型锗硅外延层构成,通过两侧与所述基区211相连一多晶硅208上制作金属接触206引出两个基极,最后和金属层207相连。一发射区210,由形成于所述基区211上的N型多晶硅构成,直接在所述发射区上做金属接触引出一个发射极,最后和金属层207相连。
所述有源区周侧的浅槽底部的所述赝埋层202通过横向扩散进入有源区并和所述集电区214相连接。所述赝埋层202的注入杂质为磷、剂量为1e14cm-2~1e16cm-2、能量为2KeV~50KeV。所述赝埋层202注入时,有源区顶部用硬掩模层、其侧部用侧墙做掩模保护有源区,防止所述赝埋层202的杂质注入到有源区。所述硬掩模层由第一层氧化膜-第二层氮化膜-第三层氧化膜构成,所述第一层氧化膜-第二层氮化膜-第三层氧化膜即为由所述有源区表面往上依次形成的第一层氧化膜、第二层氮化膜、第三层氧化膜三层结构,总的厚度由赝埋层202离子注入能量决定,以注入不穿透硬掩模层为准,第一层氧化膜、第二层氮化膜、第三层氧化膜的厚度范围分别为
Figure BDA0000031497450000071
所述侧墙的厚度由赝埋层202离子注入能量决定,以注入不穿透硬掩模层为准,厚度范围
Figure BDA0000031497450000072
所述集电区214的N型杂质离子注入的杂质为磷,注入剂量为5e12cm-2~1e14cm-2。所述集电区214的N型杂质离子注入是在去除所述硬掩模层的第三层氧化膜后在全部的锗硅异质结双极晶体管区域进行。
所述集电区214的深槽接触204是在所述赝埋层202上的浅槽场氧203中形成的深槽中填入钛-氮化钛过渡金属层以及金属钨形成。由所述赝埋层202和深槽接触204直接形成集电极的欧姆接触、或者在所述集电区214的深槽刻蚀后在所述深槽底部自对准注入N型杂质,实现集电极的欧姆接触。金属层淀积采用PVD或CVD方式,钛、氮化钛的厚度范围分别为
Figure BDA0000031497450000081
深槽的深度由所述浅槽深度加上金属与半导体间的层间膜厚度决定。
通过基区窗口定义所述基区211的大小,所述基区窗口通过刻蚀基区窗口介质层213形成,所述基区窗口介质层213采用两种刻蚀速率相差很大的材料,为了保护集电区214和基区211间的界面,所述基区窗口介质层213的第一层薄膜为氧化硅,第二层薄膜为多晶硅或者氮化硅,第一层薄膜厚度第二层薄膜厚度
Figure BDA0000031497450000083
通过发射区窗口定义所述发射区210和所述基区211的接触面大小,所述发射区窗口通过刻蚀所述发射区窗口介质层209形成。
本发明的深槽接触204相比现有的有源区扩散性集电极104,节约了很多的面积。同时由于集电极的引入在浅槽场氧内,不会有较大的集电极电容,因此为了提高电流驱动能力采用多指结构时,可以增加集电极的数目,一方面降低了电流通路的距离,另一方面减小了集电极电流密度,帮助减小面积。同时,所述赝埋层202和所述集电极都采用环绕于所述有源区的结构,能使所述集电极的电流更均匀,从而能进一步的降低集电极的串联电阻。
以上通过具体实施例对本发明进行了详细的说明,但这些并非构成对本发明的限制。在不脱离本发明原理的情况下,本领域的技术人员还可做出许多变形和改进,这些也应视为本发明的保护范围。

Claims (10)

1.一种锗硅异质结双极晶体管多指结构,其特征在于:所述多指结构由多个锗硅异质结双极晶体管单体组成,在俯视面上,各所述锗硅异质结双极晶体管的发射极、基极、集电极呈周期性排列,排列方式为C/BEBC/BEBC/BEBC/…/C,其中C表示集电极、B表示基极、E表示发射极、CBEBC表示一个锗硅异质结双极晶体管单体,C为相邻的两个锗硅异质结双极晶体管单体共用;在各所述锗硅异质结双极晶体管的基极和发射极的外周都形成一集电极环绕结构,各所述集电极环绕结构是由两相邻的集电极在所述基极和所述发射极的外周相连接形成;
所述锗硅异质结双极晶体管单体的有源区由浅槽场氧隔离,包括:
一集电区,由形成于有源区中的N型杂质离子注入层构成;
一赝埋层,形成于所述有源区周侧的浅槽场氧底部,所述赝埋层通过在有源区周侧的浅槽底部注入N型杂质离子形成,所述赝埋层围绕于所述有源区的周侧且首尾连接呈一环形结构,所述赝埋层的内侧延伸进入所述有源区中并和所述集电区形成连接,所述赝埋层的内侧本身不相连接;通过在所述赝埋层上的所述浅槽场氧中制作深槽接触引出集电极;
一基区,由形成于所述集电区上的P型锗硅外延层构成,通过两侧与所述基区相连一多晶硅上制作金属接触引出基极;
一发射区,由形成于所述基区上的N型多晶硅构成,直接在所述发射区上做金属接触引出发射极。
2.如权利要求1所述的锗硅异质结双极晶体管多指结构,其特征在于:所述赝埋层通过横向扩散进入有源区并和所述集电区相连接。
3.如权利要求1所述的锗硅异质结双极晶体管多指结构,其特征在于:所述赝埋层的注入杂质为磷、剂量为1e14cm-2~1e16cm-2、能量为2KeV~50KeV。
4.如权利要求3所述的锗硅异质结双极晶体管多指结构,其特征在于:所述赝埋层注入时,有源区顶部用硬掩模层、其侧部用侧墙做掩模保护有源区,防止所述赝埋层的杂质注入到有源区。
5.如权利要求4所述的锗硅异质结双极晶体管多指结构,其特征在于:所述硬掩模层由第一层氧化膜-第二层氮化膜-第三层氧化膜构成,总的厚度由赝埋层离子注入能量决定,以注入不穿透硬掩模层为准,第一层氧化膜、第二层氮化膜、第三层氧化膜的厚度范围分别为
Figure FDA00002908401000021
Figure FDA00002908401000023
Figure FDA00002908401000024
Figure FDA00002908401000025
Figure FDA00002908401000026
;所述侧墙的厚度由赝埋层离子注入能量决定,以注入不穿透硬掩模层为准,厚度范围
Figure FDA00002908401000027
Figure FDA00002908401000028
6.如权利要求1所述的锗硅异质结双极晶体管多指结构,其特征在于:所述集电区的N型杂质离子注入的杂质为磷,注入剂量为5e12cm-2~1e14cm-2
7.如权利要求5所述的锗硅异质结双极晶体管多指结构,其特征在于:所述集电区的N型杂质离子注入是在去除所述硬掩模层的第三层氧化膜后在全部的锗硅异质结双极晶体管区域进行。
8.如权利要求1所述的锗硅异质结双极晶体管多指结构,其特征在于:所述集电区的深槽接触是在所述两个赝埋层上的场氧中形成的深槽中填入钛-氮化钛过渡金属层以及金属钨形成。
9.如权利要求8所述的锗硅异质结双极晶体管多指结构,其特征在于:由所述赝埋层和深槽接触直接形成集电极的欧姆接触。
10.如权利要求8所述的锗硅异质结双极晶体管多指结构,其特征在于:在所述集电区的深槽刻蚀后在所述深槽底部自对准注入N型杂质,实现集电极的欧姆接触。
CN 201010537896 2010-11-10 2010-11-10 锗硅异质结双极晶体管多指结构 Active CN102468329B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201010537896 CN102468329B (zh) 2010-11-10 2010-11-10 锗硅异质结双极晶体管多指结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201010537896 CN102468329B (zh) 2010-11-10 2010-11-10 锗硅异质结双极晶体管多指结构

Publications (2)

Publication Number Publication Date
CN102468329A CN102468329A (zh) 2012-05-23
CN102468329B true CN102468329B (zh) 2013-06-12

Family

ID=46071724

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010537896 Active CN102468329B (zh) 2010-11-10 2010-11-10 锗硅异质结双极晶体管多指结构

Country Status (1)

Country Link
CN (1) CN102468329B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103258737B (zh) * 2013-04-12 2015-07-29 中国电子科技集团公司第五十五研究所 一种双发射区双极型微波功率晶体管及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6365957B1 (en) * 2000-03-27 2002-04-02 Kabushiki Kaisha Toshiba Lateral bipolar transistor
CN101140946A (zh) * 2007-07-02 2008-03-12 中电华清微电子工程中心有限公司 非自对准抬高外基区锗硅异质结晶体管及其制备工艺
CN101866947A (zh) * 2010-05-12 2010-10-20 上海宏力半导体制造有限公司 硅锗异质结双极型晶体管

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997047043A1 (en) * 1996-06-06 1997-12-11 The Whitaker Corporation Reduced capacitance bipolar junction transistor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6365957B1 (en) * 2000-03-27 2002-04-02 Kabushiki Kaisha Toshiba Lateral bipolar transistor
CN101140946A (zh) * 2007-07-02 2008-03-12 中电华清微电子工程中心有限公司 非自对准抬高外基区锗硅异质结晶体管及其制备工艺
CN101866947A (zh) * 2010-05-12 2010-10-20 上海宏力半导体制造有限公司 硅锗异质结双极型晶体管

Also Published As

Publication number Publication date
CN102468329A (zh) 2012-05-23

Similar Documents

Publication Publication Date Title
CN102231379B (zh) SiGe异质结双极晶体管多指结构
CN102044560B (zh) 超高频硅锗异质结双极晶体管
CN102104062A (zh) 双极晶体管
US20120032233A1 (en) Silicon-germanium heterojunction bipolar transistor and manufacturing method of the same
CN102088029A (zh) SiGe BiCMOS工艺中的PNP双极晶体管
CN110429134B (zh) 一种具有非对称原胞的igbt器件及制备方法
US8476728B2 (en) Parasitic PIN device in a BiCMOS process and manufacturing method of the same
CN102544081B (zh) 锗硅异质结npn三极管及制造方法
US8759880B2 (en) Ultra-high voltage SIGE HBT device and manufacturing method of the same
US8455975B2 (en) Parasitic PNP bipolar transistor in a silicon-germanium BiCMOS process
CN102468329B (zh) 锗硅异质结双极晶体管多指结构
US8866189B2 (en) Silicon-germanium heterojunction bipolar transistor and manufacturing method thereof
CN103066101A (zh) 锗硅hbt器件及制造方法
CN102064190B (zh) SiGe BiCMOS工艺中的SiGe PNP双极晶体管
CN102420243B (zh) 锗硅异质结双极晶体管及制造方法
CN102104065B (zh) SiGe HBT工艺中的寄生横向型PNP三极管
CN102544082B (zh) 锗硅异质结npn三极管器件及制造方法
CN102412275B (zh) 锗硅BiCMOS工艺中纵向PNP器件及制作方法
CN103066119B (zh) 锗硅异质结双极晶体管及制造方法
US20130119384A1 (en) Parasitic lateral pnp transistor and manufacturing method thereof
CN102412280B (zh) 锗硅hbt工艺中的横向型寄生pnp器件
CN103178086B (zh) 一种SiGe HBT工艺中的VPNP器件及其制造方法
US9012279B2 (en) SiGe HBT and method of manufacturing the same
CN102386219B (zh) SiGe HBT工艺中的寄生横向型PNP三极管及制造方法
CN103137678B (zh) 锗硅异质结双极晶体管及制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20131225

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20131225

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.