KR100552825B1 - 에피택셜 공정을 이용한 반도체 소자의 소스/드레인 형성방법 - Google Patents
에피택셜 공정을 이용한 반도체 소자의 소스/드레인 형성방법 Download PDFInfo
- Publication number
- KR100552825B1 KR100552825B1 KR1020040111034A KR20040111034A KR100552825B1 KR 100552825 B1 KR100552825 B1 KR 100552825B1 KR 1020040111034 A KR1020040111034 A KR 1020040111034A KR 20040111034 A KR20040111034 A KR 20040111034A KR 100552825 B1 KR100552825 B1 KR 100552825B1
- Authority
- KR
- South Korea
- Prior art keywords
- source
- drain
- epitaxial process
- semiconductor device
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 89
- 239000004065 semiconductor Substances 0.000 title claims abstract description 52
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 238000005530 etching Methods 0.000 claims abstract description 16
- 239000012535 impurity Substances 0.000 claims abstract description 14
- 125000006850 spacer group Chemical group 0.000 claims abstract description 12
- 150000002500 ions Chemical class 0.000 claims abstract description 11
- 238000002955 isolation Methods 0.000 claims abstract description 10
- 150000004767 nitrides Chemical class 0.000 claims abstract description 8
- 238000000059 patterning Methods 0.000 claims abstract description 5
- 238000000151 deposition Methods 0.000 claims abstract description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 abstract description 26
- 238000009792 diffusion process Methods 0.000 abstract description 6
- 238000000137 annealing Methods 0.000 abstract description 5
- 230000003647 oxidation Effects 0.000 abstract description 5
- 238000007254 oxidation reaction Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- 239000010408 film Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000002513 implantation Methods 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
Abstract
본 발명은 MOSFET 소자의 전기적인 특성을 형성할 수 있는 에피택셜 공정을 이용한 반도체 소자의 소스/드레인 형성 방법에 관한 것이다. 본 발명에 따른 에피택셜 공정을 이용한 반도체 소자의 소스/드레인 형성 방법은, a) 소자분리막이 형성된 반도체 기판 상에 패터닝 및 식각에 의해 게이트를 형성하는 단계; b) 게이트 영역을 제외한 상기 반도체 기판 상의 액티브 영역에 이온을 주입하여 저농도 도핑 드레인 영역을 형성하는 단계; c) 게이트의 양쪽 측벽에 질화물을 증착하여 스페이서를 형성하는 단계; d) 스페이서 하부를 제외한 저농도 도핑 드레인 영역 및 상기 반도체 기판의 소정 부분까지 식각하여 소스/드레인 영역을 형성하는 단계; 및 e) 에피택셜 공정을 이용하여 상기 식각된 반도체 기판 상부를 성장시켜 소스/드레인 영역을 형성하는 단계를 포함한다. 본 발명에 따르면, 이온주입장치에서 발생할 수 있는 표면의 손상을 제거할 수 있으며, 이온주입 후에 실시되는 표면완화 공정과 기타 불순물 프로파일에 대한 어닐링 공정을 별도로 실시하지 않아도 되며, 이온주입 후에 후속 산화 공정에서 발생하는 수평 방향으로의 확산을 방지할 수 있다.
소스/드레인, 에피택셜, MOSFET, SEG, STI
Description
도 1은 종래의 기술에 따른 이온주입에 의해 형성되는 반도체 소자의 소스/드레인을 예시하는 도면이다.
도 2는 본 발명의 실시예에 따른 에피택셜 공정을 이용하여 형성된 반도체 소자의 소스/드레인을 예시하는 도면이다.
도 3a 내지 도 3e는 본 발명의 실시예에 따른 에피택셜 공정을 이용하는 반도체 소자의 소스/드레인 형성 방법을 나타내는 도면이다.
본 발명은 에피택셜 공정을 이용한 반도체 소자의 소스/드레인 형성 방법에 관한 것으로, 보다 구체적으로, MOSFET 소자의 전기적인 특성을 형성할 수 있는 에피택셜 공정을 이용한 반도체 소자의 소스/드레인 형성 방법에 관한 것이다.
서브마이크론(Submicron)-MOSFET에서 사용되는 반도체 소자의 기술 중에서 채널을 형성하기 위하여 순차적으로 이온 주입장치를 이용하여 필요한 불순물(dopant) 주입을 실시한다. 즉, MOSFET의 전기적인 특성을 만들기 위하여 이온 주 입장치(Ion implant)를 이용하여 소스/드레인 영역에 이온을 주입했다.
도 1은 종래의 기술에 따른 이온주입에 의해 형성되는 반도체 소자를 예시하는 도면으로서, 소스/드레인 영역이 이온주입에 의해 형성된 것을 나타낸다.
도 1을 참조하면, 종래의 기술에 따른 이온주입에 의해 형성되는 MOSFET 반도체 소자는, 반도체 기판(111) 상에 소자 분리 영역(112)이 형성되어 있고, 상기 소자 분리 영역(112) 사이에 상기 MOSFET 채널의 전기적 특성을 결정하는 액티브 영역이 형성되며, 상기 액티브 영역 내의 소스/드레인(117)에 이온을 주입하게 된다. 여기서, 도면부호 113은 게이트 산화막, 도면부호 114는 게이트, 도면부호 115는 저농도 도핑 드레인(LDD) 영역, 그리고 도면부호 116은 스페이서(Spacer)를 나타낸다.
상기 이온주입 방법은 높은 에너지로 불순물 이온을 가속시켜 웨이퍼의 표면에 직접 불순물을 주입시키는 방법으로서, 불순물의 종류와 양 및 깊이를 정교하게 제어할 수 있으며, 이는 고온에서 처리되는 열확산 공정과 함께 반도체를 P형 또는 N형을 형성하는데 사용된다.
그러나, 종래 기술에 따르면, 이온 주입 시에 표면의 손상이 발생될 수 있고, 또한, 이온주입 후에 별도의 어닐링(annealing)을 실시해야 한다는 문제점이 있다. 또한, 이온주입 후에 후속 산화 공정에서 수평 방향으로 확산이 발생하게 된다는 문제점이 있다.
상기 문제점을 해결하기 위한 본 발명의 목적은 에피택셜 공정을 이용하여 이온 주입을 대체함으로써, 이온 주입 시에 발생할 수 있는 표면의 손상을 방지하고, 이온주입 후에 별도의 어닐링을 실시할 필요가 없는 에피택셜 공정을 이용한 반도체 소자의 소스/드레인 형성 방법을 제공하기 위한 것이다.
또한, 본 발명의 다른 목적은 이온주입 후에 후속 산화 공정에서 발생하는 수평 방향으로의 확산을 방지할 수 있는 에피택셜 공정을 이용한 반도체 소자의 소스/드레인 형성 방법을 제공하기 위한 것이다.
상기 목적을 달성하기 위한 수단으로서, 본 발명에 따른 에피택셜 공정을 이용한 반도체 소자의 소스/드레인 형성 방법은,
a) 소자분리막이 형성된 반도체 기판 상에 패터닝 및 식각에 의해 게이트를 형성하는 단계;
b) 상기 게이트 영역을 제외한 상기 반도체 기판 상의 액티브 영역에 저농도 불순물 이온을 주입하여 저농도 도핑 드레인 영역(LDD)을 형성하는 단계;
c) 상기 게이트의 양쪽 측벽(Side-Wall)에 질화물(Nitride)을 증착하여 스페이서(Spacer)를 형성하는 단계;
d) 상기 스페이서 하부를 제외한 저농도 도핑 드레인 영역 및 상기 반도체 기판의 소정 부분까지 식각하여 소스/드레인이 형성될 영역을 형성하는 단계; 및
e) 에피택셜 공정을 이용하여 상기 식각된 반도체 기판 상부를 성장시켜 소스/드레인 영역을 형성하는 단계
를 포함하는 것을 특징으로 한다.
여기서, 상기 d) 단계는 상기 측벽 질화물(Side-Wall Nitride) 식각 시에 선택적으로 상기 소스/드레인 영역을 연속해서 식각하는 것을 특징으로 한다.
여기서, 상기 d) 단계의 식각 깊이는 300∼800Å인 것을 특징으로 한다.
여기서, 상기 e) 단계의 소스/드레인 영역은 선택적 에피택셜 성장(Selective Epitaxial Growth) 방식으로 300∼800Å 성장된 것을 특징으로 한다.
상기 소스/드레인이 N-타입인 경우, 불순물 인자는 PH3 또는 AsH3이고, 상기 소스/드레인이 P-타입인 경우, 불순물 인자는 B2H6인 것을 특징으로 한다.
여기서, 상기 e) 단계의 에피택셜 공정은 1000∼1200℃의 온도로 진행되며, 대기압(Atmospheric: 760Torr) 또는 20Torr보다는 큰 감압(Reduced Pressure)의 압력으로 진행되는 것을 특징으로 한다.
여기서, 상기 e) 단계의 에피택셜 공정은 분위기 기체로 TCS(SiHCl3)을 사용하는 것을 특징으로 한다.
본 발명에 따르면, 이온주입장치를 사용하지 않고도 에피택셜 공정을 이용하여 반도체 소자의 소스/드레인을 구현할 수 있고, 또한, 이온주입장치에서 발생할 수 있는 표면의 손상을 제거할 수 있으며, 또한, 이온주입 후에 실시되는 표면완화 공정과 기타 불순물 프로파일에 대한 어닐링 공정을 별도로 실시하지 않아도 되며, 이온주입 후에 후속 산화 공정에서 발생하는 수평 방향으로의 확산을 방지할 수 있다.
이하, 첨부한 도면을 참조하여, 본 발명의 실시예에 따른 에피택셜 공정을 이용한 반도체 소자의 소스/드레인 형성 방법을 설명한다.
본 발명의 실시예는 이온 주입 장치를 이용하지 않고도 에피택셜 공정을 이용하여 기존의 이온주입장치에 의해 실시되는 이온주입을 대체하여 반도체 소자의 소스/드레인을 형성하게 된다.
여기서, 에피택셜 성장(epitaxial growth)은 실리콘 기판 표면에 단결정 박막을 기판 결정 축에 따라 동일 결정 구조로 성장시키는 것을 말하며, 일반적으로, 에피택셜 성장이 시작되는 온도는 900∼950℃ 정도의 고온이고, 온도가 내려가면 다결정막 성장으로 된다. 이때, 반도체 기판은 대부분 실리콘이고, 절연성의 단결정판도 사용되는데, 이 경우 실리콘 격자정수와 기판 물질이 일치하는 결정 방위를 선택해야 한다.
도 2는 본 발명의 실시예에 따른 에피택셜 공정을 이용하여 형성된 반도체 소자의 소스/드레인을 예시하는 도면이다.
도 2를 참조하면, Si-기판(211) 상에 소자 분리 영역(212)이 형성되어 있고, 상기 소자 분리 영역(212) 사이에 상기 MOSFET 채널의 전기적 특성을 결정하는 액티브 영역이 형성되며, 상기 액티브 영역 내의 소스/드레인(217)을 에피택셜 공정을 이용하여 형성하게 된다. 여기서, 도면부호 213은 게이트 산화막, 도면부호 214는 게이트, 도면부호 215는 저농도 도핑 드레인(LDD) 영역, 그리고 도면부호 216은 스페이서(Spacer)를 나타낸다.
이때, 상기 에피택셜 공정에 의해 형성되는 소스/드레인 영역(217)은 선택적 에피택셜 성장(Selective Epitaxial Growth) 방식으로 300∼800Å 성장시켜 형성된 것이다.
따라서, 본 발명의 실시예에 따른 반도체 소자는, 기존의 이온주입장치를 사용하지 않고도 에피택셜 공정을 이용하여 MOSFET의 소스/드레인을 구현할 수 있다.
한편, 도 3a 내지 도 3e는 본 발명의 실시예에 따른 에피택셜 공정을 이용하는 반도체 소자의 소스/드레인 형성 방법을 나타내는 도면이다.
본 발명의 실시예에 따른 에피택셜 공정을 이용한 반도체 소자의 소스/드레인 형성 방법은, 먼저, 도 3a를 참조하면, 소자분리막(212)이 형성된 반도체 기판(211) 상에 패터닝 및 식각에 의해 게이트를 형성하게 된다. 구체적으로, 소자분리막(212)이 형성된 반도체 기판(211) 상에 게이트 산화막(213)을 형성하고, 그 상부에 게이트 폴리를 증착시킨 후, 이후 패터닝 및 식각에 의해 게이트(214)를 형성하게 된다.
다음으로, 도 3b를 참조하면, 상기 게이트 영역(214)을 제외한 상기 반도체 기판(211) 상의 액티브 영역에 저농도 불순물 이온을 주입하여 저농도 도핑 드레인 영역(LDD: 215)을 형성한다. 즉, 이온주입 장치를 이용하여 LDD 영역(215)을 형성한다.
다음으로, 도 3c를 참조하면, 상기 게이트(214)의 양쪽 측벽(Side-Wall)에 질화물(Nitride)을 증착하여 스페이서(Spacer: 216)를 형성한다. 구체적으로, 상기 게이트(214)의 양쪽 측벽에 질화물을 증착한 후, 상기 스페이서(216) 부분을 제외한 부분을 식각함으로써 상기 스페이서(216)가 형성되는데, 상기 스페이서는 상 기 게이트(214)의 측면 부분을 보호하는 역할을 한다.
다음으로, 도 3d를 참조하면, 상기 스페이서(216) 하부를 제외한 저농도 도핑 드레인 영역(215) 및 상기 반도체 기판(211)의 소정 부분까지 식각하여 소스/드레인(217)이 형성될 영역을 형성한다. 구체적으로, 상기 측벽 질화물(Side-Wall Nitride) 식각 시에 소스/드레인이 형성될 부분에 대해 실리콘 식각을 실시하며, 이때, 선택적으로 상기 소스/드레인 영역을 연속해서 식각하며, 이때, 상기 식각 깊이는 300∼800Å 정도이다. 여기서, 도면부호 A는 소스/드레인(217)이 형성될 영역을 나타낸다.
다음으로, 도 3e를 참조하면, 에피택셜 공정을 이용하여 상기 식각된 반도체 기판(211) 상부를 성장시켜 소스/드레인 영역(217)을 형성한다.
상기 소스/드레인 영역(217)은 선택적 에피택셜 성장(Selective Epitaxial Growth) 방식으로 300∼800Å 성장된다.
만일, 상기 소스/드레인이 N-타입인 경우, 불순물 인자는 보통 PH3 또는 AsH3이 사용되고, 상기 소스/드레인이 P-타입인 경우, 불순물 인자는 보통 B2H6
이 사용된다.
또한, 상기 에피택셜 공정은 1000∼1200℃의 온도로 진행되고, 대기압(Atmospheric: 760Torr) 또는 20Torr보다는 큰 감압(Reduced Pressure)의 압력으로 진행되며, 또한, 분위기 기체로 TCS(SiHCl3)을 사용하게 된다.
결국, 본 발명의 실시예에 따른 반도체 소자의 소스/드레인 형성 방법은, 이 온주입장치를 사용하지 않고도 에피택셜 공정을 이용하여 MOSFET의 소스/드레인을 구현할 수 있다.
이상의 설명에서 본 발명은 특정의 실시예와 관련하여 도시 및 설명하였지만, 특허청구범위에 의해 나타난 발명의 사상 및 영역으로부터 벗어나지 않는 한도 내에서 다양한 개조 및 변화가 가능하다는 것을 당업계에서 통상의 지식을 가진 자라면 누구나 쉽게 알 수 있을 것이다.
본 발명에 따르면, 이온주입장치를 사용하지 않고도 에피택셜 공정을 이용하여 반도체 소자의 소스/드레인을 구현할 수 있고, 또한, 이온주입장치에서 발생할 수 있는 표면의 손상을 제거할 수 있으며, 또한, 이온주입 후에 실시되는 표면완화 공정과 기타 불순물 프로파일(Dopant Profile)에 대한 어닐링 공정을 별도로 실시하지 않아도 되며, 이온주입 후에 후속 산화 공정에서 발생하는 수평 방향으로의 확산을 방지할 수 있다.
Claims (9)
- 반도체 소자의 소스/드레인 형성 방법에 있어서,a) 소자분리막이 형성된 반도체 기판 상에 패터닝 및 식각에 의해 게이트를 형성하는 단계;b) 상기 게이트 영역을 제외한 상기 반도체 기판 상의 액티브 영역에 저농도 불순물 이온을 주입하여 저농도 도핑 드레인 영역(LDD)을 형성하는 단계;c) 상기 게이트의 양쪽 측벽(Side-Wall)에 질화물(Nitride)을 증착하여 스페이서(Spacer)를 형성하는 단계;d) 상기 스페이서 하부를 제외한 저농도 도핑 드레인 영역 및 상기 반도체 기판의 소정 부분까지 식각하여 소스/드레인이 형성될 영역을 형성하는 단계; 및e) 에피택셜 공정을 이용하여 상기 식각된 반도체 기판 상부를 성장시켜 소스/드레인 영역을 형성하는 단계를 포함하는 에피택셜 공정을 이용한 반도체 소자의 소스/드레인 형성 방법.
- 제1항에 있어서,상기 d) 단계는 상기 측벽 질화물(Side-Wall Nitride) 식각 시에 선택적으로 상기 소스/드레인 영역을 연속해서 식각하는 것을 특징으로 하는 에피택셜 공정을 이용한 반도체 소자의 소스/드레인 형성 방법.
- 제1항에 있어서,상기 d) 단계의 식각 깊이는 300∼800Å인 것을 특징으로 하는 에피택셜 공정을 이용한 반도체 소자의 소스/드레인 형성 방법.
- 제1항에 있어서,상기 e) 단계의 소스/드레인 영역은 선택적 에피택셜 성장(Selective Epitaxial Growth) 방식으로 300∼800Å 성장된 것을 특징으로 하는 에피택셜 공정을 이용한 반도체 소자의 소스/드레인 형성 방법.
- 제1항에 있어서,상기 소스/드레인이 N-타입인 경우, 불순물 인자는 PH3 또는 AsH3인 것을 특징으로 하는 에피택셜 공정을 이용한 반도체 소자의 소스/드레인 형성 방법.
- 제1항에 있어서,상기 소스/드레인이 P-타입인 경우, 불순물 인자는 B2H6인 것을 특징으로 하는 에피택셜 공정을 이용한 반도체 소자의 소스/드레인 형성 방법.
- 제1항에 있어서,상기 e) 단계의 에피택셜 공정은 1000∼1200℃의 온도로 진행되는 것을 특징 으로 하는 에피택셜 공정을 이용한 반도체 소자의 소스/드레인 형성 방법.
- 제1항에 있어서,상기 e) 단계의 에피택셜 공정은 대기압(Atmospheric: 760Torr) 또는 20Torr보다는 큰 감압(Reduced Pressure)의 압력으로 진행되는 것을 특징으로 하는 에피택셜 공정을 이용한 반도체 소자의 소스/드레인 형성 방법.
- 제1항에 있어서,상기 e) 단계의 에피택셜 공정은 분위기 기체로 TCS(SiHCl3)을 사용하는 것을 특징으로 하는 에피택셜 공정을 이용한 반도체 소자의 소스/드레인 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040111034A KR100552825B1 (ko) | 2004-12-23 | 2004-12-23 | 에피택셜 공정을 이용한 반도체 소자의 소스/드레인 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040111034A KR100552825B1 (ko) | 2004-12-23 | 2004-12-23 | 에피택셜 공정을 이용한 반도체 소자의 소스/드레인 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100552825B1 true KR100552825B1 (ko) | 2006-02-21 |
Family
ID=37178920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040111034A KR100552825B1 (ko) | 2004-12-23 | 2004-12-23 | 에피택셜 공정을 이용한 반도체 소자의 소스/드레인 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100552825B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011056336A2 (en) * | 2009-11-09 | 2011-05-12 | International Business Machines Corporation | Asymmetric epitaxy and application thereof |
-
2004
- 2004-12-23 KR KR1020040111034A patent/KR100552825B1/ko not_active IP Right Cessation
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011056336A2 (en) * | 2009-11-09 | 2011-05-12 | International Business Machines Corporation | Asymmetric epitaxy and application thereof |
| WO2011056336A3 (en) * | 2009-11-09 | 2011-07-28 | International Business Machines Corporation | Asymmetric epitaxy and application thereof |
| US8198673B2 (en) | 2009-11-09 | 2012-06-12 | International Business Machines Corporation | Asymmetric epitaxy and application thereof |
| GB2487870A (en) * | 2009-11-09 | 2012-08-08 | Ibm | Asymmetric epitaxy and application thereof |
| CN102893380A (zh) * | 2009-11-09 | 2013-01-23 | 国际商业机器公司 | 不对称外延生长及其应用 |
| GB2487870B (en) * | 2009-11-09 | 2013-12-25 | Ibm | Asymmetric epitaxy and application thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7553717B2 (en) | Recess etch for epitaxial SiGe | |
| KR100657395B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100621546B1 (ko) | 엘리베이티드 소오스/드레인 구조의 모스트랜지스터 및 그제조방법 | |
| US7402870B2 (en) | Ultra shallow junction formation by epitaxial interface limited diffusion | |
| KR100332106B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| US6852604B2 (en) | Manufacturing method of semiconductor substrate | |
| JP4590151B2 (ja) | 半導体装置の製造方法 | |
| US20100012988A1 (en) | Metal oxide semiconductor devices having implanted carbon diffusion retardation layers and methods for fabricating the same | |
| KR100301246B1 (ko) | 반도체 소자의 제조 방법 | |
| US20110027955A1 (en) | Source/Drain Carbon Implant and RTA Anneal, Pre-SiGe Deposition | |
| US7071046B2 (en) | Method of manufacturing a MOS transistor | |
| US20080017931A1 (en) | Metal-oxide-semiconductor transistor device, manufacturing method thereof, and method of improving drain current thereof | |
| US6812073B2 (en) | Source drain and extension dopant concentration | |
| US8440514B2 (en) | Semiconductor device and method for manufacturing the same | |
| US20050035413A1 (en) | Semiconductor device and method of manufacturing a semiconductor device | |
| KR100552825B1 (ko) | 에피택셜 공정을 이용한 반도체 소자의 소스/드레인 형성방법 | |
| US9412869B2 (en) | MOSFET with source side only stress | |
| US20120142159A1 (en) | Method for fabricating semiconductor device | |
| KR100552826B1 (ko) | 에피택셜 공정을 이용한 반도체 소자의 저농도 도핑드레인 형성 방법 | |
| KR20060072411A (ko) | 에피택셜 공정을 이용한 반도체 소자의 제조 방법 | |
| KR100613286B1 (ko) | 에피택셜 공정을 이용한 반도체 소자의 제조 방법 | |
| KR100671562B1 (ko) | 에피택셜 공정을 이용한 반도체 소자의 소스/드레인 형성방법 | |
| KR100705211B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR20000043195A (ko) | 반도체소자의 제조방법 | |
| KR20070090052A (ko) | 반도체 소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120119 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |