CN103943475A - 一种提高栅氧化物介电常数的方法 - Google Patents

一种提高栅氧化物介电常数的方法 Download PDF

Info

Publication number
CN103943475A
CN103943475A CN201410060296.6A CN201410060296A CN103943475A CN 103943475 A CN103943475 A CN 103943475A CN 201410060296 A CN201410060296 A CN 201410060296A CN 103943475 A CN103943475 A CN 103943475A
Authority
CN
China
Prior art keywords
gate oxide
nitrogen
sion
sio
dielectric constant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410060296.6A
Other languages
English (en)
Inventor
张红伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201410060296.6A priority Critical patent/CN103943475A/zh
Publication of CN103943475A publication Critical patent/CN103943475A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明为一种提高栅氧化物介电常数的方法，涉及用于半导体MOS器件的制造工艺领域，尤其涉及一种提高栅氧化物介电常数的方法，包括以下步骤：提供一基底；在所述基底上制备一SiO2栅氧化层；对所述SiO2栅氧化层进行氮的注入，使SiO2中的部分氧原子由氮原子取代，以形成SiON栅氧化层；在高于1000℃并伴随纯惰性气体的氛围对SiON栅氧化层进行氮化处理，以修复晶格损伤并形成稳定Si-N键；在低于800℃的氛围下对SiON栅氧化层进行氧化处理，以修复SiO2/Si界面。与传统的高温氮化处理工艺相比，采用本发明制备的SiON栅氧化层不仅具有稳定的氮含量，而且能有效提高栅氧化物氮含量30%左右，从而使所制备的栅氧化物具有较高的介电常数，实现了对SiON栅介质介电系数精确剪裁的目的。

Description

一种提高栅氧化物介电常数的方法
技术领域
本发明涉及用于半导体MOS器件的制造工艺领域，尤其涉及一种提高栅氧化物介电常数的方法。
背景技术
栅氧化层的制备工艺是半导体制造工艺中的关键技术，直接影响和决定了器件的电学特性和可靠性。当半导体技术进入45纳米时代以来,栅介质SiO2的厚度已经很薄(小于),栅极漏电流中的隧道穿透机制已经起到主导作用。随着SiO2厚度的进一步降低,栅极漏电流也会以指数形式增长。栅介质厚度每降低,栅极漏电流就会增加10倍。另一方面，栅极、SiO2栅介质和硅衬底之间存在杂质的浓度梯度，随着栅介质厚度的不断降低，栅极里掺入的硼等杂质会从栅极中扩散到硅衬底中或者固定在栅介质中，这会影响器件的阈值电压，从而影响器件的性能。诚然，增加栅介质厚度可以有效抑制栅极漏电流和栅极中杂质的扩散，但是晶体管驱动电流、翻转延迟时间等关键性能也会大打折扣。这种驱动电流和栅极漏电对栅介质厚度要求上的矛盾，对于传统的SiO2栅介质而言是无法回避的。栅极电容不仅取决于栅极表面积和栅介质厚度，还取决于栅介质的介电常数，故减少栅介质厚度不是提高栅极电容的唯一方法。即使栅介质厚度保持不变，提高栅介质的介电系数也可达到降低等效氧化层厚度及增加栅极电容的效果。在现阶段，提高栅介质的介电系数的方法大致有两大类：一类是采用全新的高介电系数的材料作为栅介质，如氮氧化铪硅（HfSiON）等。另一类则仍保持SiO2作为栅介质，通过SiO2氧化膜里掺入氮使之成为致密的SiON来提高栅介质的介电系数。目前业界通常有三种主要的方法可实现SiO2中的氮掺杂以形成SiON，但均由于栅介质中掺入的氮原子浓度高且主要分布在栅介质的上表面，因此对后续PNA(Post Nitridation Anneal)高温退火工艺的温度、气体氛围和时间间隔必须严格控制，以防止本征氧化层和有机吸附而对氮掺杂造成的影响；此外，PNA(Post Nitridation Anneal)的高温退火工艺既容易造成表面氮原子的挥发，又能使氮原子获得能量而继续扩散，造成部分氮原子聚积在SiO2/Si界面处，从而对沟道中载流子的迁移速度产生负面影响。
中国专利（CN 102437143A）公开了一种低介电常数材料，包括低介电常数材料和添加剂的介电材料。添加剂包括具有Si-X-Si桥的化合物，其中X为1和8之间的碳原子数。添加剂可包括末端Si-CH3基团。包括添加剂的介电材料可用作半导体器件的层间介电(ILD)层。可使用CVD或溶胶-凝胶工艺形成包括添加剂的介电材料。所述添加剂的一个示例为双(三乙氧基硅基)乙烷。
通过本发明提供的材料和半导体器件，克服了低介电常数(低-k)材料的形成通常具有的如机械强度差，爆板分层，蚀刻(如等离子体)工艺导致的损害的缺点。
中国专利（CN102544739A）公开了一种具有高介电常数的超材料，包括至少一个超材料片层，每个超材料片层包括基材和附着在基材上的多个人造微结构，所述人造微结构包括相互平行的第一金属线和第二金属线，还包括至少一个一端与所述第一金属线相连、另一端为自由端且朝向第二金属线的第一金属线分支；以及至少一个一端与所述第二金属线相连、另一端为自由端且朝向第一金属线的第二金属线分支，所述第一金属线分支和所述第二金属线分支依次交错分布。具有这种人造微结构的超材料的介电常数得到了大幅的提高。
发明内容
鉴于上述问题，本发明能使高温氮化处理工艺不仅具有稳定的氮含量，而且能有效提高栅氧化物氮使所制备的栅氧化物具有较高的介电常数。
本发明解决技术问题所采用的技术方案为：
一种提高栅氧化物介电常数的方法，包括以下步骤：
步骤S1、提供一基底；
步骤S2、在所述基底上制备一SiO2栅氧化层；
步骤S3、对所述SiO2栅氧化层进行氮的注入，使SiO2中的部分氧原子由氮原子取代，以形成SiON栅氧化层；
步骤S4、在高于1000℃并伴随纯惰性气体的氛围下对所述SiON栅氧化层进行氮化处理，以修复晶格损伤并形成稳定Si-N键；
步骤S5、在低于800℃的氛围下对经过氮化处理后的所述SiON栅氧化层进行氧化处理，以修复SiO2/Si界面。
优选的，在步骤S2中，通过快速热退火工艺和/或垂直炉管工艺制备所述SiO2栅氧化层。
优选的，所述快速热退火工艺具体包括原位水蒸气氧化法和/或快速热退火氧化法。
优选的，采用N2O和H2为反应气体进行所述原位水蒸气氧化法；或
采用O2和H2为反应气体进行所述原位水蒸气氧化法。
优选的，在步骤S3中，通过去耦等离子体氮化工艺和/或远程等离子体氮化工艺形成所述SiON。
优选的，在步骤S3中，以NO、N2O或NH3为原料，采用垂直扩散设备形成所述SiON。
优选的，在步骤S4中，所述氮化处理的温度范围为1000℃-1100℃，反应时间范围为5sec-120sec。
优选的，所述纯惰性气体氛围包含氮气或氩气中的任意一种。
优选的，在步骤S5中，所述氧化处理的温度范围为500℃-800℃，反应时间范围为5sec-120sec。
优选的，采用氧气进行所述氧化处理；或
采用H2与O2的混合气体进行所述氧化处理。
本发明的技术方案与传统的高温氮化处理工艺相比，采用本发明制备的SiON栅氧化层不仅具有稳定的氮含量，而且能有效提高栅氧化物氮含量30%左右，从而使所制备的栅氧化物具有较高的介电常数，实现了对SiON栅介质介电系数精确剪裁的目的。
附图说明
参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
图1本发明方法一实施例的工艺步骤示意图；
图2本发明方法一实施例的步骤S1的结构示意图；
图3本发明方法一实施例的步骤S2的结构示意图；
图4本发明方法一实施例的步骤S3的结构示意图；
图5本发明方法一实施例的步骤S4的结构示意图；
图6本发明方法一实施例的步骤S5的结构示意图。
具体实施方式
下面结合附图和具体实施例对本发明作进一步说明，显然，所描述的实例仅仅是本发明一部分实例，而不是全部的实例。基于本发明汇总的实例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有实例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实例及实例中的特征可以相互自由组合。
本发明是一种提高栅氧化物介电常数的方法，包括以下步骤：
步骤S1、提供一基底；
步骤S2、在所述基底上制备一SiO2栅氧化层；
步骤S3、对所述SiO2栅氧化层进行氮的注入，使SiO2中的部分氧原子由氮原子取代，以形成SiON栅氧化层；
步骤S4、在高于1000℃并伴随纯惰性气体的氛围下对所述SiON栅氧化层进行氮化处理，以修复晶格损伤并形成稳定Si-N键；
步骤S5、在低于800℃的氛围下对经过氮化处理后的所述SiON栅氧化层进行氧化处理，以修复SiO2/Si界面。
以下将结合附图对本发明的一个实例做具体阐释。
如图1所示的本发明的实例是一种提高栅氧化物介电常数的方法，包括以下步骤：
步骤S1、如图2所示，提供一基底1，并进行清洗；
步骤S2、如图3所示，在所述基底1上制备一SiO2栅氧化层2；具体为对基底1执行热氧化操作和热处理操作，以制备一层具有稳定和均匀的目标厚度的SiO2栅氧化层2；其中，所述热氧化和热处理操作包括快速热退火（Rapid Thermal Process，简称：RTP)工艺和/或垂直炉管（Furnace）工艺；所述快速热退火工艺进一步可以包括原位水蒸汽氧化法(In-Situ Steam Generation，简称：ISSG)和/或快速热退火氧化法（Rapid Thermal Oxidation，简称：RTO）；
步骤S3、如图4所示，对所述SiO2栅氧化层2进行氮3的注入，使SiO2中的部分氧原子由氮原子取代，以形成SiON栅氧化层4；具体为通过等离子体氮化技术对所述SiO2栅氧化层2进行氮3的注入，使SiO2中的部分氧原子由氮原子取代形成Si-N键，从而将所述SiO2栅氧化层2调整为具有一定氮浓度的SiON栅氧化层4，所述等离子体氮化技术包括：1.去耦等离子体氮化(Decoupled PlasmaNitridation，简称：DPN)；2.远程等离子体氮化(Remote PlasmaNitridation，简称：RPN)；3.快速热氮化（RTN）；4.垂直扩散设备的NO，N2O和NH3的氮化处理工艺，也就是垂直炉管（Furnace）工艺；
步骤S4、如图5所示，在高于1000℃并伴随纯惰性气体的氛围下对SiON栅氧化层4进行氮5化处理，以修复晶格损伤并形成稳定Si-N键，从而具有形成稳定的氮含量和介电常数的栅氧化层6；所述氮化处理的温度范围优选为1000℃-1100℃（如1000℃，1030℃，1060℃，1100℃等），反应时间范围为5sec-120sec（如5sec，40sec，80sec，120sec等）；纯惰性气体氛围中的纯惰性气体为N2（氮气）或Ar（氩气）等惰性气体；
步骤S5、如图6所示，在低于800℃的氛围下对经过氮5化处理后的所述栅氧化层6进行氧7化处理，以修复SiO2/Si界面，形成新的栅氧化层8；其中，所述氧化处理的温度范围优选为500℃-800℃（如500℃，600℃，700℃，800℃等），反应时间范围为5sec-120sec（如5sec，40sec，80sec，120sec等）；所述氧化处理中的氧化气体为O2或者H2与O2的混合气体。
本发明的核心是通过高温氮化处理和低温氧化工艺来提高栅氧化物的氮含量和介电常数。本发明对传统SiON栅氧化层制备过程中高温退火工艺的单一高温退火工艺的温度、气体氛围做了优化。首先通过高温和纯惰性气体氮5化处理工艺，以修复晶格损伤并形成稳定Si-N键，从而形成稳定的氮含量和介电常数；然后在低温的氛围下对SiON栅氧化层6进行氧7化处理，以修复SiO2/Si界面。
本发明解决了目前半导体业界广泛接受的SiON栅氧化层的制备工艺流程中，由于栅介质中掺入的氮原子浓度高且主要分布在栅介质的上表面，因此对后续高温退火工艺的温度、气体氛围和时间间隔必须严格控制，以防止本征氧化层和有机吸附而对氮掺杂造成的影响；此外，传统高温退火工艺既容易造成表面氮原子的挥发，又能使氮原子获得能量而继续扩散，造成部分氮原子聚积在SiO2和沟道的界面处，从而对沟道中载流子的迁移速度产生负面影响。
本发明与传统SiON栅氧化层的制备方法不同，本发明是在对所述氮化后的SiON栅氧化层进行传统高温退火处理前，首先通过高温和纯惰性气体氮5化处理工艺，以修复晶格损伤并形成稳定Si-N键，从而形成稳定的氮含量和介电常数；然后在低温（500℃-800℃）的氛围下对SiON栅氧化层6进行氧7化处理，以修复SiO2/Si界面。实验证明，与传统的高温氮化处理工艺相比，采用本发明制备的SiON栅氧化层2不仅具有稳定的氮含量，而且能有效提高栅氧化物氮含量30%左右，从而使所制备的栅氧化物具有较高的介电常数，实现了对SiON栅介质介电系数精确剪裁的目的。
以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所做出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。

Claims (10)

1.一种提高栅氧化物介电常数的方法，其特征在于，所述方法包括以下步骤：
步骤S1、提供一基底；
步骤S2、在所述基底上制备一SiO2栅氧化层；
步骤S3、对所述SiO2栅氧化层进行氮的注入，使SiO2中的部分氧原子由氮原子取代，以形成SiON栅氧化层；
步骤S4、在高于1000℃并伴随纯惰性气体的氛围下对所述SiON栅氧化层进行氮化处理，以修复晶格损伤并形成稳定Si-N键；
步骤S5、在低于800℃的氛围下对经过氮化处理后的所述SiON栅氧化层进行氧化处理，以修复SiO2/Si界面。
2.如权利要求1所述的方法，其特征在于，在步骤S2中，通过快速热退火工艺和/或垂直炉管工艺制备所述SiO2栅氧化层。
3.如权利要求2所述的方法，其特征在于，所述快速热退火工艺具体包括原位水蒸气氧化法和/或快速热退火氧化法。
4.如权利要求3所述的方法，其特征在于，采用N2O和H2为反应气体进行所述原位水蒸气氧化法；或
采用O2和H2为反应气体进行所述原位水蒸气氧化法。
5.如权利要求1所述的方法，其特征在于，在步骤S3中，通过去耦等离子体氮化工艺和/或远程等离子体氮化工艺形成所述SiON。
6.如权利要求1所述的方法，其特征在于，在步骤S3中，以NO、N2O或NH3为原料，采用垂直扩散设备形成所述SiON。
7.如权利要求1所述的方法，其特征在于，在步骤S4中，所述氮化处理的温度范围为1000℃-1100℃，反应时间范围为5sec-120sec。
8.如权利要求1所述的方法，其特征在于，所述纯惰性气体氛围包含氮气或氩气中的任意一种。
9.如权利要求1所述的方法，其特征在于，在步骤S5中，所述氧化处理的温度范围为500℃-800℃，反应时间范围为5sec-120sec。
10.如权利要求1或9所述的方法，其特征在于，采用氧气进行所述氧化处理；或
采用H2与O2的混合气体进行所述氧化处理。
CN201410060296.6A 2014-02-21 2014-02-21 一种提高栅氧化物介电常数的方法 Pending CN103943475A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410060296.6A CN103943475A (zh) 2014-02-21 2014-02-21 一种提高栅氧化物介电常数的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410060296.6A CN103943475A (zh) 2014-02-21 2014-02-21 一种提高栅氧化物介电常数的方法

Publications (1)

Publication Number Publication Date
CN103943475A true CN103943475A (zh) 2014-07-23

Family

ID=51191086

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410060296.6A Pending CN103943475A (zh) 2014-02-21 2014-02-21 一种提高栅氧化物介电常数的方法

Country Status (1)

Country Link
CN (1) CN103943475A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113707550A (zh) * 2021-09-01 2021-11-26 浙江同芯祺科技有限公司 一种igbt沟槽栅氧化膜成型工艺

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1632922A (zh) * 2004-12-23 2005-06-29 上海华虹（集团）有限公司 一种新的超薄含氮栅介质制备方法
US20060292844A1 (en) * 2005-06-27 2006-12-28 Applied Materials, Inc. Manufacturing method for two-step post nitridation annealing of plasma nitrided gate dielectric
CN1967780A (zh) * 2005-10-20 2007-05-23 应用材料公司 用于制作场效应晶体管的栅极电介质的方法
CN103069552A (zh) * 2010-08-04 2013-04-24 德克萨斯仪器股份有限公司 包括具有在其侧壁上增强的氮浓度的SiON栅电介质的MOS晶体管
CN103346077A (zh) * 2013-07-09 2013-10-09 上海华力微电子有限公司 一种栅氧化层的制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1632922A (zh) * 2004-12-23 2005-06-29 上海华虹（集团）有限公司 一种新的超薄含氮栅介质制备方法
US20060292844A1 (en) * 2005-06-27 2006-12-28 Applied Materials, Inc. Manufacturing method for two-step post nitridation annealing of plasma nitrided gate dielectric
CN1967780A (zh) * 2005-10-20 2007-05-23 应用材料公司 用于制作场效应晶体管的栅极电介质的方法
CN103069552A (zh) * 2010-08-04 2013-04-24 德克萨斯仪器股份有限公司 包括具有在其侧壁上增强的氮浓度的SiON栅电介质的MOS晶体管
CN103346077A (zh) * 2013-07-09 2013-10-09 上海华力微电子有限公司 一种栅氧化层的制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
张红伟 等: "ISSG及其氮化工艺对栅氧化层性能的改善", 《半导体制造技术》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113707550A (zh) * 2021-09-01 2021-11-26 浙江同芯祺科技有限公司 一种igbt沟槽栅氧化膜成型工艺

Similar Documents

Publication Publication Date Title
KR101990051B1 (ko) 무불소텅스텐 배리어층을 구비한 반도체장치 및 그 제조 방법
JP4047075B2 (ja) 半導体装置
US5712208A (en) Methods of formation of semiconductor composite gate dielectric having multiple incorporated atomic dopants
US8450221B2 (en) Method of forming MOS transistors including SiON gate dielectric with enhanced nitrogen concentration at its sidewalls
CN101685777A (zh) 半导体装置的制造方法
US20040175961A1 (en) Two-step post nitridation annealing for lower EOT plasma nitrided gate dielectrics
US8198184B2 (en) Method to maximize nitrogen concentration at the top surface of gate dielectrics
US20150017814A1 (en) Method of forming gate oxide layer
CN1663051A (zh) 半导体器件及其制造方法
JP2007123825A (ja) 半導体装置の製造方法
CN106653589A (zh) 高压低热预算高k后退火工艺
CN103903986A (zh) 栅介质层的制作方法
CN103887161A (zh) 一种抑制掺杂原子在栅介质中扩散的方法
CN1402307A (zh) 制作基极介电层的方法
CN103972070A (zh) 栅氧化层的制造方法
CN103855035A (zh) 一种制备栅介质层的设备
KR100788361B1 (ko) 모스펫 소자의 형성 방법
JP4187252B2 (ja) 半導体装置の製造方法
JP5050351B2 (ja) 半導体装置の製造方法
CN101120437B (zh) 电介质膜及其形成方法
CN103943475A (zh) 一种提高栅氧化物介电常数的方法
CN103646865A (zh) 在Ge衬底制备超薄氧化锗界面修复层的方法
CN100487877C (zh) 半导体器件的制造方法
CN103871955A (zh) 一种栅介质等效氧化层厚度控制方法
CN104201098A (zh) 栅介质氧化层的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20140723

RJ01 Rejection of invention patent application after publication