CN1632922A

CN1632922A - 一种新的超薄含氮栅介质制备方法

Info

Publication number: CN1632922A
Application number: CN 200410093461
Authority: CN
Inventors: 万星拱
Original assignee: Shanghai Huahong Group Co Ltd; Shanghai Integrated Circuit Research and Development Center Co Ltd
Current assignee: Shanghai IC R&D Center Co Ltd; Shanghai Huahong Group Co Ltd
Priority date: 2004-12-23
Filing date: 2004-12-23
Publication date: 2005-06-29

Abstract

本发明属集成电路制造工艺技术领域。具体为一种新的栅介质层制备方法。采用ISSG方法先制备一层薄氧化硅，再移入氮等离子体腔进行氮化，完毕后立即进行氮气氛退火。本发明提出一种高压脉冲等离子体氮化技术，得到了浓度与分布可控的含氮氧化硅介质层。实验证明，栅介质层沟道迁移率良好，栅极漏电流得到较大幅度抑制，同时硼穿透现象也被有效阻止。本发明方法可靠性好，操作性强。

Description

一种新的超薄含氮栅介质制备方法

技术领域

本发明属于集成电路制造工艺技术领域，具体涉及一种新的超薄含氮栅介质制备方法。

背景技术

随着集成电路制造技术的不断发展，晶体管的最小线宽不断缩小，目前主流工艺已经深入到90纳米尺度。90纳米技术就是指栅电极的长度为90纳米，按照等比例缩小原则常规栅氧化层(SiO₂)的厚度将必须缩小到10～20埃，此时穿过栅介质层的隧穿电流将会急剧增加。高的栅漏电流将会使电路的静态功耗大为增加，同时沟道反型层电荷流失又会导致器件功能退化，这将是高频无线通讯器件面临的一大难题。此外，PMOSFET栅电极材料采用的是硼元素掺杂，这种质量很轻的硼原子在日益减薄的二氧化硅介质中的穿透变得越来越容易，这种穿透的后果只会使器件功能退化，降低其可靠性并缩短其运行寿命。

综合以上出现的问题，一种最为有效的办法是采用某种新的高介电常数材料代替传统的二氧化硅以克服大的漏电流问题。高介电常数材料在等效二氧化硅厚度下具有较大的物理厚度，电子直接隧穿和硼穿透的行为将同时得到有效抑制。一些金属氧化物薄膜被人们尝试用以栅介质层，诸如氧化钛(TiO₂)、氧化铪(HfO₂)等，获得了一些成果，但由于沟道迁移率和可靠性等一系列问题而迟迟难以用于实际生产线中。目前颇具吸引力的是一种掺入氮原子的氧化硅薄膜，它具有相对较高的介电常数、有效的硼扩散阻挡功能及与常规CMOS工艺流程的兼容性。人们尝试了很多种含氮氧化硅薄膜的制备方法，包括物理生长方法(O₂生长一层SiO₂再进行NO/N₂O后退火)、化学气相沉积法(CVD)、远程等离子体氮化(RPN)和脱耦等离子体氮化(DPN)等。大量研究表明，氮原子在氧化硅薄膜中的分布对器件性能有至关重要的影响，目前物理生长法和CVD法得到的含氮氧化硅其中氮原子会在氧化硅与硅衬底界面层处聚集。这种结构对器件性能并没有显著改善，相反它降低了沟道载流子迁移率，同时对硼原子穿透阻挡能力也很弱。RPN和DPN方法都是采用等离子体氮化的方法，将氮原子引入到氧化硅的表层，即氧化硅与多晶硅电极之间的界面层，这样就对硼穿透起到有效阻挡作用，同时不影响沟道载流子迁移率，栅极漏电流也显著降低。

同RPN相比，DPN具有更优越的硅片面内均匀性和氮浓度与分布易于控制性。然而由于DPN可以调控的参数较多，如果工艺失当仍然达不到预期的目的。另外如果盲目采用实验设计法(DOE)搜索工艺窗口(Process window)，则将耗费大量时间与成本，并且容易迷失方向。因此，在深入了解等离子体工艺特征，充分发挥设备功能，筛选出最有效的方案后，才导致本发明的诞生。

发明内容

本发明提出了一种新的含氮栅介质制备方法，目的在于降低栅极漏电流，改善沟道载流子迁移率，抑制栅极硼原子向介质层穿透并提高器件可靠性。

本发明提出的含氮栅介质制备方法，是在底部采用原位蒸汽产生法(即ISSG)，生长一层氧化硅，其厚度为10～18，然后将其移入高压脉冲氮等离子体腔进行氮化，完毕后进行氮气氛退火。

高压脉冲氮等离子体腔氮化，等离子体腔的氮气压为60～100mTorr；所施加的高压脉冲的脉冲占空比为20～35％；所施加的高压脉冲的功率为300～500W；高压脉冲氮等离子体腔氮化，氮化时间为30～60秒；氮气氛退火的退火温度为1000℃～1100℃，退火时间为60～100秒。

本发明是在原位蒸汽产生法(即ISSG)生长的10～18A左右的氧化硅上，采用脉冲高压脱耦等离子体氮化法(Pulsed High Pressure Decoupled Plasma Nitridation)获得含氮可控的氧化硅介质层，后续退火也做了改进。DPN工艺常见的方案是在硅片表面预先热生长一层15～20A左右的氧化硅，通常是在石英炉管中或是在单片式快速热处理炉(RTP)中进行；然后将硅片置于10～20mTorr的低气压100％氮气氛功率恒定的等离子体中处理；最后在1000～1050C的NO或N₂+O₂中退火15秒。

本发明采用ISSG方法预先生长一层10～18A左右的氧化硅(见图1)，原因是ISSG是氢分子与氧分子在热的硅表面原位化合成水蒸汽，再与硅化合形成二氧化硅的一种过程。这种方法制备的氧化硅质地致密，体内与界面缺陷较少，对提高器件沟道载流子迁移率有益；然后在DPN腔体中接受较高气压60～100mTorr、脉冲等离子体占空比为20～35％、氮化时间为30～60秒(见图2)、脉冲功率为300～500W的氮化处理。在相同功率条件下，加大氮气压，等离子体密度会降低，而脉冲则使得氮等离子体呈间歇式产生。这样氮离子到达硅片表面的动能也会降低，因此进入氧化硅的氮离子子会停留在表层，浓度也更容易控制。氮化完毕后立即进行后退火处理以修补等离子体造成的介质损伤。

本发明采用一种特色后退火方法，在温度为1000℃～1100℃，100％氮气氛中退火60～100秒。常规退火方法是在1000～1050C的N₂+O₂或NO中退火10～15秒，这种方法的缺点在于会增加等效氧化层厚度，很难满足介质厚度按比例缩小的要求，并且活性氧原子会造成氮在氧化硅中重新分布，偏离的预期目标。本发明的退火方案简单易行，可以充分弥合等离子体氮化造成的损伤，同时又不增加等效氧化层厚度。

由本发明制备的栅介质层，沟道迁移率良好，栅极漏电流得到较大幅度的控制，硼穿透现象被有效阻止。本发明方法可靠性好，操作性强。

附图说明

图1是使用ISSG方法生长薄氧化层的图示；

图2是使用DPN方法对薄氧化层进行等离子体氮化的图示；

图中标号：1为硅片，2为氢气分子，3为氧气分子，4为反应腔体，5为氮等离子体，6为脉冲控制电路。

具体实施方式

本发明的实施工艺主要过程为：

1.在隔离以及阱注入完成后，去除牺牲氧化层，清洗；

2.使用ISSG的方法在硅片表面生长一层薄的氧化硅，厚度为10或15或18A左右；

3.使用DPN的方法对薄氧化层进行氮化：在DPN腔体中接受气压60或80或100mTorr、占空比30％的脉冲等离子体氮化，功率400W，氮化时间30或45或60秒。

4.使用快速热处理的方法，在为1000或1100C的温度中用100％氮气氛中退火60或80或100秒。

上述工艺中，所举的不同参数条件下均可获得比较理想的结果。

Claims

1、一种含氮栅介质制备方法，其特征在于底部采用原位蒸汽产生法生长一层氧化硅，然后移入高压脉冲氮等离子体腔进行氮化，完毕后进行氮气氛退火。

2、根据权利要求1所述的含氮栅介质制备方法，其特征在于所述氧化硅层厚度为10～18A。

3、根据权利要求1所述的含氮栅介质制备方法，其特征在于所述的高压脉冲氮等离子体腔氮化时，等离子体腔的氮气压为60～100mTorr。

4、根据权利要求1所述的含氮栅介质制备方法，其特征在于所述的高压脉冲氮等离子体腔氮化时，所施加的高压脉冲的脉冲占空比为20～35％。

5、根据权利要求1所述的含氮栅介质制备方法，其特征在于所述的高压脉冲氮等离子体腔氮化时，所施加的高压脉冲的功率为300～500W。

6、根据权利要求1所述的含氮栅介质制备方法，其特征在于所述的高压脉冲氮等离子体腔氮化时间为30～60秒。

7、根据权利要求1所述的含氮栅介质制备方法，其特征在于所述的氮气氛退火，退火温度为1000℃～1100℃。

8、根据权利要求1所述的含氮栅介质制备方法，其特征在于所述的氮气氛退火，退火时间为60～100秒。