CN101950757A

CN101950757A - 基于soi衬底的高介电常数材料栅结构及其制备方法

Info

Publication number: CN101950757A
Application number: CN 201010225685
Authority: CN
Inventors: 程新红; 徐大伟; 王中健; 何大伟; 宋朝瑞; 俞跃辉
Original assignee: Shanghai Institute of Microsystem and Information Technology of CAS
Current assignee: Shanghai Institute of Microsystem and Information Technology of CAS
Priority date: 2010-07-13
Filing date: 2010-07-13
Publication date: 2011-01-19

Abstract

本发明介绍了一种基于SOI衬底生长的可进行高温处理的高介电常数材料栅结构及其制备方法。该栅结构的制备与现有CMOS工艺中高温处理步骤相兼容。首先通过O₂等离子体对SOI表面进行预处理，同时SOI衬底表面将形成一层超薄的SiO₂界面层，接着在这层超薄的SiO₂上利用原子层沉积(ALD)方式生长一层超薄的氮化铝(AlN)，这层AlN将有效隔离高介电常数层中的杂质元素与SOI顶层硅之间的扩散，以及阻止下方SiO₂层在后期热处理过程中的再生长。接着在AlN上沉积一层含铝的高介电常数复合薄膜，该含铝的高介电常数复合薄膜可在较高退火温度下仍保持非晶特性。最后在复合薄膜上再沉积一层用来阻挡电极杂质向高介电常数材料扩散的超薄Al₂O₃膜层，并溅射生长金属电极。

Description

基于SOI衬底的高介电常数材料栅结构及其制备方法

技术领域

本发明介绍一种基于SOI衬底生长的可进行高温处理的高介电常数材料栅结构及其制备方法，属于微电子与固体电子学技术领域。

背景技术

随着微电子技术的迅猛发展，高性能、高集成度、多功能IC的研发对材料的要求越来越苛刻，绝缘体上的硅(Silicon-on-insulator SOI)材料是新型硅基集成电路材料，被誉为“21世纪的新型硅基集成电路技术”，与体硅相比，SOI具有无闩锁、高速、低压、低功耗和抗辐照等优点。另外伴随着器件特征尺寸的不断减小，为保证栅对沟道有很好的控制能力，SiO₂栅介质层的厚度会越来越薄，此时栅与沟道间的直接隧穿电流将变得非常显著，由此带来了栅对沟道控制的减弱和器件功耗的增加；除此以外，超薄SiO2栅介质层还存在长期可靠性、硼穿透以及均匀性等限制。克服这些限制的有效方法之一是采用高介电常数的新型绝缘介质材料(high-k材料)。采用high-k材料以后，在保证对沟道有相同控制能力的条件下，栅绝缘介质介电常数的增加将使栅介质层的物理厚度增大，从而可以很有效的克服这些限制。然而，high-k栅氧化物与硅形成的界面尚不能和SiO₂比拟，一般态密度要比SiO₂(～10¹⁰/cm²)高两个数量级。这将直接导致沟道载流子迁移率的降低。此外对生长的高介电常数材料进行后期退火可显著改善其介电性能，但是某些具有较高介电常数的金属氧化物在较低的退火温度下就容易晶化，导致多晶薄膜的形成，而多晶晶界作为氧的通道，是产生漏电流的一个重要因素；同时，由于晶体的各向异性，多晶薄膜中晶粒取向的重复性将导致薄膜介电和电学性能的重复性变差。

中国专利200310108275.9揭示了一种高介电常数材料栅结构及其制备工艺。在硅片表面氧化生长一非常薄的氮氧化硅层作为高介电常数材料与硅衬底之间的界面缓冲区，以便有效隔离高介电常数材料中的杂质元素与硅衬底间的扩散；在高介电常数材料表面进行氮化处理或者淀积一薄层氮化硅，把高介电常数材料覆盖住，并作为高介电常数材料与多晶硅的界面层，同时阻挡来自P+多晶的硼穿透。

但是，其用的衬底是Si，它不具备利用SOI衬底的上述优点，另外，该专利是在衬底上直接生长SiON，在高介电常数材料层之上生长的一层SiN。中国专利200310108275.9使用的是多晶硅栅电极，多晶硅栅电极与高介电常数材料之间容易产生大量缺陷，还会降低器件电子迁移率。

发明内容

本发明的目的在于提供一种高介电常数材料栅结构及其制备方法，以便有效的解决以下问题：(1)高介电常数材料与SOI衬底之间的界面态问题.(2)高介电常数材料层中的杂质元素与SOI顶层硅之间的扩散，以及SiO₂层在后期热处理过程中的再生长问题。(3)高介电常数金属氧化物在较低的退火温度下容易晶化的问题。(4)金属栅电极杂质元素向高介电常数材料层中的扩散问题。

为了解决上述技术问题，本发明采用如下技术方案：基于SOI衬底的高介电常数材料栅结构，该结构包括位于SOI衬底1上的SiO₂层2、位于SiO₂层上的AlN层3、位于AlN层上的含铝的高介电常数复合薄膜4、位于含铝的高介电常数复合薄膜上的Al₂O₃膜层5以及位于Al₂O₃膜层上的金属栅电极6。

本发明制备的栅结构为多层材料结构，其中最上层为溅射生长的金属电极，接着是超薄Al₂O₃膜层厚度约为3～5埃，中间含铝的高介电常数复合薄膜厚度为3～40埃，再下一层的AlN层厚度为3～5埃，最底层SiO₂厚度2～3埃。

本发明还包括一种基于SOI衬底的高介电常数材料栅结构的制备方法，其依次包括以下步骤：

1)采用PEALD系统中的O₂等离子体工艺对SOI衬底进行预处理，去除其表面吸附的杂质气体，并且生成一层SiO₂层；

2)采用ALD工艺在SiO₂层上沉积一层AlN层；

3)采用ALD工艺在AlN层上沉积一层含铝的高介电常数复合薄膜，该复合薄膜中的Al₂O₃的含量为25％～33％；

4)在生长含铝的高介电常数复合薄膜后生长出Al₂O₃膜层。

优选的，在进行步骤1)之前还包括以下步骤：将切割好的SOI衬底放入第一溶液中超声清洗去除衬底表面的金属污染物，接着用去离子水漂洗，然后将SOI衬底放入稀释的第二溶液中去除表面氧化物，最后用干燥的氮气将其吹干；所述第一溶液为NH₄OH∶H₂O₂∶H₂O体积比为2∶1∶7的溶液，所述第二溶液为HF∶H₂O体积比为1∶50的溶液。

本发明首先对清洁的SOI衬底表面进行O₂等离子体处理，从而在衬底表面形成一层超薄SiO₂，接着在其上生长一层超薄的AlN，这层AlN将有效隔离高介电常数层中的杂质元素与SOI顶层硅之间的扩散，以及阻止下方SiO₂层在后期热处理过程中的再生长。着在AlN上沉积一层含铝的高介电常数复合薄膜，该复合薄膜可在较高退火温度下仍保持非晶特性(800～1100℃)。最后在复合薄膜上再沉积一层用来阻挡电极杂质向高介电常数材料扩散的超薄Al₂O₃膜层，并溅射生长金属电极。

附图说明

附图1为此多层材料的高介电常数栅结构示意图。

其中，1是SOI衬底，2是SiO₂层，3是AlN层，4含铝的是高介电常数复合薄膜层，5是Al₂O₃层，6是金属栅电极。

具体实施方式

实施例1

请参照图1所示，基于SOI衬底的高介电常数材料栅结构，该结构包括位于SOI衬底1上的SiO₂层2、位于SiO₂层上的AlN层3、位于AlN层上的含铝的高介电常数复合薄膜4、位于含铝的高介电常数复合薄膜上的Al₂O₃膜层5以及位于Al₂O₃膜层上的金属栅电极。

所述含铝的高介电常数复合薄膜材料可以为(HfO₂)_x(Al₂O₃)_1-x、(La₂O₃)_x(Al₂O₃)_1-x、(ZrO₃)_x(Al₂O₃)_1-x、(Ta₂O₅)_x(Al₂O₃)_1-x、(Gd₂O₃)_x(Al₂O₃)_1-x等。复合薄膜中的Al₂O₃含量为25％～33％。

所述Al₂O₃膜层5的厚度约为3～5埃，中间含铝的高介电常数复合薄膜厚度为3～40埃，再下一层的AlN层厚度为3～5埃，最底层SiO₂厚度2～3埃。

1.清洗并干躁，将切割好的SOI衬底放入(体积比：NH₄OH∶H₂O₂∶H₂O＝2∶1∶7)的溶液中超声清洗15分钟去除衬底表面的金属污染物，接着用去离子水漂洗，然后将衬底放入稀释的HF溶液中(体积比：HF∶H₂O＝1∶50)10秒左右去除表面氧化物。最后用干燥的氮气将其吹干。

2.采用PEALD系统中的O₂等离子体工艺对SOI衬底进行预处理，去除表面吸附的杂质气体，并且生成一层约为的2～3埃SiO₂层。

其中，PEALD(Plasma Enhanced Atomic Layer Deposition)是指等离子增强原子层沉积，其是一种可以将物质以单原子膜形式一层一层的镀在基底表面的方法。该技术是本领域的公知常识，在此不再赘述。

3.利用ALD(Atomic Layer Deposition，原子层沉积)工艺在SiO₂层上沉积一层3～5埃的AlN层。

具体的做法为：首先铝源(TMA)以氩气携带下脉冲进入反应腔，化学吸附在衬底表面，脉冲时间大约为1.5秒，然后用氩气吹走剩余的铝源，氩气吹洗时间为2.5秒，接着NH₃在氩气的携带下脉冲进入反应腔并与已经化学吸附的铝源发生反应，过量的NH₃以及反应生成的副产物由氩气吹洗带出反应腔。

4.利用ALD工艺在AlN层上沉积一层3～40埃含铝的高介电常数复合薄膜层。其中，含铝的高介电常数复合薄膜材料可以为(HfO₂)_x(Al₂O₃)_1-x、(La₂O₃)_x(Al₂O₃)_1-x、(ZrO₃)_x(Al₂O₃)_1-x、(Ta₂O₅)_x(Al₂O₃)_1-x、(Gd₂O₃)_x(Al₂O₃)_1-x等.复合薄膜中的Al₂O₃含量为25％～33％。

具体的做法是：首先金属源(例如Hf、La、Zr、Ta、Gd等等，)以氩气携带下脉冲进入反应腔，化学吸附在衬底表面，脉冲时间大约为1.5秒，然后用氩气吹走剩余的金属源，氩气吹洗时间为2.5秒，接着H₂O或O₃在氩气的携带下脉冲进入反应腔并与已经化学吸附的金属源发生反应，此乃一个反应循环，如此进行3～4个循环后，进行一个反应循环的Al₂O₃生长，具体操作同上，3～4个循环的(Hf、La、Zr、Ta、Gd)氧化物的生长与1个循环的Al₂O₃的生长构成一个大的反应周期，调节反应周期的个数，便可以控制生长薄膜的厚度。最后对生长好的薄膜进行快速退火，以提高薄膜质量。步骤4中0.67≤x≤0.75。

5.利用ALD工艺在含铝的高介电常数复合薄膜层上生长一层超薄Al₂O₃层。

具体的做法为：首先铝源以氩气(该载气也可以为氮气)携带下脉冲进入反应腔，化学吸附在衬底表面，脉冲时间大约为1.5秒，然后用氩气吹走剩余的金属源，氩气吹洗时间为2.5秒，接着H₂O或O₃在氩气的携带下脉冲进入反应腔并与已经化学吸附的铝源发生反应。

6.最后，溅射生长金属栅电极。

实施例2

本实施例中也可以不清洗或干燥(省略步骤1)，直接将切割好的SOI衬底采用PEALD工艺中进行步骤2的处理，然后采用ALD工艺进行步骤3-5的处理。本实施例中的其他工艺步骤与实施例1相同。

本发明采用SOI衬底材料，先以O₂等离子体对顶层硅进行处理，生成一层超薄的SiO₂层，因此可以拥有良好的SiO₂/Si界面层，众所周知，SiO₂/Si之间的界面态好过中国专利200310108275.9使用的SiON/Si的界面态；本发明在这层超薄的SiO₂上生长的氮化铝(AlN)薄膜将有效隔离高介电常数层中的杂质元素与SOI顶层硅之间的扩散，以及阻止下方SiO₂层在后期热处理过程中的再生长。接着采用原子层沉积(Atomic Layer Deposition，ALD)的方法在AlN上沉积一层含铝的高介电常数复合薄膜，该复合薄膜可在较高退火温度下仍保持非晶特性。最后在复合薄膜上再沉积一层用来阻挡电极杂质向高介电常数材料扩散的超薄Al₂O₃膜层以及溅射生长栅金属电极。

上述实施例仅列示性说明本发明的原理及功效，而非用于限制本发明。任何熟悉此项技术的人员均可在不违背本发明的精神及范围下，对上述实施例进行修改。因此，本发明的权利保护范围，应如权利要求书所列。

Claims

1.基于SOI衬底的高介电常数材料栅结构，其特征在于：该结构包括位于SOI衬底(1)上的SiO₂层(2)、位于SiO₂层上的AlN层(3)、位于AlN层上的含铝的高介电常数复合薄膜(4)、位于含铝的高介电常数复合薄膜上的Al₂O₃膜层(5)以及位于Al₂O₃膜层上的金属栅电极(6)。

2.如权利要求1所述的基于SOI衬底的高介电常数材料栅结构，其特征在于：所述Al₂O₃膜层(5)的厚度为3～5埃。

3.如权利要求1所述的基于SOI衬底的高介电常数材料栅结构，其特征在于：所述含铝的高介电常数复合薄膜的厚度为3～40埃。

4.如权利要求1所述的基于SOI衬底的高介电常数材料栅结构，其特征在于：所述AlN层的厚度为3～5埃。

5.如权利要求1所述的基于SOI衬底的高介电常数材料栅结构，其特征在于：所述SiO₂的厚度为2～3埃。

6.基于SOI衬底的高介电常数材料栅结构的制备方法，其特征在于，该方法包括以下步骤：

2)采用ALD工艺在SiO₂层上沉积一层AlN层；

4)在生长含铝的高介电常数复合薄膜后生长出Al₂O₃膜层。

7.如权利要求6所述的基于SOI衬底的高介电常数材料栅结构的制备方法，其特征在于，在进行步骤1)之前还包括以下步骤：将切割好的SOI衬底放入第一溶液中超声清洗去除衬底表面的金属污染物，接着用去离子水漂洗，然后将SOI衬底放入稀释的第二溶液中去除表面氧化物，最后用干燥的氮气将其吹干；所述第一溶液为NH₄OH∶H₂O₂∶H₂O体积比为2∶1∶7的溶液，所述第二溶液为HF∶H₂O体积比为1∶50的溶液。

5)如权利要求1或6所述的基于SOI衬底的高介电常数材料栅结构，其特征在于：所述含铝的高介电常数复合薄膜的材料为(HfO₂)_x(Al₂O₃)_1-x、(La₂O₃)_x(Al₂O₃)_1-x、(ZrO₃)_x(Al₂O₃)₁ _-x、(Ta₂O₅)_x(Al₂O₃)_1-x或(Gd₂O₃)_x(Al₂O₃)_1-x中的一种，其中0.67≤×≤0.75，该复合薄膜中的Al₂O₃的含量为25％～33％。