CN103311120A - 一种生长高介电常数电介质叠层的方法 - Google Patents

一种生长高介电常数电介质叠层的方法 Download PDF

Info

Publication number
CN103311120A
CN103311120A CN2013102177355A CN201310217735A CN103311120A CN 103311120 A CN103311120 A CN 103311120A CN 2013102177355 A CN2013102177355 A CN 2013102177355A CN 201310217735 A CN201310217735 A CN 201310217735A CN 103311120 A CN103311120 A CN 103311120A
Authority
CN
China
Prior art keywords
dielectric constant
dielectric
constant dielectric
high dielectric
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2013102177355A
Other languages
English (en)
Inventor
赵威
刘洪刚
孙兵
常虎东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN2013102177355A priority Critical patent/CN103311120A/zh
Publication of CN103311120A publication Critical patent/CN103311120A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种生长高介电常数电介质叠层的方法,包括:采用热模式原子层沉积方法在衬底上生长第一层高介电常数电介质;采用等离子增强模式原子层沉积方法在第一层高介电常数电介质上生长第二层高介电常数电介质。本发明利用复合模式原子层沉积的叠层高介电常数电介质,相对于单一模式沉积得到的高介电常数电介质,既避免了衬底表面的离子损伤和界面氧化,又可以避免将器件长时间置于高温反应腔中引起电学性能退化,同时具有表面台阶覆盖好,薄膜厚度可精确控制等优点,并与传统的硅基半导体工艺兼容。

Description

一种生长高介电常数电介质叠层的方法
技术领域
本发明涉及一种生长高介电常数电介质叠层的方法,可以综合利用热模式原子层沉积的无离子损伤和低界面氧化的优点,以及等离子增强模式原子层沉积的低温特点。
背景技术
现代信息产业的发展是以微电子工业的发展为基础的,在微电子器件的性能日渐增强的同时,微电子器件的制造技术也面临重大挑战。基于硅衬底材料的半导体器件先后采用了多项革新以提升器件的工作频率、功率损耗及集成度等技术指标。但是随着器件特征尺寸按照摩尔定律不断缩小直至进入22nm工艺时代以来,二氧化硅已不能满足当前半导体器件对电介质的要求,特别是在电介质薄膜厚度、击穿特性及漏电方面的要求。同时囿于硅材料固有的电子迁移率低及等效质量大等因素,新材料如硅化锗、石墨烯等IV族材料,III-V族及II-VI族化合物半导体以比较优势被用于亚22nm的器件研究,同时更高介电常数的介电层,如铪、铝及镧等的氧化物、氮化物、氮氧化物等多元化合物,锆、钛及钽等的氧化物已被引入新材料半导体器件的制造工艺中。
原子层沉积的方法具有均匀性高、致密性好、低温生长、表面覆盖好、沉积速率低、自限制表面吸附反应及生长速度可精确控制等优点。目前原子层沉积方法已被广泛应用于生长上述高介电常数电介质。
以其生长过程中的温度要求,以及反应中是否引入等离子,原子层沉积方法可以简单区分为热模式原子层沉积和等离子增强模式原子层沉积。二者相对而言,热模式原子层沉积时反应温度较高,但不会对器件造成离子损伤,且对衬底材料的氧化较弱;等离子增强模式原子层沉积反应温度较低,但是不可避免地引入离子损伤,同时会氧化底层的衬底材料表面,这些都会导致器件的电学性能退化,同时某些高介电常数材料只能采用等离子增强模式生长。考虑到器件的界面特性,结合两种模式生长叠层高介电常数电介质是行之有效的方法。
发明内容
(一)要解决的技术问题
有鉴于此,本发明基于现有高介电常数电介质的工艺要求,针对原子层沉积单一生长模式的不足,综合利用两种模式提供了一种生长高介电常数电介质叠层的方法。
(二)技术方案
为达到上述目的,本发明提供了一种生长高介电常数电介质叠层的方法,包括:采用热模式原子层沉积方法在衬底上生长第一层高介电常数电介质;采用等离子增强模式原子层沉积方法在第一层高介电常数电介质上生长第二层高介电常数电介质。
上述方案中,所述衬底是IV族材料、III-V族化合物半导体材料或II-VI族化合物半导体材料。
上述方案中,所述采用热模式原子层沉积方法在衬底上生长第一层高介电常数电介质的步骤中,反应腔真空度为0.5mbar至4mbar,反应腔温度为200℃至450℃,热源温度为25℃至300℃,液态源温度为15℃至25℃,气体脉冲时长为10毫秒至10秒。
上述方案中,所述采用热模式原子层沉积方法在衬底上生长第一层高介电常数电介质的步骤中,第一层高介电常数电介质是Al、Hf、La、Si、Ti、Ta、Y、Zr的氧化物或多元氧合物,或者是Al、La、Si的氮化物或Al、Hf、Si的氮氧化物。
上述方案中,所述采用等离子增强模式原子层沉积方法在第一层高介电常数电介质上生长第二层高介电常数电介质的步骤中,反应腔真空度为0.5mbar至4mbar,反应腔温度为150℃至300℃,,热源温度为15℃至300℃,气体脉冲时长为10毫秒至10秒,射频功率为5W至500W。
上述方案中,所述采用等离子增强模式原子层沉积方法在第一层高介电常数电介质上生长第二层高介电常数电介质的步骤中,第二层高介电常数电介质是Al、Hf、La、Si、Ti、Ta、Y、Zr的氧化物或多元氧合物,或者是Al、La、Si的氮化物或Al、Hf、Si的氮氧化物。
(三)有益效果
本发明提供的生长高介电常数电介质叠层的方法,利用复合模式原子层沉积的叠层高介电常数电介质,相对于单一模式沉积得到的高介电常数电介质,既避免了衬底表面的离子损伤和界面氧化,又可以避免将器件长时间置于高温反应腔中引起电学性能退化,同时具有表面台阶覆盖好,薄膜厚度可精确控制等优点,并与传统的硅基半导体工艺兼容。
附图说明
图1是本发明提供的生长高介电常数电介质叠层的方法流程图;
图2至图7是依照本发明实施例生长高介电常数电介质叠层的工艺流程图;其中:
图2是清洗后备用的衬底材料;
图3是在衬底上热模式原子层沉积第一层高介电常数电介质;
图4是在衬底上等离子增强模式原子层沉积第二层高介电常数电介质;
图5是在GaAs衬底材料上热模式原子层沉积氧化铝3nm;
图6是在图5结构上等离子增强模式原子层沉积氧化镧10nm;
图7是在GaAs衬底材料上等离子增强模式原子层沉积氧化镧16nm;
图8是图6结构和图7结构测得的CV曲线对比及其表示的介电性能对比,用以比较分别采用图6和图7结构生长得到的介电薄膜的电学性能优劣;
图9是图6结构和图7结构计算得到的界面态密度曲线对比。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本发明进一步详细说明。
由于采用热模式原子层沉积不能满足多种材质高介电常数薄膜生长的要求,而且某些可以同时采用两种模式生长的材料在热模式下所需要的环境温度要高于等离子增强模式下所需要的环境温度,因此等离子增强模式原子层沉积是热模式原子层沉积的不可或缺的有益补充。但是等离子增强模式原子层沉积在生长过程中难以避免离子对衬底及其表面薄膜的刻蚀,由此导致薄膜结构损伤及电学性能退化,而薄膜生长初期在衬底表面的吸附及其后的成核过程对衬底的初始表面依赖很高。而原子层沉积方法使用饱和蒸汽压下的气相前驱物,可以填充并覆盖各种形貌的待沉积表面;同时依靠反应生成所需要的高介电常数薄膜,因而可以通过反应周期精确控制薄膜的厚度。进而,本发明的核心在于,以热模式和等离子模式原子层沉积依次序沉积第一、二层高介电常数电介质,以得到良好的衬底-电介质界面特性,同时避免器件长时间置于高温环境中引起的电学性能退化。
如图1所示,图1是本发明提供的生长高介电常数电介质叠层的方法流程图,该方法包括以下步骤:
步骤1:采用热模式原子层沉积方法在衬底上生长第一层高介电常数电介质;
步骤2:采用等离子增强模式原子层沉积方法在第一层高介电常数电介质上生长第二层高介电常数电介质。
其中,步骤1中所述衬底是IV族材料、III-V族化合物半导体材料或II-VI族化合物半导体材料。在步骤1之前,还包括对衬底进行清洗,具体包括:将衬底用MOS级纯度的丙酮冲洗1至10分钟,加以功率为0W-60W水浴超声;用MOS级纯度的乙醇冲洗1至10分钟,加以功率为0W-60W水浴超声;经去离子水冲洗1至10分钟后用高纯氮气吹干备用。如图2所示。
所述采用热模式原子层沉积方法在衬底上生长第一层高介电常数电介质的步骤中,反应腔真空度为0.5mbar至4mbar,反应腔温度为200℃至450℃,热源温度为25℃至300℃,液态源温度为15℃至25℃,气体脉冲时长为10毫秒至10秒。
第一层高介电常数电介质是Al、Hf、La、Si、Ti、Ta、Y、Zr的氧化物或多元氧合物,或者是Al、La、Si的氮化物或Al、Hf、Si的氮氧化物。对应的热源分别是TMA,TDMAH或者TDEAH或者UHP TDEAH,La(thd)3,TBTDEN,3-DMAS或者4-DMAS,TBTEMT或者TBTDET,TDMAT或者TEMAT或者TDEAT,C3DMAZ或者TDMAZ或者TEMAZ或者TDEAZ。
将清洗过的衬底放入原子层沉积反应腔中,抽真空至反应腔真空度为0.5mbar至4mbar,纯度为99.9999%的氮气或氩气或氦气作输送载气和冲洗气体,流量控制在100sccm至1000sccm;控制热源温度为温度为25℃至300℃,控制液态源温度为15℃至25℃;按照所沉积的高介电常数材料不同,控制反应腔温度为200℃至450℃。
每个生长周期的气体脉冲均如下所述:使用载气输送脉冲时长10毫秒至10秒的第一反应前驱物到反应腔中;使用氮气冲洗反应腔及输气管路10毫秒至10秒;使用载气输送脉冲时长10毫秒至10秒的第二反应前驱物到反应腔中;使用氮气冲洗反应腔及输气管路10毫秒至10秒;重复以上生长周期,即可得到所需要的高介电常数电介质。如图3所示。
步骤2中所述采用等离子增强模式原子层沉积方法在第一层高介电常数电介质上生长第二层高介电常数电介质的步骤中,反应腔真空度为0.5mbar至4mbar,反应腔温度为150℃至300℃,,热源温度为15℃至300℃,气体脉冲时长为10毫秒至10秒,射频功率为5W至500W。
第二层高介电常数电介质是Al、Hf、La、Si、Ti、Ta、Y、Zr的氧化物或多元氧合物,或者是Al、La、Si的氮化物或Al、Hf、Si的氮氧化物。对应的热源分别是TMA,TDMAH或者TDEAH或者UHP TDEAH,La(thd)3,TBTDEN,3-DMAS或者4-DMAS,TBTEMT或者TBTDET,TDMAT或者TEMAT或者TDEAT,C3DMAZ或者TDMAZ或者TEMAZ或者TDEAZ。
将沉积有一层电介质的基片置于反应腔中,抽真空至反应腔真空度为0.5mbar至4mbar;控制热源温度为温度为15℃至300℃;按照所沉积的高介电常数材料不同,控制反应腔温度为150℃至300℃;调节射频发生器的功率为5W至500W。
每个生长周期的气体脉冲均如下所述:使用载气输送脉冲时长10毫秒至10秒的第一反应前驱物到反应腔中;使用氮气冲洗反应腔及输气管路10毫秒至10秒;打开射频发生器产生等离子脉冲时长10毫秒至15秒,关闭射频发生器;使用氮气冲洗反应腔及输气管路10毫秒至10秒;重复以上生长周期,即可得到所需要的高介电常数电介质。如图4所示。
实施例1
以下结合附图详细说明本发明应用于微米级栅长的MOS工艺的较佳实施例。
步骤1)清洗衬底:
将GaAs衬底用MOS级纯度的丙酮冲洗5分钟,加以功率为15W水浴超声;
再用MOS级纯度的乙醇冲洗5分钟,加以功率为15W水浴超声;
经去离子水冲洗3分钟后用高纯氮气吹干;
用体积比为1∶10的盐酸和去离子水浸泡GaAs衬底1分钟;
用MOS级纯度的氨水浸泡5分钟;
经去离子水冲洗3分钟后用高纯氮气吹干。
如图2所示。
步骤2)热模式原子层沉积氧化铝:
将步骤1)中清洗过的GaAs衬底置于原子层沉积反应腔中;
抽真空至反应腔真空度为2mbar;氮气流量控制在200sccm;
控制商用液态铝源TMA温度为20℃,加热反应腔的温度至350℃。
每个生长周期的气体脉冲如下所述:
用氮气传输脉冲时长为0.2s的铝源蒸汽至反应腔中;
用氮气清洗反应腔及气体传输管路0.5s;
用氮气传输脉冲时长为0.5s的水蒸汽至反应腔中;
用氮气清洗反应腔及气体传输管路1s。
循环如上所述的生长周期30次,得到氧化铝厚度为3nm。如图5所示。
步骤3)等离子增强模式原子层沉积氧化镧:
将步骤2)中沉积有氧化铝的基片置于原子层沉积反应腔中;
抽真空至反应腔真空度为2mbar;高纯氮气和高纯氧气流量控制在300sccm;
控制商用固态镧源La(thd)3温度为200℃,加热反应腔的温度至270℃。
调节射频发生器的匹配负载至功率为80W。
每个生长周期气体脉冲如下所述:
用氮气输送脉冲时长为2s的镧源蒸汽至反应腔中;
用氮气清洗反应腔及气体传输管路2s;
打开射频发生器10s充分电离氧气后关闭;
用氮气清洗反应腔及气体传输管路1s。
循环如上所述的生长周期,得到氧化镧厚度为10nm。如图6所示。
实施例2
以下结合附图详细说明本发明应用于微米级栅长的MOS工艺的一种实施例。
步骤1)清洗衬底:
将GaAs衬底用MOS级纯度的丙酮冲洗5分钟,加以功率为15W水浴超声;
再用MOS级纯度的乙醇冲洗5分钟,加以功率为15W水浴超声;
经去离子水冲洗3分钟后用高纯氮气吹干;
用体积比为1∶10的盐酸和去离子水浸泡GaAs衬底1分钟;
用MOS级纯度的氨水浸泡5分钟;
经去离子水冲洗3分钟后用高纯氮气吹干。
如图2所示。
步骤2)热模式原子层沉积氧化物:
此处热模式原子层沉积0A的氧化物,直接进行后续步骤。
步骤3)等离子增强模式原子层沉积氧化镧:
将步骤2)中处理过的GaAs衬底置于原子层沉积反应腔中;
抽真空至反应腔真空度为2mbar;高纯氮气和高纯氧气流量控制在300sccm;
控制商用固态镧源La(thd)3温度为200℃,加热反应腔的温度至270℃。
调节射频发生器的匹配负载至功率为80W。
每个生长周期气体脉冲如下所述:
用氮气输送脉冲时长为2s的镧源蒸汽至反应腔中;
用氮气清洗反应腔及气体传输管路2s;
打开射频发生器10s充分电离氧气后关闭;
用氮气清洗反应腔及气体传输管路1s。
循环如上所述的生长周期,得到氧化镧厚度为16nm。如图7所示。
实验结果
图8是图6结构和图7结构测得的CV曲线对比及其表示的介电性能对比,用以比较分别采用图6和图7结构生长得到的介电薄膜的电学性能优劣。图9是图6结构和图7结构计算得到的界面态密度曲线对比。如图9所示,热模式原子层沉积3nm氧化铝之上再等离子增强模式原子层沉积10nm氧化镧的最低界面态密度是1.7E+12(偏压是-0.5v),而等效二氧化硅氧化层厚度的等离子增强模式原子层沉积16nm氧化镧的最低界面态密度是3.55E+12(偏压是-0.25v),比前述数值大108.82%。上述结果表明综合利用热模式和等离子增强模式进行原子层沉积能够取得电学性能较佳的界面。
以上所述制备的叠层电介质是本发明的较佳实施例,并非对本发明做任何形式上的限制。任何个人或团体在不脱离本发明技术方案范围内,可直接利用上述技术内容或修改为等效实施例;但凡是未脱离本发明技术方案的范围,依据本发明的技术实质对以上实施例所作的任何修改,仍属于本发明技术方案范围内。

Claims (6)

1.一种生长高介电常数电介质叠层的方法,其特征在于,包括:
采用热模式原子层沉积方法在衬底上生长第一层高介电常数电介质;
采用等离子增强模式原子层沉积方法在第一层高介电常数电介质上生长第二层高介电常数电介质。
2.根据权利要求1所述的生长高介电常数电介质叠层的方法,其特征在于,所述衬底是IV族材料、III-V族化合物半导体材料或II-VI族化合物半导体材料。
3.根据权利要求1所述的生长高介电常数电介质叠层的方法,其特征在于,所述采用热模式原子层沉积方法在衬底上生长第一层高介电常数电介质的步骤中,反应腔真空度为0.5mbar至4mbar,反应腔温度为200℃至450℃,热源温度为25℃至300℃,液态源温度为15℃至25℃,气体脉冲时长为10毫秒至10秒。
4.根据权利要求1所述的生长高介电常数电介质叠层的方法,其特征在于,所述采用热模式原子层沉积方法在衬底上生长第一层高介电常数电介质的步骤中,第一层高介电常数电介质是Al、Hf、La、Si、Ti、Ta、Y、Zr的氧化物或多元氧合物,或者是Al、La、Si的氮化物或Al、Hf、Si的氮氧化物。
5.根据权利要求1所述的生长高介电常数电介质叠层的方法,其特征在于,所述采用等离子增强模式原子层沉积方法在第一层高介电常数电介质上生长第二层高介电常数电介质的步骤中,反应腔真空度为0.5mbar至4mbar,反应腔温度为150℃至300℃,,热源温度为15℃至300℃,气体脉冲时长为10毫秒至10秒,射频功率为5W至500W。
6.根据权利要求1所述的生长高介电常数电介质叠层的方法,其特征在于,所述采用等离子增强模式原子层沉积方法在第一层高介电常数电介质上生长第二层高介电常数电介质的步骤中,第二层高介电常数电介质是Al、Hf、La、Si、Ti、Ta、Y、Zr的氧化物或多元氧合物,或者是Al、La、Si的氮化物或Al、Hf、Si的氮氧化物。
CN2013102177355A 2013-06-03 2013-06-03 一种生长高介电常数电介质叠层的方法 Pending CN103311120A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2013102177355A CN103311120A (zh) 2013-06-03 2013-06-03 一种生长高介电常数电介质叠层的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2013102177355A CN103311120A (zh) 2013-06-03 2013-06-03 一种生长高介电常数电介质叠层的方法

Publications (1)

Publication Number Publication Date
CN103311120A true CN103311120A (zh) 2013-09-18

Family

ID=49136201

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2013102177355A Pending CN103311120A (zh) 2013-06-03 2013-06-03 一种生长高介电常数电介质叠层的方法

Country Status (1)

Country Link
CN (1) CN103311120A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109055916A (zh) * 2018-08-30 2018-12-21 湘潭大学 一种peald低温制备铁电薄膜的方法及铁电薄膜
CN113540375A (zh) * 2021-06-04 2021-10-22 华中科技大学 干涉滤光膜及其制备方法和发光装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1983524A (zh) * 2005-12-05 2007-06-20 台湾积体电路制造股份有限公司 高介电常数介电层的形成方法、半导体装置及其制造方法
CN101032004A (zh) * 2004-09-30 2007-09-05 东京毅力科创株式会社 用于形成薄的完整高介电常数介电层的方法
KR20090128911A (ko) * 2008-06-11 2009-12-16 매그나칩 반도체 유한회사 유전체, 이를 구비한 캐패시터 및 그의 제조방법
CN101950757A (zh) * 2010-07-13 2011-01-19 中国科学院上海微系统与信息技术研究所 基于soi衬底的高介电常数材料栅结构及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101032004A (zh) * 2004-09-30 2007-09-05 东京毅力科创株式会社 用于形成薄的完整高介电常数介电层的方法
CN1983524A (zh) * 2005-12-05 2007-06-20 台湾积体电路制造股份有限公司 高介电常数介电层的形成方法、半导体装置及其制造方法
KR20090128911A (ko) * 2008-06-11 2009-12-16 매그나칩 반도체 유한회사 유전체, 이를 구비한 캐패시터 및 그의 제조방법
CN101950757A (zh) * 2010-07-13 2011-01-19 中国科学院上海微系统与信息技术研究所 基于soi衬底的高介电常数材料栅结构及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109055916A (zh) * 2018-08-30 2018-12-21 湘潭大学 一种peald低温制备铁电薄膜的方法及铁电薄膜
CN113540375A (zh) * 2021-06-04 2021-10-22 华中科技大学 干涉滤光膜及其制备方法和发光装置

Similar Documents

Publication Publication Date Title
US8962078B2 (en) Method for depositing dielectric films
CN100582296C (zh) 在平滑衬底上形成高-k介电层
TWI518780B (zh) 半導體製程用薄膜形成方法與裝置
TWI421941B (zh) 半導體製程用之膜形成方法與設備
TWI435376B (zh) 用於缺陷鈍化之高k閘極堆疊的氟電漿處理
TW202247471A (zh) 製造熱穩定之低介電常數鰭式場效電晶體間隔物之方法
CN101401194B (zh) 使用低能量等离子体系统制造高介电常数晶体管栅极的方法和装置
WO2013163343A1 (en) Methods of fabricating dielectric films from metal amidinate precursors
TWI623642B (zh) 含矽膜之成膜方法
WO2007126460A1 (en) Sequential oxide removal using fluorine and hydrogen
TW201835372A (zh) 用於沉積作為鐵電材料的矽摻雜氧化鉿的新配方
CN111312898A (zh) 一种HfO2基铁电薄膜材料及其制备方法和应用
CN101838812B (zh) 一种清洗钝化Ge衬底表面的方法
CN102629559A (zh) 叠栅SiC-MIS电容的制作方法
TW202000971A (zh) 薄氧化鉿膜中摻雜劑濃度之可調性
TWI433263B (zh) 深渠溝襯層移除製程
JP7154159B2 (ja) 成膜方法および成膜装置
CN103311120A (zh) 一种生长高介电常数电介质叠层的方法
TW201619423A (zh) 鍺膜之成膜方法及成膜裝置
US20170117145A1 (en) Boron nitride film forming method and semiconductor device manufacturing method
Tian et al. Improved ferroelectricity and endurance of Hf0. 5Zr0. 5O2 thin films in low thermal budget with novel bottom electrode doping technology
JP2004193409A (ja) 絶縁膜の形成方法
KR101775196B1 (ko) 성막 방법 및 성막 장치
CN114836716B (zh) 一种无顶电极夹持HfO2基薄膜材料的制备方法及应用
CN115621128A (zh) 高热导率二维半导体场效应晶体管的制作方法及晶体管

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130918