CN115621128A - 高热导率二维半导体场效应晶体管的制作方法及晶体管 - Google Patents

高热导率二维半导体场效应晶体管的制作方法及晶体管 Download PDF

Info

Publication number
CN115621128A
CN115621128A CN202211339008.1A CN202211339008A CN115621128A CN 115621128 A CN115621128 A CN 115621128A CN 202211339008 A CN202211339008 A CN 202211339008A CN 115621128 A CN115621128 A CN 115621128A
Authority
CN
China
Prior art keywords
field effect
beryllium oxide
dimensional semiconductor
effect transistor
semiconductor field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211339008.1A
Other languages
English (en)
Inventor
李学飞
郭琪
史新航
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huazhong University of Science and Technology
Original Assignee
Huazhong University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huazhong University of Science and Technology filed Critical Huazhong University of Science and Technology
Priority to CN202211339008.1A priority Critical patent/CN115621128A/zh
Publication of CN115621128A publication Critical patent/CN115621128A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明公开了一种高热导率二维半导体场效应晶体管的制作方法及晶体管，包括：S1、在衬底上生成预设厚度的氧化铍薄膜作为栅介质；S2、在氧化铍薄膜上转移沟道材料，依次在沟道材料上进行电子束曝光、隔离区刻蚀和金属沉积制备电极，得到基于氧化铍衬底的二维半导体场效应晶体管。解决了传统散热办法无法满足二维半导体器件的散热需求，自热效应增加使得器件性能降低，以及需要输入更多功率从而造成能源浪费的技术问题，实现了提高热传输能力，减少热量累积，降低器件工作时的温度，提高器件稳定性的有益效果。

Description

高热导率二维半导体场效应晶体管的制作方法及晶体管
技术领域
本发明属于半导体器件领域，更具体地，涉及一种高热导率二维半导体场效应晶体管的制作方法及晶体管。
背景技术
随着半导体器件制程的缩小和集成度的增加，功率密度正在急速增加，有源区的热量也在急速累积，随之产生自热效应。
以传统的碳化硅衬底氮化镓器件为例，对其集成电路的热阻分析表明，沟道处的热阻占比最大为百分之四十七，解决沟道区的热功耗累积是降低总热阻的主要方式。它工作时其沟道处产生的热量首先通过氮化镓外延层传递至碳化硅衬底，然后传递至芯片封装的热沉上进行耗散，在这个过程中氮化镓与碳化硅的低导热能力会限制热传输，因此选择高导热系数的界面材料是未来超越传统冷却技术的关键方向之一。
新一代器件二维半导体，受衬底和外延材料自身的导热能力限制，传统的散热办法如风冷、热管、浸没式液冷等逐渐满足不了散热需求，解决热瓶颈和提高器件的散热非常重要。结温升高会导致器件的寿命减少，同时器件的损伤增加造成可靠性降低、输出功率下降，为维持器件的工作，需要更多的功率输入，消耗更多的能源，造成能源的浪费。
发明内容
针对相关技术的缺陷，本发明的目的在于提供一种高热导率二维半导体场效应晶体管的制作方法及晶体管，旨在解决传统散热办法无法满足二维半导体器件的散热需求，自热效应增加使得器件性能和稳定性降低，以及为了保证散热而输入更多功率造成能源浪费的问题。
为实现上述目的，本发明提供了以下的技术方案。
第一方面，本发明提供了一种高热导率二维半导体场效应晶体管的制作方法，包括：
S1、在衬底上生成预设厚度的氧化铍薄膜作为栅介质；
S2、在所述氧化铍薄膜上转移沟道材料，依次在所述沟道材料上进行电子束曝光、隔离区刻蚀和金属沉积制备电极，得到基于氧化铍衬底的二维半导体场效应晶体管。
可选的，所述S1中，使用二乙基铍为铍源，臭氧为氧源。
可选的，所述S1中，控制所述二乙基铍预热温度为40～60摄氏度，生长温度为200～300摄氏度。
可选的，所述S2中，所述二乙基铍和所述臭氧的载气脉冲时间为0～1秒，氮气吹扫时间为5～20秒。
可选的，所述氧化铍薄膜的预设厚度范围为1～200纳米。
可选的，所述沟道材料为二硫化钼、二硒化钼、二碲化钼、二硫化钨、二硒化钨、二硒化铼、二硒化锡、三硒化二铟或碲化镓中的一种或两种组成的异质结。
可选的，所述金属沉积采用的金属为镍、钛、钌、铑、钯、银、锇、铱、铂、金、钛、铝、铬、锗、钼、钨、铜、钴或铁中的一种或多种组合。
可选的，所述二维半导体场效应晶体管为背栅晶体管或顶栅晶体管。
第二方面，本发明还提供了一种高热导率二维半导体场效应晶体管，采用如第一方面中任一项所述的高热导率二维半导体场效应晶体管的制作方法得到。
第三方面，本发明还提供了一种高热导率二维半导体场效应晶体管，包括依次层叠设置的衬底层、栅介质层、二维沟道材料层和金属电极层，所述栅介质层采用氧化铍薄膜。
总体而言，通过本发明所构思的以上技术方案与现有技术相比，能够取得下列有益效果：
1、本发明引入具有高导热系数的氧化铍作为栅介质层，分别与沟道材料和衬底直接接触，其高导热系数远超其他氧化物高介电常数材料，使器件在工作时沟道区产生的热量传递至氧化铍层后快速散热，减少热量累积，提高器件稳定性。
2、氧化铍作为高介电常数材料，使得栅极具有良好的控制能力，在降低了热量累积的同时也保持了器件的性能。
3、本发明使用二乙基铍(Be(C2H5)2)作为铍源，它为液态源，二乙基铍液态源更为纯净，并且比固体源更易控制，沉积温度也更低，获得的氧化铍薄膜纯度高，减少了杂质对声子的散射，避免了由于杂质引起的导热系数下降。
附图说明
图1为本发明实例提供的一种高热导率二维半导体场效应晶体管的制作方法的流程示意图；
图2为本发明实例提供的一种高热导率二维半导体场效应晶体管的结构示意图；
图3为本发明实例提供的8nm厚度的氧化铍的电容-电压测量曲线图；
图4为本发明实例提供的一种高热导率二维半导体场效应晶体管的输出曲线和一种氧化铪栅介质场效应晶体管的输出曲线的对比图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
实施例一
如图1所示，本发明提供了一种高热导率二维半导体场效应晶体管的制作方法，包括：
S1、使用原子层沉积设备在衬底上生成预设厚度的氧化铍薄膜作为栅介质。
S2、在氧化铍薄膜上转移沟道材料，依次进行电子束曝光、隔离区刻蚀和金属沉积制备电极，得到基于氧化铍衬底的二维半导体场效应晶体管。
在S1之前，包括：清洗衬底，去除衬底表面的颗粒与有机杂质。
本实施例中采用的衬底为硅衬底。清洗衬底的具体步骤包括：采用RCA工艺，在玻璃皿中加入150毫升去离子水，30毫升氨水(NH4OH)，放在热板上加热至70摄氏度；然后加入30毫升双氧水(H2O2)，继续加热，在底部开始冒泡时放入硅片，开始计时10分钟；10分钟后取出硅片浸泡在去离子水中，后用去离子水冲洗，冲洗时将硅片向镊子方向倾斜，去离子水从高的部分流向镊子一端以防止镊子上的污染物留在硅片上；用氮气枪吹干硅片。去除硅片表面的颗粒和杂质有利于提高界面质量。
清洗衬底之后还包括：去除衬底表面的本征氧化层。具体步骤包括：将清洗后的硅片衬底放入氢氟酸(HF)比去离子水为1比10的溶液中浸泡30～60秒，后将硅片取出放入去离子水中30秒，后用大量去离子水冲洗，氮气枪吹干，快速放入原子层沉积的手套箱中避免硅被氧化。去除二氧化硅本征氧化层，使后续沉积的氧化铍与硅衬底直接接触，避免了由于二氧化硅存在而产生热阻。
在S1之前，还包括：使用化学气相沉积(CVD)方法生长得到二维沟道材料。具体为：使用化学气相沉积方法在蓝宝石衬底上生长二硫化钨(WS2)，得到二维沟道材料，二硫化钨具有优异的电子和光电性能。
在S1之中，使用二乙基铍为铍源，臭氧为氧源，采用原子层沉积设备在衬底上生成预设厚度的氧化铍薄膜作为栅介质。传统的铍源为二甲基铍(Be(CH3)2)，它为固态源，制作氧化铍时存在固体杂质残留，获得的氧化铍纯度低；同时它的升华点为120～130摄氏度，原子层沉积过程需要较高的温度；二乙基铍作为液态源更为纯净，不会有固态杂质残留，避免了由于杂质引起的导热系数下降，同时，它的沸点为63摄氏度，因此可以在较低的温度下蒸发为气态。
其中，原子层沉积(ALD)为制备栅介质的常用手段，其可以得到原子级厚度的介质薄膜。原子级厚度的氧化铍薄膜适用于二维半导体器件制程的缩小和集成度的增加，并且原子级厚度的氧化铍的导热系数仍然远超其他氧化物。
原子层沉生成积氧化铍，可以分为四步：第一步，二乙基铍到达硅片表面后与表面悬挂键结合形成一个原子层厚度的反应层；第二步，通入氮气吹扫去除未反应的二乙基铍；第三步，通入臭氧吸附在反应层上并反应生成一个原子层厚度的氧化铍；第四步，通入氮气吹扫去除未反应的臭氧和气体副产物；重复这四步循环，控制循环数获得目标厚度的氧化铍薄膜。
具体步骤包括：使用二乙基铍作为铍源，臭氧作为氧源，控制所述二乙基铍预热温度为45摄氏度，二乙基铍可以从液态蒸发为气态，达到所需蒸汽压；将硅片传送入反应腔中，控制生长温度为250摄氏度；采用的二乙基铍和臭氧的载气脉冲时间为0.5秒，氮气吹扫时间分别为10秒和15秒；重复操作得到预设厚度的氧化铍薄膜。根据温度参数和氮气吹扫时间，确定本实施例中的氧化铍薄膜的生长速率为1埃每循环，原子层沉积重复80个循环，得到8纳米厚度的氧化铍薄膜。取出用切割台与金刚刀切割为约1.5*1.5厘米的片子备用。
所述8纳米厚度的氧化铍薄膜如图3所示，测量了其电容-电压(C-V)曲线，电容值为～0.97微法每平方厘米(μF/cm2)。曲线的陡转表明BeO与硅衬底之间具有良好界面，根据公式介电常数估计约为8.7，作为高介电常数材料，使得栅极具有良好的控制能力。氧化铍作为高热导率材料用作衬底界面材料，可以提高热传输能力，降低器件工作时的温度，提高器件稳定性。
在S2之中，先在氧化铍薄膜上转移沟道材料，再依次在沟道材料上进行电子束曝光、隔离区刻蚀和金属沉积制备电极。
其中，制备电极时采用微纳加工工艺制，沟道材料为二硫化钼、二硒化钼、二碲化钼、二硫化钨、二硒化钨、二硒化铼、二硒化锡、三硒化二铟或碲化镓中的一种或两种组成的异质结，均为二维材料。
本实施例中，进行沟道二维材料转移的具体步骤包括：将生长有二硫化钨的蓝宝石衬底浸泡丙酮20分钟，取出后浸泡异丙醇清洗，氮气枪吹干；在表面滴聚甲基丙烯酸甲酯(PMMA)电子束光刻胶，以3000转每分钟的速度匀胶60秒；在120摄氏度的热板上烘干5分钟；根据蓝宝石衬底形状裁剪热释放胶带，在表面贴上热释放胶带，用棉签轻压实；使贴好热释放胶带的片子漂浮在去离子水面2小时，取出后吹干；撕下热释放胶带，贴在步骤S4中氧化铍片子上，用棉签轻压实；在加热至120摄氏度的热板上释放热释放胶带，待胶带自动翘起时取下；将片子浸泡在丙酮中12小时以去除电子束光刻胶，取出后用异丙醇和去离子水清洗。
其中，通过电子束曝光制备标记层，具体步骤包括：将转移上二硫化钨的氧化铍表面滴聚甲基丙烯酸甲酯电子束光刻胶，以3000转每分钟的速度匀胶60秒；后在180摄氏度热板上烘干90秒；使用电子束曝光设备(EBL)曝光标记层版图；将硅片浸入甲基异丁基酮(MIBK)与异丙醇(IPA)质量比为1比3的显影液中，显影50秒，后用异丙醇浸泡清洗，氮气枪吹干；电子束蒸发(EBE)设备进行金属沉积，沉积20纳米的镍加40纳米的金；浸泡在50摄氏度的丙酮溶液中30分钟，用针管冲洗直到多余金属全部剥离，后用异丙醇浸泡清洗，氮气枪吹干。
其中，进行隔离区刻蚀的具体步骤包括：利用标记层确定二硫化钨的位置，定义有源区和隔离引线金属；硅片表面滴AR-P617电子束光刻胶，以4000转每分钟的速度匀胶60秒，后在150摄氏度热板上烘干60秒；使用电子束曝光设备曝光隔离区域版图；使用反应离子刻蚀(RIE)设备刻蚀，功率为3瓦，刻蚀时间6分钟；浸入N-甲基吡咯烷酮(NMP)溶液中12小时去胶，后用异丙醇浸泡清洗，氮气枪吹干；使用高温退火炉去残胶，去胶温度为300摄氏度，去胶时间2小时，期间通入100标准毫升的氩气。
其中，通过金属沉积制备源漏电极，金属沉积采用的金属为镍、钛、钌、铑、钯、银、锇、铱、铂、金、钛、铝、铬、锗、钼、钨、铜、钴或铁中的一种或多种组合。
金属沉积的具体步骤包括：匀胶、电子束曝光和显影工艺同制备标记层一致；电子束蒸发设备进行源漏金属沉积，沉积20纳米的镍加40纳米的金；浸泡在50摄氏度的丙酮溶液中30分钟，用针管冲洗直到多余金属全部剥离，后用异丙醇浸泡清洗，氮气枪吹干，器件制备完毕。如图2所示，图中a为电极，b为二维沟道材料，c为栅介质，d为衬底。
通过上述高热导率二维半导体场效应晶体管的制作方法生成的二维半导体场效应晶体管的结构为背栅或顶栅。如图2为背栅晶体管的结构示意图。
由以上实施例可知，本实施例提供的基于氧化铍衬底提高场效应晶体管散热的器件制备方法，得到了用化学气相沉积生长的二硫化钨做沟道材料，原子层沉积的8纳米氧化铍做栅介质，镍金属做接触电极的n型背栅场效应晶体管，具有高散热性能，没有负阻(NDR)现象。而现有技术中使用低热导率衬底的器件(比如氧化铪，图4左)在高的源漏电压时呈现明显的负阻现象，这主要是由于器件温度局部过热导致的。现有技术节点中的短沟道器件通常采用高κ电介质，以获得晶体管缩放所需的较小等效氧化物厚度(EOT)，二氧化铪(HfO2)是应用最广泛的高κ电介质，但是导热系数相当小(～23W/K·m)，而氧化铍(BeO)具有更高的导热系数(～330W/K·m)，有利于缓解自热效应，提高器件性能和可靠性。
实施例二
在上述实施例的基础上，本实施例为原子层沉生成积氧化铍过程的替代实施例，具体步骤为：使用二乙基铍作为铍源，臭氧作为氧源，控制所述二乙基铍预热温度为40摄氏度，二乙基铍可以从液态蒸发为气态，达到所需蒸汽压；将硅片传送入反应腔中，控制生长温度为200摄氏度；采用的二乙基铍和臭氧的载气脉冲时间为1秒，氮气吹扫时间分别为15秒和20秒；重复操作得到预设厚度的氧化铍薄膜。根据温度参数和氮气吹扫时间，确定本实施例中的氧化铍薄膜的生长速率，原子层沉积重复80个循环，得到8纳米厚度的氧化铍薄膜。取出用切割台与金刚刀切割为约1.5*1.5厘米的片子备用。
实施例三
在上述实施例的基础上，本实施例为原子层沉生成积氧化铍过程的替代实施例，具体步骤为：使用二乙基铍作为铍源，臭氧作为氧源，控制所述二乙基铍预热温度为60摄氏度，二乙基铍可以从液态蒸发为气态，达到所需蒸汽压；将硅片传送入反应腔中，控制生长温度为300摄氏度；采用的二乙基铍和臭氧的载气脉冲时间为0.5秒，氮气吹扫时间分别为10秒和15秒；重复操作得到预设厚度的氧化铍薄膜。根据温度参数和氮气吹扫时间，确定本实施例中的氧化铍薄膜的生长速率，原子层沉积重复80个循环，得到8纳米厚度的氧化铍薄膜。取出用切割台与金刚刀切割为约1.5*1.5厘米的片子备用。
比较上述三个实施例关于原子层沉生成积氧化铍过程，实施例一中的温度参数和氮气吹扫参数为最优参数，生成的氧化铍相较于其他实施例的均匀性更好，质量更高。
进一步地，本实施例中的原子层沉积设备型号为Beneq TFS 200。
本发明基于使用高热导系数材料氧化铍作为栅介质制备场效应晶体管，使用原子层沉积设备生长氧化铍栅介质薄膜，使得栅极具有良好的控制能力；效应晶体管的沟道材料为二硫化钨，具有n型传输特性。除二硫化钨外还可以扩展到其他二维材料，器件的结构可以适应于背栅晶体管或顶栅晶体管等多种结构，金属接触可以为镍等其他金属，可以根据需求选择沟道材料与器件结构。使用高热导率材料氧化铍作衬底界面材料，直接与衬底和沟道材料大面积接触，使器件在工作时沟道区产生的热量传递至氧化铍层后快速散热，提高了器件的热传输能力，减少热量累积，降低器件工作时的温度，在散热的同时氧化铍作为栅极介质保持优良的漏电性能，提高器件稳定性，根据需求选择沟道材料与器件结构，使得应用场景更广泛。
实施例四
如图2所示，一种高热导率二维半导体场效应晶体管，采用如上述实施例中任一项所述的高热导率二维半导体场效应晶体管的制作方法得到。
采用高热导率二维半导体场效应晶体管的制作方法得到的高热导率二维半导体场效应晶体管，使用高热导率材料氧化铍作衬底界面材料，氧化铍直接与衬底和沟道材料大面积接触，使器件在工作时沟道区产生的热量传递至氧化铍层后快速散热，具有高热导率，提高了热传输能力，减少热量累积，降低了器件工作时的温度，提高了器件稳定性。
实施例五
如图2所示，一种高热导率二维半导体场效应晶体管，包括依次层叠设置的衬底层d、栅介质层c、二维沟道材料层b和金属电极层a，栅介质层c采用氧化铍薄膜。
使用高热导率材料氧化铍作衬底界面材料，同时为栅介质，氧化铍直接与衬底和沟道材料大面积接触，使器件在工作时沟道区产生的热量传递至氧化铍层后快速散热。解决现有二维半导体场效应晶体管器件散热能力差，有源区热量累积温度升高产生自热效应使得器件的性能受限的技术问题，具有提高热传输能力，减少热量累积，降低了器件工作时的温度，提高了器件稳定性的有益效果。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种高热导率二维半导体场效应晶体管的制作方法，其特征在于，包括：
S1、在衬底上生成预设厚度的氧化铍薄膜作为栅介质；
S2、在所述氧化铍薄膜上转移沟道材料，依次在所述沟道材料上进行电子束曝光、隔离区刻蚀和金属沉积制备电极，得到基于氧化铍衬底的二维半导体场效应晶体管。
2.如权利要求1所述的方法，其特征在于，所述S1中，使用二乙基铍为铍源，臭氧为氧源。
3.如权利要求2所述的方法，其特征在于，所述S1中，控制所述二乙基铍预热温度为40～60摄氏度，生长温度为200～300摄氏度。
4.如权利要求3所述的方法，其特征在于，所述S2中，所述二乙基铍和所述臭氧的载气脉冲时间为0～1秒，氮气吹扫时间为5～20秒。
5.如权利要求1所述的方法，其特征在于，所述氧化铍薄膜的预设厚度范围为1～200纳米。
6.如权利要求1所述的方法，其特征在于，所述沟道材料为二硫化钼、二硒化钼、二碲化钼、二硫化钨、二硒化钨、二硒化铼、二硒化锡、三硒化二铟或碲化镓中的一种或两种组成的异质结。
7.如权利要求1所述的方法，其特征在于，所述金属沉积采用的金属为镍、钛、钌、铑、钯、银、锇、铱、铂、金、钛、铝、铬、锗、钼、钨、铜、钴或铁中的一种或多种组合。
8.如权利要求1所述的方法，其特征在于，所述二维半导体场效应晶体管为背栅晶体管或顶栅晶体管。
9.一种高热导率二维半导体场效应晶体管，其特征在于，采用如权利要求1至8任一项所述的高热导率二维半导体场效应晶体管的制作方法得到。
10.一种高热导率二维半导体场效应晶体管，包括依次层叠设置的衬底层、栅介质层、二维沟道材料层和金属电极层，其特征在于，所述栅介质层采用氧化铍薄膜。
CN202211339008.1A 2022-10-28 2022-10-28 高热导率二维半导体场效应晶体管的制作方法及晶体管 Pending CN115621128A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211339008.1A CN115621128A (zh) 2022-10-28 2022-10-28 高热导率二维半导体场效应晶体管的制作方法及晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211339008.1A CN115621128A (zh) 2022-10-28 2022-10-28 高热导率二维半导体场效应晶体管的制作方法及晶体管

Publications (1)

Publication Number Publication Date
CN115621128A true CN115621128A (zh) 2023-01-17

Family

ID=84876431

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211339008.1A Pending CN115621128A (zh) 2022-10-28 2022-10-28 高热导率二维半导体场效应晶体管的制作方法及晶体管

Country Status (1)

Country Link
CN (1) CN115621128A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117438376A (zh) * 2023-12-20 2024-01-23 华中科技大学 一种基于二维材料的互补性场效应晶体管及制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117438376A (zh) * 2023-12-20 2024-01-23 华中科技大学 一种基于二维材料的互补性场效应晶体管及制备方法
CN117438376B (zh) * 2023-12-20 2024-03-05 华中科技大学 一种基于二维材料的互补性场效应晶体管及制备方法

Similar Documents

Publication Publication Date Title
TWI447908B (zh) 具有減少之閘極氧化物洩漏的取代金屬閘極電晶體
TWI235433B (en) Oxide film forming method, oxide film forming apparatus and electronic device material
CN102629559B (zh) 叠栅SiC-MIS电容的制作方法
KR20170040366A (ko) 터널 유전체층을 갖는 태양 전지의 제조 방법
CN103367408B (zh) 基于硅衬底高介电常数的栅介质材料及其制备方法
TW201019399A (en) A microwave activation annealing process
CN101838812B (zh) 一种清洗钝化Ge衬底表面的方法
CN115621128A (zh) 高热导率二维半导体场效应晶体管的制作方法及晶体管
CN111969058B (zh) 一种二硫化钼场效应晶体管及其制备方法和应用
CN102403367A (zh) 一种高迁移率mos电容及其制作方法
CN102543751A (zh) 等效氧化物厚度为亚纳米的Ge基MOS器件的制备方法
CN111430228B (zh) 一种超高介电常数介质薄膜的制备方法
Ruan et al. Improvement on thermal stability for indium gallium zinc oxide by oxygen vacancy passivation with supercritical fluid cosolvent oxidation
CN104716191B (zh) 双栅双极石墨烯场效应晶体管及其制作方法
CN103367409A (zh) 基于锗衬底的La基高介电常数栅介质材料的制备方法
CN106531622A (zh) 一种砷化镓基mosfet栅介质的制备方法
CN114188362A (zh) 一种特殊结构的soi及其制备方法
US10541131B2 (en) Indium gallium arsenide surface passivation by sulfur vapor treatment
TW200302579A (en) Manufacture of bipolar transistors including silicon-germanium/silicon heterojunction
Wu et al. Influence of surface treatment prior to ALD high-/spl kappa/dielectrics on the performance of SiGe surface-channel pMOSFETs
KR20200120589A (ko) 반도체 장치 및 이의 제조 방법
KR102537632B1 (ko) 전류 어닐링 공정을 포함하는 전계효과 트랜지스터 제조 방법
CN1307707C (zh) 一种含镁锌氧的金属－绝缘层－半导体结构及制备工艺
KR20200102617A (ko) 산화 갈륨의 표면 처리 방법
CN103311120A (zh) 一种生长高介电常数电介质叠层的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination