KR20200102617A - 산화 갈륨의 표면 처리 방법 - Google Patents

산화 갈륨의 표면 처리 방법 Download PDF

Info

Publication number
KR20200102617A
KR20200102617A KR1020190020735A KR20190020735A KR20200102617A KR 20200102617 A KR20200102617 A KR 20200102617A KR 1020190020735 A KR1020190020735 A KR 1020190020735A KR 20190020735 A KR20190020735 A KR 20190020735A KR 20200102617 A KR20200102617 A KR 20200102617A
Authority
KR
South Korea
Prior art keywords
gallium oxide
surface treatment
etching
present
oxide film
Prior art date
Application number
KR1020190020735A
Other languages
English (en)
Inventor
최철종
심규환
이훈기
Original Assignee
전북대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전북대학교산학협력단 filed Critical 전북대학교산학협력단
Priority to KR1020190020735A priority Critical patent/KR20200102617A/ko
Publication of KR20200102617A publication Critical patent/KR20200102617A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02343—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a liquid
    • C11D11/0047—
    • C—CHEMISTRY; METALLURGY
    • C11—ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11D—DETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
    • C11D7/00—Compositions of detergents based essentially on non-surface-active compounds
    • C11D7/22—Organic compounds
    • C11D7/32—Organic compounds containing nitrogen
    • C11D7/3209—Amines or imines with one to four nitrogen atoms; Quaternized amines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02307—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • C—CHEMISTRY; METALLURGY
    • C11—ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11D—DETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
    • C11D2111/00—Cleaning compositions characterised by the objects to be cleaned; Cleaning compositions characterised by non-standard cleaning or washing processes
    • C11D2111/10—Objects to be cleaned
    • C11D2111/14—Hard surfaces
    • C11D2111/22—Electronic devices, e.g. PCBs or semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Wood Science & Technology (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Weting (AREA)

Abstract

본 발명은 산화 갈륨의 표면 처리 방법에 관한 것으로, 보다 상세하게는, 산화 갈륨막을 식각하는 단계; 및 식각된 상기 산화 갈륨막 상에 테트라메틸암모늄 하이드록사이드 용액을 이용한 세정 공정을 수행하는 단계를 포함한다.

Description

산화 갈륨의 표면 처리 방법{Method of surface treatment of gallium oxide}
본 발명은 산화 갈륨의 표면 처리 방법에 관한 것이다.
최근의 전력 반도체 산업은, 전력 전자 소자의 재료인 실리콘(Silicon)의 물성적 한계를 극복하기 위해, 탄화 규소(Silicon carbide) 또는 질화 갈륨(Gallium nitride)과 같은 넓은 밴드 갭 반도체를 이용한 전력 반도체 소자에 기술 개발이 이루어지고 있다.
탄화 규소와 질화 갈륨을 이용한 전력 반도체 소자 기술은, 오랜 연구 개발을 통해 상용화에 근접했으나 높은 제조 단가와 소자 결함 발생의 문제점이 있다.
최근 소자의 소형화, 신뢰성 증진 및 소자의 에너지 효율 향상을 위한 고부가가치 물질로, 산화 갈륨(Gallium oxide)이 부각되고 있다. 산화 갈륨은 탄화 규소와 질화 갈륨보다 밴드 갭이 큰 특성을 가지고, 탄화 규소보다 제조 단가가 낮으며, 전력 반도체 성능 지수인 FOM(Figure of merit)도 10배 이상 우수하다.
이러한 고부가가치 물질인 산화 갈륨을 전력 반도체 소자로 제조하기 위해서는, 일반적으로 널리 보급되고, 기술력이 뛰어난 상보성 금속산화물 반도체(Complementary metal-oxide semiconductor) 공정을 이용해야 한다.
일반적인 반도체 소자의 제조 공정에서, 웨이퍼 상에 막을 증착하고 이를 건식 식각하는 공정이 포함된다. 건식 식각 공정은 플라즈마 이온(plasam ion)을 이용하기 때문에, 식각된 표면은 플라즈마 이온 충격으로 인한 손상이 존재한다. 나아가 식각된 표면 상에 식각 잔류물 및 불순물이 형성되어 반도체 소자의 성능을 저하시킨다.
본 발명이 해결하고자 하는 과제는, 산화 갈륨의 표면 거칠기를 개선시킬 수 있는 산화 갈륨의 표면 처리 방법을 제공하는데 있다.
본 발명의 개념에 따른 산화 갈륨의 표면 처리 방법은, 산화 갈륨막을 식각하는 단계; 및 식각된 상기 산화 갈륨막 상에 테트라메틸암모늄 하이드록사이드 용액을 이용한 세정 공정을 수행하는 단계를 포함할 수 있다.
본 발명에 따른 산화 갈륨의 표면 처리 방법은, 테트라메틸암모늄 하이드록사이드 용액을 이용함으로써 식각으로 인해 표면 거칠기가 증가된 산화 갈륨의 표면을 효과적으로 개선시킬 수 있다. 본 발명에 따른 산화 갈륨의 표면 처리 방법은, 산화 갈륨을 제외하고 산화 갈륨의 표면에 형성된 불순물들만을 선택적으로 제거함으로써, 산화 갈륨의 표면 거칠기를 효과적으로 개선시킬 수 있다.
도 1은 본 발명의 실시예들에 따른 산화 갈륨의 표면 처리 방법을 설명하기 위한 순서도이다.
도 2 내지 도 4는 본 발명의 일 실시예에 따른 산화 갈륨의 표면 처리 방법을 설명하기 위한 단면도들이다.
도 5 내지 도 7은 본 발명의 다른 실시예에 따른 산화 갈륨의 표면 처리 방법을 설명하기 위한 단면도들이다.
도 8은 본 발명의 실시예들에 따른 산화 갈륨의 표면 처리 방법을 수행함에 있어서, 전처리 후의 산화 갈륨, 건식 식각 후의 산화 갈륨 및 세정 후의 산화 갈륨을 열원자현미경{AFM, Atomic Force Microscope}과 주사전자현미경{SEM, Scanning Electron Microscope}으로 분석한 결과를 나타낸 것이다.
도 9는 본 발명의 실시예들에 따른 산화 갈륨의 표면 처리 방법을 수행함에 있어서, 전처리 후의 산화 갈륨, 건식 식각 후의 산화 갈륨 및 세정 후의 산화 갈륨을 X선 광전자 분광{XPS, X-ray Photoelectron Spectroscopy}으로 분석한 결과를 나타낸 것이다.
본 발명의 구성 및 효과를 충분히 이해하기 위하여, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들을 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라, 여러가지 형태로 구현될 수 있고 다양한 변경을 가할 수 있다. 단지, 본 실시예들의 설명을 통해 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위하여 제공되는 것이다.
본 명세서에서, 어떤 구성요소가 다른 구성요소 상에 있다고 언급되는 경우에 그것은 다른 구성요소 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 구성요소가 개재될 수도 있다는 것을 의미한다. 또한, 도면들에 있어서, 구성요소들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분은 동일한 구성요소들을 나타낸다.
본 명세서의 다양한 실시예들에서 제1, 제2, 제3 등의 용어가 다양한 구성요소들을 기술하기 위해서 사용되었지만, 이들 구성요소들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 구성요소를 다른 구성요소와 구별시키기 위해서 사용되었을 뿐이다. 여기에 설명되고 예시되는 실시예들은 그것의 상보적인 실시예들도 포함한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소는 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.
도 1은 본 발명의 실시예들에 따른 산화 갈륨의 표면 처리 방법을 설명하기 위한 순서도이다. 도 2 내지 도 4는 본 발명의 일 실시예에 따른 산화 갈륨의 표면 처리 방법을 설명하기 위한 단면도들이다.
도 1 및 도 2를 참조하면, 제1 기판(SUB1) 상에 산화 갈륨막(GOL)이 형성될 수 있다. 제1 기판(SUB1)은 실리콘 기판과 같은 통상적인 반도체 기판일 수 있다. 산화 갈륨막(GOL)은 산화 갈륨(예를 들어, Ga2O3)를 포함할 수 있다. 산화 갈륨막(GOL)을 형성하는 것은, 화학 기상 증착(CVD), 물리적 기상 증착(PVD) 또는 선택적 에피택시얼 성장(SEG)을 이용할 수 있다. 도시되진 않았지만, 제1 기판(SUB1)과 산화 갈륨막(GOL) 사이에 추가적인 막(예를 들어, 절연막 또는 도전막 등)이 개재될 수 있다.
산화 갈륨막(GOL)의 표면에 전처리가 수행될 수 있다 (S10). 산화 갈륨막(GOL) 상에 전처리 공정을 수행함으로써, 산화 갈륨막(GOL)의 표면에 존재하는 오염물을 제거할 수 있다. 산화 갈륨막(GOL)의 전처리 공정의 세정액으로, 아세톤(acetone), 이소프로필알콜(IPA) 및 불산(HF) 중 적어도 하나와 순수(DIW)를 이용할 수 있다.
도 1 및 도 3을 참조하면, 산화 갈륨막(GOL)을 건식 식각하여 산화 갈륨 패턴(GOP)이 형성될 수 있다 (S20). 산화 갈륨 패턴(GOP)을 형성하는 것은, 산화 갈륨막(GOL) 상에 포토레지스트 패턴을 형성하는 것, 및 상기 포토레지스트 패턴을 식각 마스크로 산화 갈륨막(GOL)을 식각하는 것을 포함할 수 있다.
구체적으로 산화 갈륨막(GOL)을 식각하는 것은, 플라즈마를 이용한 건식 식각 공정을 포함할 수 있다. 상기 식각 공정은, 염소 및 삼염화붕소를 포함하는 식각 기체를 이용할 수 있다. 염소/삼염화붕소는 40/30 sccm으로 혼합되어 챔버 내로 투입될 수 있다. 상기 식각 공정 동안, 플라즈마의 발생을 위한 고주파/바이어스 전력은 700/400 W로 인가될 수 있다. 상기 식각 공정 동안, 챔버의 압력은 약 3 mTorr로 유지될 수 있다.
상기 식각 공정에 의해, 산화 갈륨 패턴(GOP)의 표면(SUR)은 손상될 수 있다. 이로써, 산화 갈륨 패턴(GOP)의 표면(SUR)의 표면 거칠기가 증가될 수 있다. 산화 갈륨 패턴(GOP)의 표면(SUR)의 일 영역(M)을 살펴보면, 산화 갈륨 패턴(GOP)의 표면(SUR) 상에 복수개의 돌출부들(PR)이 형성될 수 있다. 예를 들어, 돌출부들(PR)은 상기 식각 공정 동안 식각 기체의 붕소(B)와 산화 갈륨의 산소(O)가 반응하여 형성된 붕소 산화물(즉, 불순물)을 포함할 수 있다. 상기 식각 공정에 의해 산화 갈륨 패턴(GOP)의 표면(SUR)이 손상되고 및 돌출부들(PR)이 형성됨으로써, 산화 갈륨 패턴(GOP)의 표면(SUR)은 상대적으로 높은 표면 거칠기(예를 들어, root mean square 평균 거칠기(RMS)가 2nm 이상)를 가질 수 있다. 산화 갈륨 패턴(GOP)의 표면(SUR)이 손상될 경우, 산화 갈륨 패턴(GOP) 상에 형성되는 반도체 소자의 전기적 특성이 현저히 감소되는 문제가 발생할 수 있다.
도 1 및 도 4를 참조하면, 산화 갈륨 패턴(GOP) 상에 테트라메틸암모늄 하이드록사이드 용액(TMAH, Tetramethylammonium hydroxide solution)을 이용한 세정 공정(CL)이 수행될 수 있다 (S30).
구체적으로, 본 발명의 실시예들에 따른 테트라메틸암모늄 하이드록사이드 용액(TMAH)은 물을 용매로 포함할 수 있다. 테트라메틸암모늄 하이드록사이드 용액(TMAH)은 20 wt% 내지 30 wt%의 농도를 가질 수 있다. 테트라메틸암모늄 하이드록사이드 용액(TMAH)은 80℃ 내지 90℃의 온도로 준비될 수 있다.
세정 공정(CL)은, 80℃ 내지 90℃의 테트라메틸암모늄 하이드록사이드 용액(TMAH)을 산화 갈륨 패턴(GOP) 상에 제공하는 것을 포함할 수 있다. 세정 공정(CL)은 1분 내지 10분동안 수행될 수 있다. 바람직하기로, 세정 공정(CL)은 4분 내지 6분동안 수행될 수 있다.
세정 공정(CL) 동안, 테트라메틸암모늄 하이드록사이드 용액(TMAH)은 산화 갈륨 패턴(GOP)의 표면(SUR) 상의 돌출부들(PR)(예를 들어, 붕소 산화물과 같은 불순물)을 선택적으로 제거할 수 있다.
이로써, 세정 공정(CL)에 의해 산화 갈륨 패턴(GOP)의 표면 거칠기는 현저히 감소될 수 있다. 예를 들어, 산화 갈륨 패턴(GOP)의 표면(SUR)의 표면 거칠기는 1nm 이하의 값을 가질 수 있다. 후속으로, 산화 갈륨 패턴(GOP) 상에 반도체 소자가 형성될 수 있다.
산화 갈륨의 식각 공정 동안 산화 갈륨의 표면 거칠기가 증가되는 문제가 발생할 수 있다. 본 발명의 실시예들에 따르면, 테트라메틸암모늄 하이드록사이드 용액을 이용하여 산화 갈륨의 표면 거칠기를 크게 개선할 수 있다. 이로써, 반도체 소자의 전기적 특성을 향상시킬 수 있다.
도 5 내지 도 7은 본 발명의 다른 실시예에 따른 산화 갈륨의 표면 처리 방법을 설명하기 위한 단면도들이다. 본 실시예에서는, 앞서 도 1 내지 도 4를 참조하여 설명한 산화 갈륨의 표면 처리 방법과 중복되는 설명은 생략하고 차이점에 대해 중점적으로 설명한다.
도 1 및 도 5를 참조하면, 제2 기판(SUB2)이 제공될 수 있다. 제2 기판(SUB2)은 산화 갈륨을 포함할 수 있다. 예를 들어, 제2 기판(SUB2)은 산화 갈륨 웨이퍼일 수 있다. 제2 기판(SUB2)의 표면에 전처리가 수행될 수 있다 (S10). 제2 기판(SUB2) 상에 전처리 공정을 수행함으로써, 제2 기판(SUB2)의 표면에 존재하는 오염물을 제거할 수 있다.
도 1 및 도 6을 참조하면, 제2 기판(SUB2)의 상부를 건식 식각하여, 활성 패턴(AP)이 형성될 수 있다 (S20). 활성 패턴(AP)을 형성하는 것은, 제2 기판(SUB2)의 상에 포토레지스트 패턴을 형성하는 것, 및 상기 포토레지스트 패턴을 식각 마스크로 제2 기판(SUB2)의 상부를 식각하여 트렌치(TR)를 형성하는 것을 포함할 수 있다. 트렌치(TR)에 의해 제2 기판(SUB2)의 상부에 활성 패턴(AP)이 정의될 수 있다.
상기 식각 공정에 의해, 활성 패턴(AP)의 표면(SUR)은 손상될 수 있다. 상기 식각 공정에 의해, 트렌치(TR)의 바닥면(BS)은 손상될 수 있다. 예시적으로, 활성 패턴(AP)의 표면(SUR)의 일 영역(N)을 살펴보면, 활성 패턴(AP)의 표면(SUR) 상에 복수개의 돌출부들(PR)이 형성될 수 있다. 예를 들어, 돌출부들(PR)은 붕소 산화물과 같은 불순물을 포함할 수 있다.
도 1 및 도 7을 참조하면, 제2 기판(SUB2)의 전면) 상에 테트라메틸암모늄 하이드록사이드 용액(TMAH)을 이용한 세정 공정(CL)이 수행될 수 있다 (S30). 세정 공정(CL) 동안, 활성 패턴(AP)의 표면(SUR) 상의 돌출부들(PR)은 선택적으로 제거될 수 있다. 세정 공정(CL) 동안, 트렌치(TR)의 바닥면(BS) 상의 돌출부들 역시 선택적으로 제거될 수 있다. 이로써, 활성 패턴(AP)의 표면 거칠기는 현저히 감소될 수 있다. 또한, 트렌치(TR)의 바닥면(BS)의 표면 거칠기 역시 현저히 감소될 수 있다.
후속으로, 활성 패턴(AP) 상에 반도체 소자가 형성될 수 있다. 예를 들어, 활성 패턴(AP) 상에 전계 효과 트랜지스터가 형성될 수 있다.
도 8은 본 발명의 실시예들에 따른 산화 갈륨의 표면 처리 방법을 수행함에 있어서, 전처리 후의 산화 갈륨, 건식 식각 후의 산화 갈륨 및 세정 후의 산화 갈륨을 열원자현미경{AFM, Atomic Force Microscope}과 주사전자현미경{SEM, Scanning Electron Microscope}으로 분석한 결과를 나타낸 것이다.
도 8을 참조하면, 건식 식각 후의 산화 갈륨은 표면 거칠기가 상당히 증가함을 확인할 수 있다 (약 3.5nm). 산화 갈륨의 표면에 불순물을 포함하는 돌출부들이 상당히 형성됨을 확인할 수 있다.
한편, 본 발명의 실시예들에 따른 테트라메틸암모늄 하이드록사이드 용액을 이용하여 산화 갈륨의 표면을 세정한 결과, 산화 갈륨의 표면 거칠기가 상당히 감소함을 확인할 수 있다 (약 0.21nm).
도 9는 본 발명의 실시예들에 따른 산화 갈륨의 표면 처리 방법을 수행함에 있어서, 전처리 후의 산화 갈륨, 건식 식각 후의 산화 갈륨 및 세정 후의 산화 갈륨을 X선 광전자 분광{XPS, X-ray Photoelectron Spectroscopy}으로 분석한 결과를 나타낸 것이다.
도 9를 참조하면, 건식 식각 후의 산화 갈륨의 표면에 B2O3와 같은 불순물이 형성됨을 확인할 수 있다. 한편, 본 발명의 실시예들에 따른 테트라메틸암모늄 하이드록사이드 용액을 이용하여 산화 갈륨의 표면을 세정한 결과, B2O3와 같은 불순물이 모두 제거됨을 확인할 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (10)

  1. 산화 갈륨막을 식각하는 단계; 및
    식각된 상기 산화 갈륨막 상에 테트라메틸암모늄 하이드록사이드 용액을 이용한 세정 공정을 수행하는 단계를 포함하는 산화 갈륨의 표면 처리 방법.
  2. 제1항에 있어서,
    식각된 상기 산화 갈륨막의 표면은 불순물을 함유하는 돌출부들을 포함하고,
    상기 세정 공정 동안, 상기 돌출부들이 선택적으로 제거되는 표면 처리 방법.
  3. 제2항에 있어서,
    상기 산화 갈륨막을 식각하는 단계는, 삼염화붕소를 포함하는 식각 기체를 이용하고,
    상기 불순물은 붕소 산화물을 포함하는 표면 처리 방법.
  4. 제1항에 있어서,
    세정된 상기 산화 갈륨막의 표면은 1nm 이하의 표면 거칠기를 갖는 표면 처리 방법.
  5. 제1항에 있어서,
    상기 테트라메틸암모늄 하이드록사이드 용액은 20 wt% 내지 30 wt%의 농도를 갖는 표면 처리 방법.
  6. 제1항에 있어서,
    상기 테트라메틸암모늄 하이드록사이드 용액은 80℃ 내지 90℃의 온도를 갖는 표면 처리 방법.
  7. 제1항에 있어서,
    상기 세정 공정은 1분 내지 10분동안 수행되는 표면 처리 방법.
  8. 제1항에 있어서,
    상기 산화 갈륨막을 식각하는 단계 전에, 상기 산화 갈륨막의 표면을 전처리하는 단계를 더 포함하는 표면 처리 방법.
  9. 제1항에 있어서,
    기판 상에 상기 산화 갈륨막을 형성하는 단계를 더 포함하는 표면 처리 방법.
  10. 제1항에 있어서,
    상기 산화 갈륨막은 산화 갈륨 웨이퍼인 표면 처리 방법.
KR1020190020735A 2019-02-21 2019-02-21 산화 갈륨의 표면 처리 방법 KR20200102617A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190020735A KR20200102617A (ko) 2019-02-21 2019-02-21 산화 갈륨의 표면 처리 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190020735A KR20200102617A (ko) 2019-02-21 2019-02-21 산화 갈륨의 표면 처리 방법

Publications (1)

Publication Number Publication Date
KR20200102617A true KR20200102617A (ko) 2020-09-01

Family

ID=72450936

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190020735A KR20200102617A (ko) 2019-02-21 2019-02-21 산화 갈륨의 표면 처리 방법

Country Status (1)

Country Link
KR (1) KR20200102617A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220060215A (ko) * 2020-11-04 2022-05-11 고려대학교 산학협력단 베타 산화갈륨 막 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220060215A (ko) * 2020-11-04 2022-05-11 고려대학교 산학협력단 베타 산화갈륨 막 제조 방법

Similar Documents

Publication Publication Date Title
CN108573866B (zh) 氧化膜去除方法和装置以及接触部形成方法和系统
JP2012023384A (ja) ＳｉＣの除去法
KR100255405B1 (ko) 드라이에칭방법
US10937661B2 (en) Method for removing silicon oxide and integrated circuit manufacturing process
CN107170822B (zh) 基于负电容介质的GaN基凹槽绝缘栅增强型高电子迁移率晶体管
JPH04346428A (ja) ドライエッチング方法
KR20200102617A (ko) 산화 갈륨의 표면 처리 방법
JPH05152255A (ja) ドライエツチング方法
JPH04346427A (ja) ドライエッチング方法
JP6083150B2 (ja) 半導体装置の製造方法
US8501608B2 (en) Method for processing semiconductor device
US6900104B1 (en) Method of forming offset spacer manufacturing for critical dimension precision
US20200328086A1 (en) Method of anisotropically etching adjacent lines with multi-color selectivity
CN107623029B (zh) 欧姆接触结构制备工艺及结构
JP2005079215A (ja) 半導体装置の製造方法
JP2005129946A (ja) ハードマスクのポストプラズマ洗浄プロセス
US20090261478A1 (en) Semiconductor device and method for manufacturing the same
JP5278132B2 (ja) 半導体装置の製造方法
KR100329745B1 (ko) 알루미나를 사용한 게이트 절연막 형성방법
US20110223768A1 (en) Method for Forming Contact Opening
TWI556304B (zh) 半導體元件及其製造方法
JPH0290521A (ja) 半導体装置の製造方法
KR100838483B1 (ko) 반도체 소자의 게이트 식각방법
JP6372436B2 (ja) 半導体装置の作製方法
US20070048980A1 (en) Method for post-rie passivation of semiconductor surfaces for epitaxial growth

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application