TWI556304B - 半導體元件及其製造方法 - Google Patents

半導體元件及其製造方法 Download PDF

Info

Publication number
TWI556304B
TWI556304B TW104110817A TW104110817A TWI556304B TW I556304 B TWI556304 B TW I556304B TW 104110817 A TW104110817 A TW 104110817A TW 104110817 A TW104110817 A TW 104110817A TW I556304 B TWI556304 B TW I556304B
Authority
TW
Taiwan
Prior art keywords
opening
barrier layer
layer
semiconductor device
dielectric layer
Prior art date
Application number
TW104110817A
Other languages
English (en)
Other versions
TW201637089A (zh
Inventor
林心冠
李鴻志
Original Assignee
旺宏電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 旺宏電子股份有限公司 filed Critical 旺宏電子股份有限公司
Priority to TW104110817A priority Critical patent/TWI556304B/zh
Publication of TW201637089A publication Critical patent/TW201637089A/zh
Application granted granted Critical
Publication of TWI556304B publication Critical patent/TWI556304B/zh

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Description

半導體元件及其製造方法
本發明是有關於一種半導體技術,且特別是關於一種半導體元件及其製造方法。
蝕刻為相當重要的製程模組,且蝕刻主要採取濕式蝕刻與乾式蝕刻二種形式。乾式蝕刻是將反應室內的反應氣體離子化或解離以產生電漿,並使具有反應性的離子向晶圓加速,藉由離子與晶圓表面之欲蝕刻材料間的化學反應以驅使蝕刻反應進行。
目前,為了提高生產機台的晶圓產能,利用高功率電漿以增加蝕刻的速度是必須的。然而,當利用高功率電漿蝕刻法以形成介層窗開口或接觸窗開口時,開口底部的金屬層容易因高功率電漿而濺擊至開口的側壁上,如此一來將導致開口的側壁上產生殘留物(如金屬聚合物)。上述殘留物在後續的製程中不容易去除,進而導致半導體元件的不正常導通,因而產生短路的現象。
本發明提供一種半導體元件及其製造方法,其在定義開口的步驟中可避免於開口的側壁上產生殘留物。
本發明提供一種半導體元件的製造方法。首先,於阻障層上形成介電層。接著,於介電層中形成第一開口。第一開口裸露出部分阻障層。繼而,於第一開口的底部的阻障層上形成保護層。保護層的中央部分的厚度大於邊緣部分的厚度。然後,以保護層為罩幕,移除部分阻障層,以形成第二開口。第二開口具有至少一個次開口,所述次開口位於鄰近第二開口的側壁的阻障層中。
在本發明一實施例中,上述第二開口的底部具有W型的剖面形狀。
在本發明一實施例中,形成上述第一開口以及第二開口的方法各自包括進行電漿蝕刻法。
在本發明一實施例中,形成上述第一開口所使用的蝕刻氣體包括氮氣,且氮氣的流量隨著第一開口的深度增加而增加。
在本發明一實施例中,形成上述第二開口所使用的蝕刻氣體包括六氟化硫(SF6)、三氟化氮(NF3)、氬氣(Ar)、氟烴氣體(CxFy)及氮氣,其中x、y均大於零。
在本發明一實施例中,於上述介電層中形成第一開口的同時,於第一開口的底部的阻障層上形成保護層。
在本發明一實施例中,上述方法更包括:在介電層中形成第一開口之前,於介電層中形成一淺開口;以及進行非等向性蝕刻製程以加深淺開口,進而於介電層中形成第一開口,其中形成淺開口所使用的氣體不包含氮氣。
本發明另提供一種半導體元件,其包括阻障層以及介電層。介電層位於阻障層上。介電層中具有一開口,所述開口裸露出部分阻障層,其中開口具有至少一個次開口,所述次開口位於鄰近開口的側壁的阻障層中。
在本發明一實施例中,上述開口的底部具有W型的剖面形狀。
在本發明一實施例中,上述開口的中間底部的阻障層的厚度大於次開口的底部的阻障層的厚度且小於介電層下方的阻障層的厚度。
基於上述,在本發明的方法中,在進行一蝕刻製程以形成U型開口的同時,於U型開口底部的阻障層上形成保護層,再以保護層為罩幕,繼續進行上述蝕刻製程,並調整氮氣的流量,以形成W型開口。並且,上述保護層可用於避免阻障層因使用高無線射頻功率的電漿而濺擊至開口的側壁上,防止於開口的側壁上產生殘留物,進而使元件的效能提升。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
10‧‧‧基底
12‧‧‧阻障層
14‧‧‧介電層
15‧‧‧淺開口
16‧‧‧圖案化罩幕層
17、19‧‧‧開口
19a‧‧‧次開口
20‧‧‧沈積物
22、24‧‧‧保護層
26‧‧‧導體層
D、D1‧‧‧深度
h1、h2、h3、h4、h5、h6、h7、h8、h9‧‧‧厚度
S1、S2‧‧‧蝕刻製程
圖1A至圖1G為依照本發明的一實施例所繪示的半導體元件的製造方法的剖面示意圖。
圖2為依照本發明的一實例的半導體元件的穿透式電子顯微鏡(TEM)的照片。
圖1A至圖1G為依照本發明的一實施例所繪示的半導體元件的製造方法的剖面示意圖。
請參照圖1A,首先,提供基底10。基底10的材料可包括半導體材料、絕緣體材料、導體材料或上述材料的任意組合。基底10的材料例如是選自於由Si、Ge、SiGe、GaP、GaAs、SiC、SiGeC、InAs與InP所構成的群組中的至少一種材料。在一實施例中,基底10的材料例如是矽或矽化鍺。此外,基底10可為單層結構。或者,基底10亦可為包括導體層、介電層、閘極結構等的多層結構。
接著,於基底10上形成阻障層12。阻障層12的材料包括鈦、氮化鈦、鉭、氮化鉭、鎢、氮化鎢或其組合。在一實施例中,阻障層12的材料例如是鈦和氮化鈦的組合。在另一實施例中,阻障層12的材料例如是鉭和氮化鉭的組合。阻障層12的形成方法例如是進行化學氣相沈積法或物理氣相沈積法。阻障層12的厚度例如是介於300Å至1,000Å之間。
然後,於阻障層12上形成介電層14。介電層14的材料包括氧化物、氮化物、氮氧化物或其組合。在一實施例中,介電層14的材料例如是氧化矽。在另一實施例中,介電層14也可以是介電常數低於4的介電材料層。形成介電層14的方法例如是進行熱氧化法或化學氣相沈積法。介電層14的厚度例如是介於1,000Å至15,000Å之間。之後,於介電層14上形成圖案化罩幕層16。圖案化罩幕層16的材料例如是光阻。
接著,請參照圖1B,以圖案化罩幕層16為罩幕,進行蝕刻製程S1,移除部分介電層14,以於介電層14中形成淺開口15。蝕刻製程S1包括非等向性蝕刻製程,例如是乾式蝕刻法。乾式蝕刻法可以是電漿蝕刻法。在此實施例中,蝕刻製程S1例如是具有高無線射頻功率(radio frequency power,RF power)的電漿蝕刻法。高無線射頻功率的電漿蝕刻法的能量例如是介於1000瓦至5000瓦之間。蝕刻製程S1所使用的蝕刻氣體包括六氟化硫(SF6)、三氟化氮(NF3)、氬氣(Ar)及氟烴氣體(CxFy),其中x、y均大於零,例如x是介於1-5之間的整數,y是介於4-8之間的整數。氟烴氣體可包括氟烷類、氟烯類或氟炔類氣體。在一實施例中,蝕刻製程S1所使用的蝕刻氣體中不含氮氣。
值得一提的是,於介電層14中形成淺開口15的同時,於淺開口15的底部的介電層14上形成沈積物20。沈積物20例如是經由蝕刻製程S1所使用的上述蝕刻氣體反應而得到的聚合物殘留物。
淺開口15的深度D例如是介電層14的厚度h1的約1/2至4/5。更具體地說,淺開口15並未貫穿介電層14,且淺開口15的深度D與淺開口15下方的介電層的厚度h2的總和實質上等於介電層14的厚度h1。在一實施例中,介電層14的厚度h1例如是介8,000Å至15,000Å之間,且淺開口15的深度D例如是介於4,000Å至12,000Å之間。然而,上述數值範圍僅為舉例說明,不用以限定本發明。
然後,請參照圖1C,以圖案化罩幕層16為罩幕,進行蝕刻製程S2,以使淺開口15加深,進而於介電層14中形成開口 17,且開口17裸露出部分阻障層12。並且,於開口17的底部的阻障層12上形成保護層22。蝕刻製程S2包括非等向性蝕刻製程,例如是乾式蝕刻法。乾式蝕刻法可以是電漿蝕刻法。蝕刻製程S2所使用的蝕刻氣體與蝕刻製程S1所使用的蝕刻氣體不同。蝕刻製程S2所使用的蝕刻氣體中包含有氮氣;而蝕刻製程S1所使用的蝕刻氣體不包含有氮氣。在一實施例中,蝕刻製程S2例如是具有高無線射頻功率的電漿蝕刻法,其能量例如是介於1000瓦至5000瓦之間。蝕刻製程S2所使用的蝕刻氣體包括六氟化硫(SF6)、三氟化氮(NF3)、氬氣(Ar)、氟烴氣體(CxFy)及氮氣,其中x、y均大於零,例如x是介於1-5之間的整數,y是介於4-8之間的整數。此外,氮氣與氟烴氣體的流量比例如是約1:6至1:4。
在一實施例中,形成開口17所使用的氮氣的流量隨著開口17的深度增加而增加。舉例而言,蝕刻製程S2一開始所使用的氮氣的流量例如是介於0sccm至50sccm之間。之後,隨著開口17的深度增加,再將氮氣的流量調整至介於50sccm至300sccm之間。然而,本發明不以此為限。本發明所屬技術領域中具有通常知識者可依所需自行調整氮氣的流量。
在一實施例中,當進行蝕刻製程S2時,在介電層14中形成開口17的同時,於開口17的底部的阻障層12上形成保護層22。換言之,保護層22與開口17為同時形成。在此實施例中,保護層22例如是經由蝕刻製程S2所使用的上述蝕刻氣體反應而得的聚合物殘留物。保護層22的材料包括含碳、氟以及氮的聚合物。在一實施例中,保護層22的材料例如是CxFyNz聚合物,其中x、y、z均大於零。保護層22的厚度可為均勻或不均勻。在一實 施例中,保護層22的中央部分的厚度h3例如是大於保護層22的邊緣部分的厚度h4。在另一實施例中,保護層22例如是覆蓋部分阻障層12,以裸露出鄰近開口17的側壁的部分阻障層12。或者,保護層22的邊緣部分可具有極薄的厚度,以利後續蝕刻製程移除此極薄的邊緣部分以及位於其下方的部分阻障層12。
之後,請參照圖1D與圖1E,以保護層22和圖案化罩幕層16為罩幕,移除部分阻障層12,以在介電層14中形成開口19,且開口19貫穿介電層14。具體言之,保護層22會在形成開口19的步驟中逐漸消耗,同時在保護層22至少一側的阻障層12中形成至少一個次開口19a,如圖1D所示。在一實施例中,次開口19a可環繞保護層22而設置。當保護層22消耗殆盡時,開口19的中間底部的部分阻障層12也會被移除且次開口19a也會加深,如圖1E所示。在一實施例中,圖1E的步驟中,保護層24也會同時形成在開口19的中間底部的阻障層12上。保護層24與保護層22的材料相似。具體言之,保護層24與保護層22的主成分(例如C、F和N)相同,但元素間比例不同。在一實施例中,開口19的底部具有W型的剖面形狀。開口19可具有至少一個次開口19a。次開口19a例如是位於鄰近開口19的側壁的部分阻障層12中。次開口19a的深度D1例如是介於阻障層12的厚度的約1/3至2/3之間。在此實施例中,開口19的中間底部的阻障層12的厚度h5例如是大於次開口19a的底部的阻障層12的厚度h6。此外,位於介電層14下方的阻障層12的厚度h7例如是大於開口19的中間底部的阻障層12的厚度h5。
在本發明的實施例中,蝕刻製程S2例如是包括形成開口 17以及開口19的步驟。具體地說,在上述製造方法中,當氮氣的流量隨著開口17的深度增加至裸露出阻障層12時,此時再以保護層22為罩幕,移除保護層22的至少一側的部分阻障層12,以形成具有至少一個次開口19a的開口19。形成開口19所使用的氮氣的流量例如是介於50sccm至300sccm之間。並且,藉由調整氮氣的流量,可形成剖面為W型的開口19。
值得注意的是,在上述蝕刻製程S2中,保護層22/24可用於避免阻障層12因使用高無線射頻功率的電漿而濺擊至開口17/19的側壁上,進而防止於開口17/19的側壁上產生殘留物。
其後,請參照圖1F,移除保護層24和圖案化罩幕層16。移除保護層24和圖案化罩幕層16的方法包括進行濕式蝕刻法。
接著,請參照圖1G,於開口19中形成導體層26。導體層26的材料包括金屬、金屬合金、摻雜多晶矽或其組合。金屬例如是鎢。金屬合金例如是鋁矽合金。導體層26的形成方法例如是進行化學氣相沈積法。此外,在形成導體層26之前可以先在開口19的側壁與底部形成另一層阻障層(未繪示)。另一層阻障層的材料例如是包括鈦、氮化鈦、鉭、氮化鉭、鎢、氮化鎢或其組合。在一實施例中,另一層阻障層的材料例如是鈦和氮化鈦的組合。在另一實施例中,另一層阻障層的材料例如是鉭和氮化鉭的組合。另一層阻障層的形成方法例如是進行化學氣相沈積法或物理氣相沈積法。另一層阻障層的厚度例如是介於10Å至100Å之間。至此,完成半導體元件100的製作。
以下,將利用圖1F針對本發明的半導體元件結構進行說明。如圖1F所示,本發明的半導體元件包括基底10、阻障層12 以及介電層14。阻障層12位於基底10上,介電層14位於阻障層12上。介電層14中具有開口19,且開口19裸露出部分阻障層12。開口19具有至少一個次開口19a,且至少一個次開口19a位於鄰近開口19的側壁的阻障層12中。在一實施例中,當開口19為介層窗開口或接觸窗開口時,一個次開口19a沿著開口19的底部周圍配置於阻障層12中。在另一實施例中,當開口19為溝渠形式的開口時,兩個次開口19a沿著開口19的底部的相對側分別配置於阻障層12中。然不管是上述何種情況,開口19的底部均具有W型的剖面形狀。
開口19的中間底部的阻障層12的厚度h5例如是大於次開口19a底部的阻障層12的厚度h6。此外,介電層14下方的阻障層12的厚度h7大於鄰近開口19的中間底部的阻障層12的厚度h5。亦即,h7>h5>h6。在一實施例中,h7介於50nm至100nm之間;h6介於15nm至75nm之間;以及h5介於25nm至100nm之間。
本發明實施例之的半導體元件的製造方法可應用於動態隨機存取記憶體(DRAM)、反及閘快閃記憶體(NAND flash)、NOR型快閃記憶體(NOR-flash)等,但本發明不以此為限。
圖2為依照本發明的一實例的半導體元件的穿透式電子顯微鏡的照片。
如圖2所示,開口的中間底部的阻障層的厚度h8大於次開口底部的阻障層的厚度h9。
綜上所述,在本發明的方法中,在進行一蝕刻製程以形成U型開口(如開口17)的同時,於U型開口底部的阻障層上形 成保護層,再以保護層為罩幕,繼續進行上述蝕刻製程,並調整氮氣的流量,以形成W型開口(如開口19)。並且,上述保護層可用於避免阻障層因使用高無線射頻功率的電漿而濺擊至開口的側壁上,防止於開口的側壁上產生殘留物,進而使元件的效能提升。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10‧‧‧基底
12‧‧‧阻障層
14‧‧‧介電層
16‧‧‧圖案化罩幕層
19‧‧‧開口
19a‧‧‧次開口
24‧‧‧保護層
D1‧‧‧深度
h5、h6‧‧‧厚度
S2‧‧‧蝕刻製程

Claims (8)

  1. 一種半導體元件的製造方法,包括:於一阻障層上形成一介電層;於該介電層中形成一第一開口,該第一開口裸露出部分該阻障層;於該第一開口的底部的該阻障層上形成一保護層,該保護層的中央部分的厚度大於邊緣部分的厚度;以及以該保護層為罩幕,移除部分該阻障層,以形成一第二開口,其中該第二開口具有至少一個次開口,該次開口位於鄰近該第二開口的側壁的該阻障層中,且其中於該介電層中形成該第一開口的同時,於該第一開口的底部的該阻障層上形成該保護層。
  2. 如申請專利範圍第1項所述的半導體元件的製造方法,其中該第二開口的底部具有W型的剖面形狀。
  3. 如申請專利範圍第1項所述的半導體元件的製造方法,其中形成該第一開口以及該第二開口的方法各自包括進行電漿蝕刻法。
  4. 如申請專利範圍第3項所述的半導體元件的製造方法,其中形成該第一開口所使用的蝕刻氣體包括氮氣,且氮氣的流量隨著該第一開口的深度增加而增加。
  5. 如申請專利範圍第3項所述的半導體元件的製造方法,其中形成該第二開口所使用的蝕刻氣體包括六氟化硫(SF6)、三氟化氮(NF3)、氬氣(Ar)、氟烴氣體(CxFy)及氮氣,其中x、y均大於零。
  6. 如申請專利範圍第1項所述的半導體元件的製造方法,更包括:在該介電層中形成該第一開口之前,於該介電層中形成一淺開口;以及進行非等向性蝕刻製程以加深該淺開口,進而於該介電層中形成該第一開口,其中形成該淺開口所使用的氣體不包含氮氣。
  7. 一種半導體元件,包括:一阻障層;以及一介電層,位於該阻障層上,該介電層中具有一開口,該開口裸露出部分該阻障層,其中該開口具有至少一個次開口,該次開口位於鄰近該開口的側壁的該阻障層中,且其中該開口的中間底部的該阻障層的厚度大於該次開口的底部的該阻障層的厚度且小於該介電層下方的該阻障層的厚度。
  8. 如申請專利範圍第7項所述的半導體元件,其中該開口的底部具有W型的剖面形狀。
TW104110817A 2015-04-02 2015-04-02 半導體元件及其製造方法 TWI556304B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW104110817A TWI556304B (zh) 2015-04-02 2015-04-02 半導體元件及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104110817A TWI556304B (zh) 2015-04-02 2015-04-02 半導體元件及其製造方法

Publications (2)

Publication Number Publication Date
TW201637089A TW201637089A (zh) 2016-10-16
TWI556304B true TWI556304B (zh) 2016-11-01

Family

ID=57847723

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104110817A TWI556304B (zh) 2015-04-02 2015-04-02 半導體元件及其製造方法

Country Status (1)

Country Link
TW (1) TWI556304B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200741961A (en) * 2006-04-28 2007-11-01 Taiwan Semiconductor Mfg Co Ltd Semiconductor devices and fabrication method thereof
TW201025503A (en) * 2008-12-18 2010-07-01 Byung-Chun Yang High yield and high throughput method for the manufacture of integrated circuit devices of improved integrity, performance and reliability

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200741961A (en) * 2006-04-28 2007-11-01 Taiwan Semiconductor Mfg Co Ltd Semiconductor devices and fabrication method thereof
TW201025503A (en) * 2008-12-18 2010-07-01 Byung-Chun Yang High yield and high throughput method for the manufacture of integrated circuit devices of improved integrity, performance and reliability

Also Published As

Publication number Publication date
TW201637089A (zh) 2016-10-16

Similar Documents

Publication Publication Date Title
TWI283042B (en) Method for fabricating transistor of semiconductor device
US20050121750A1 (en) Microelectronic device having disposable spacer
TW202008433A (zh) 半導體裝置的形成方法
US8969209B2 (en) Method for removing oxide
US20240347376A1 (en) Method of manufacturing semiconductor structure having fins
TWI798740B (zh) 具有鰭式結構的半導體結構的製備方法
KR20050012611A (ko) 폴리/텅스텐 게이트 전극을 갖는 반도체 소자의 제조방법
JP4182125B2 (ja) 半導体装置の製造方法
TWI556304B (zh) 半導體元件及其製造方法
US7125809B1 (en) Method and material for removing etch residue from high aspect ratio contact surfaces
TWI793908B (zh) 具有埋入字元線的半導體結構的其製備方法
KR20200102617A (ko) 산화 갈륨의 표면 처리 방법
KR100743618B1 (ko) 반도체 소자의 게이트 및 그 제조방법
US20090261478A1 (en) Semiconductor device and method for manufacturing the same
US7935634B2 (en) Integrated circuits, micromechanical devices, and method of making same
US9881809B2 (en) Semiconductor device and method of fabricating the same
KR100854217B1 (ko) 반도체 장치의 제조 방법
US20240096640A1 (en) High Aspect Ratio Contact (HARC) Etch
TW202201760A (zh) 在微電子工件上於三維結構中用於接觸窗的凸墊形成
Luo et al. Tungsten/Silicon Oxide/Titanium Nitride Stack Etching
KR101019704B1 (ko) 반도체 소자의 제조 방법
CN117637680A (zh) 半导体元件及其制备方法
KR100920043B1 (ko) 반도체 소자의 리세스 게이트 및 그의 형성방법
US20050233563A1 (en) Recess reduction for leakage improvement in high density capacitors
US20110223768A1 (en) Method for Forming Contact Opening