KR100920043B1 - 반도체 소자의 리세스 게이트 및 그의 형성방법 - Google Patents
반도체 소자의 리세스 게이트 및 그의 형성방법 Download PDFInfo
- Publication number
- KR100920043B1 KR100920043B1 KR1020070102813A KR20070102813A KR100920043B1 KR 100920043 B1 KR100920043 B1 KR 100920043B1 KR 1020070102813 A KR1020070102813 A KR 1020070102813A KR 20070102813 A KR20070102813 A KR 20070102813A KR 100920043 B1 KR100920043 B1 KR 100920043B1
- Authority
- KR
- South Korea
- Prior art keywords
- groove
- film
- forming
- etching
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 82
- 239000004065 semiconductor Substances 0.000 title claims abstract description 81
- 239000000758 substrate Substances 0.000 claims abstract description 52
- 239000010410 layer Substances 0.000 claims description 74
- 238000005530 etching Methods 0.000 claims description 60
- 238000002161 passivation Methods 0.000 claims description 36
- 230000001681 protective effect Effects 0.000 claims description 18
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 11
- 230000004888 barrier function Effects 0.000 claims description 11
- 229910052731 fluorine Inorganic materials 0.000 claims description 11
- 239000011737 fluorine Substances 0.000 claims description 11
- 229920006254 polymer film Polymers 0.000 claims description 10
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 229920000642 polymer Polymers 0.000 claims description 6
- 238000004380 ashing Methods 0.000 claims description 5
- 239000011241 protective layer Substances 0.000 claims description 3
- 239000007789 gas Substances 0.000 description 32
- 238000002955 isolation Methods 0.000 description 9
- 238000000231 atomic layer deposition Methods 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 230000001939 inductive effect Effects 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 125000001153 fluoro group Chemical group F* 0.000 description 2
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 2
- 230000001965 increasing effect Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910017855 NH 4 F Inorganic materials 0.000 description 1
- -1 and thus Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/025—Manufacture or treatment forming recessed gates, e.g. by using local oxidation
- H10D64/027—Manufacture or treatment forming recessed gates, e.g. by using local oxidation by etching at gate locations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
- H10D64/411—Gate electrodes for field-effect devices for FETs
- H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
- H10D64/512—Disposition of the gate electrodes, e.g. buried gates
- H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Drying Of Semiconductors (AREA)
Abstract
Description
Claims (31)
- 삭제
- 삭제
- 삭제
- 삭제
- 반도체 기판을 식각하여 수직형 홈을 형성하는 단계;상기 수직형 홈의 측벽에 제1보호막을 형성하는 단계;상기 제1보호막을 식각 베리어로 이용해서 상기 수직형 홈 저면의 반도체 기판 부분을 식각하여, 다수의 타원형 홈이 수직으로 적층된 형상을 갖는 고치형 홈을 형성하는 단계;상기 제1보호막을 제거하는 단계;상기 제1보호막이 제거된 수직형 홈과 상기 고치형 홈의 표면을 포함한 반도체 기판 상에 게이트 절연막을 형성하는 단계; 및상기 게이트 절연막 상에 상기 수직형 홈과 상기 고치형 홈을 매립하도록 게이트 도전막을 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자의 리세스 게이트 형성방법.
- 제 5 항에 있어서,상기 수직형 홈은 플라즈마를 이용한 비등방성 식각 방식을 통해 형성하는 것을 특징으로 하는 반도체 소자의 리세스 게이트 형성방법.
- 제 6 항에 있어서,상기 비등방성 식각 방식은 불소 함유 가스와 HBr 가스 및 O2 가스를 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 리세스 게이트 형성방법.
- 제 7 항에 있어서,상기 불소 함유 가스는 SF6, SiF4, Si2F6 및 NF3 중 선택된 것임을 특징으로 하는 반도체 소자의 리세스 게이트 형성방법.
- 제 6 항에 있어서,상기 비등방성 식각 방식은 10∼150mTorr의 압력과 반도체 기판에 인가되는 5∼300W의 플라즈마 파워 및 상기 반도체 기판이 안착된 챔버에 인가되는 400∼3000W의 플라즈마 파워 조건으로 수행하는 것을 특징으로 하는 반도체 소자의 리세스 게이트 형성방법.
- 삭제
- 제 5 항에 있어서,상기 제1보호막은 폴리머막인 것을 특징으로 하는 반도체 소자의 리세스 게이트 형성방법.
- 제 11 항에 있어서,상기 폴리머막은 불화 탄소 가스를 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 리세스 게이트 형성방법.
- 제 12 항에 있어서,상기 불화 탄소 가스는 C4F8 가스인 것을 특징으로 하는 반도체 소자의 리세스 게이트 형성방법.
- 제 5 항에 있어서,상기 제1보호막을 제거하는 단계는, O2 애슁(Ashing) 방식으로 수행하는 것을 특징으로 하는 반도체 소자의 리세스 게이트 형성방법.
- 제 5 항에 있어서,상기 고치형 홈의 폭은 상기 수직형 홈의 폭보다 넓도록 형성하는 것을 특징으로 하는 반도체 소자의 리세스 게이트 형성방법.
- 제 5 항에 있어서,상기 고치형 홈을 형성하는 단계는,상기 수직형 홈 저면의 반도체 기판 부분을 1차 등방성 식각하여 제1 타원형 홈을 형성하는 단계;상기 제1 타원형 홈의 측벽에 제2보호막을 형성하는 단계;상기 제2보호막을 식각 베리어로 상기 제1 타원형 홈 저면의 반도체 기판 부분을 2차 등방성 식각하여 제2 타원형 홈을 형성하는 단계; 및상기 제2보호막을 제거하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자의 리세스 게이트 형성방법.
- 제 16 항에 있어서,상기 1차 및 2차 등방성 식각은 건식으로 수행하는 것을 특징으로 하는 반도체 소자의 리세스 게이트 형성방법.
- 제 16 항, 또는, 제 17 항에 있어서,상기 1차 및 2차 등방성 식각은 불소 함유 가스를 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 리세스 게이트 형성방법.
- 제 18 항에 있어서,상기 불소 함유 가스는 SF6 가스인 것을 특징으로 하는 반도체 소자의 리세 스 게이트 형성방법.
- 제 16 항, 또는, 제 17 항에 있어서,상기 1차 및 2차 등방성 식각은 400∼1000sccm의 SF6 가스를 사용하여 30∼300mTorr의 압력과 1∼9kW의 RF(Radio Frequency) 파워 조건으로 수행하는 것을 특징으로 하는 반도체 소자의 리세스 게이트 형성방법.
- 제 16 항에 있어서,상기 제2보호막은 폴리머막으로 형성하는 것을 특징으로 하는 반도체 소자의 리세스 게이트 형성방법.
- 제 21 항에 있어서,상기 폴리머막은 불화 탄소 가스를 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 리세스 게이트 형성방법.
- 제 22 항에 있어서,상기 불화 탄소 가스는 C4F8 가스인 것을 특징으로 하는 반도체 소자의 리세스 게이트 형성방법.
- 제 16 항에 있어서,상기 제1 및 제2 타원형 홈은 가로축이 세로축 보다 긴 형상을 갖도록 형성하는 것을 특징으로 하는 반도체 소자의 리세스 게이트 형성방법.
- 제 16 항에 있어서,상기 제2보호막의 제거는 O2 애슁(Ashing) 방식으로 수행하는 것을 특징으로 하는 반도체 소자의 리세스 게이트 형성방법.
- 제 16 항에 있어서,상기 제2보호막을 제거하는 단계 후,상기 제2보호막의 형성 공정과 상기 제2보호막을 식각 베리어로 이용해서 등방성 식각하는 공정을 적어도 1회 이상 반복 수행하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 소자의 리세스 게이트 형성방법.
- 삭제
- 제 5 항에 있어서,상기 제1보호막을 제거하는 단계 후, 그리고, 상기 게이트 절연막을 형성하는 단계 전,상기 고치형 홈 측벽의 굴곡이 완만해지도록 식각하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 소자의 리세스 게이트 형성방법.
- 제 28 항에 있어서,상기 식각은 등방성 방식으로 수행하거나, 또는, LAL-BOE(Buffer Oxide Etchant) 용액을 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 리세스 게이트 형성방법.
- 제 5 항에 있어서,상기 게이트 절연막은 고유전막으로 형성하는 것을 특징으로 하는 반도체 소자의 리세스 게이트 형성방법.
- 제 30 항에 있어서,상기 고유전막은 AlxOy막, TixOy막, TaxOy막, HfxOy막, YxOy막, ZrxOy막, LaxOy막 및 SrTxOy막 중 선택된 적어도 하나 이상의 막으로 형성하는 것을 특징으로 하는 반 도체 소자의 리세스 게이트 형성방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070102813A KR100920043B1 (ko) | 2007-10-11 | 2007-10-11 | 반도체 소자의 리세스 게이트 및 그의 형성방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070102813A KR100920043B1 (ko) | 2007-10-11 | 2007-10-11 | 반도체 소자의 리세스 게이트 및 그의 형성방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090037253A KR20090037253A (ko) | 2009-04-15 |
KR100920043B1 true KR100920043B1 (ko) | 2009-10-07 |
Family
ID=40762035
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070102813A Expired - Fee Related KR100920043B1 (ko) | 2007-10-11 | 2007-10-11 | 반도체 소자의 리세스 게이트 및 그의 형성방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100920043B1 (ko) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010087351A (ko) * | 2000-03-06 | 2001-09-15 | 야마자끼 순페이 | 반도체 장치 및 제조방법 |
KR20070003433A (ko) * | 2005-07-01 | 2007-01-05 | 삼성전자주식회사 | 리세스된 게이트 전극을 갖는 모스 트랜지스터 및 그제조방법 |
KR20070019242A (ko) * | 2005-08-11 | 2007-02-15 | 삼성전자주식회사 | 리세스 채널 어레이 트랜지스터와 그 제조 방법 |
KR20070077393A (ko) * | 2006-01-23 | 2007-07-26 | 주식회사 하이닉스반도체 | 반도체 소자의 형성 방법 |
-
2007
- 2007-10-11 KR KR1020070102813A patent/KR100920043B1/ko not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010087351A (ko) * | 2000-03-06 | 2001-09-15 | 야마자끼 순페이 | 반도체 장치 및 제조방법 |
KR20070003433A (ko) * | 2005-07-01 | 2007-01-05 | 삼성전자주식회사 | 리세스된 게이트 전극을 갖는 모스 트랜지스터 및 그제조방법 |
KR20070019242A (ko) * | 2005-08-11 | 2007-02-15 | 삼성전자주식회사 | 리세스 채널 어레이 트랜지스터와 그 제조 방법 |
KR20070077393A (ko) * | 2006-01-23 | 2007-07-26 | 주식회사 하이닉스반도체 | 반도체 소자의 형성 방법 |
Also Published As
Publication number | Publication date |
---|---|
KR20090037253A (ko) | 2009-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1273866C (zh) | 镶嵌蚀刻方法中各向异性氮化物的蚀刻工艺 | |
CN104008994B (zh) | 半导体装置的制造方法 | |
US7064071B2 (en) | Method of forming a conformal spacer adjacent to a gate electrode structure | |
US7582532B2 (en) | Method for fabricating semiconductor device | |
KR100555573B1 (ko) | Seg막에 의해 확장된 접합영역을 갖는 반도체 소자 및그의 제조방법 | |
KR102222909B1 (ko) | 반도체 소자의 제조방법 | |
JP2008085341A (ja) | 半導体素子のリセスゲートの製造方法 | |
TW202008433A (zh) | 半導體裝置的形成方法 | |
TW201916122A (zh) | 半導體元件的製造方法 | |
US20080213990A1 (en) | Method for forming gate electrode in semiconductor device | |
US7687341B2 (en) | Method for fabricating semiconductor device | |
WO2021196758A1 (zh) | 半导体器件及其制作方法 | |
US7585727B2 (en) | Method for fabricating semiconductor device having bulb-shaped recess gate | |
CN107039535B (zh) | 电容器件及其形成方法 | |
US9461131B1 (en) | High quality deep trench oxide | |
KR100618698B1 (ko) | 반도체 소자 및 그의 제조방법 | |
KR20070082921A (ko) | 핀형 전계 효과 트랜지스터의 소자 분리막 제조 방법 및핀형 전계 효과 트랜지스터의 제조방법 | |
TWI701816B (zh) | 用於三維記憶體元件的半導體結構及其製造方法 | |
KR100920043B1 (ko) | 반도체 소자의 리세스 게이트 및 그의 형성방법 | |
CN109994548A (zh) | 半导体结构及其形成方法 | |
WO2022062373A1 (zh) | 半导体结构的制备方法及半导体结构 | |
CN105826264A (zh) | 半导体器件的形成方法 | |
CN220984531U (zh) | 半导体装置结构 | |
TWI873663B (zh) | 半導體結構與其形成方法 | |
KR102527504B1 (ko) | 나노구조물 전계 효과 트랜지스터 디바이스 및 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20071011 |
|
PA0201 | Request for examination | ||
PG1501 | Laying open of application | ||
E902 | Notification of reason for refusal | ||
PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20090427 Patent event code: PE09021S01D |
|
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20090831 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20090925 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 20090928 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration | ||
LAPS | Lapse due to unpaid annual fee | ||
PC1903 | Unpaid annual fee |