KR20090128911A - 유전체, 이를 구비한 캐패시터 및 그의 제조방법 - Google Patents

유전체, 이를 구비한 캐패시터 및 그의 제조방법 Download PDF

Info

Publication number
KR20090128911A
KR20090128911A KR1020080054891A KR20080054891A KR20090128911A KR 20090128911 A KR20090128911 A KR 20090128911A KR 1020080054891 A KR1020080054891 A KR 1020080054891A KR 20080054891 A KR20080054891 A KR 20080054891A KR 20090128911 A KR20090128911 A KR 20090128911A
Authority
KR
South Korea
Prior art keywords
aluminum oxide
film
dielectric
capacitor manufacturing
hfo
Prior art date
Application number
KR1020080054891A
Other languages
English (en)
Other versions
KR100975756B1 (ko
Inventor
임정은
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020080054891A priority Critical patent/KR100975756B1/ko
Publication of KR20090128911A publication Critical patent/KR20090128911A/ko
Application granted granted Critical
Publication of KR100975756B1 publication Critical patent/KR100975756B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 높은 정전용량과 우수한 선형성을 얻을 수 있는 유전체를 제공하기 위한 것으로, 이를 위해 본 발명은 제1 알루미늄산화막(Al2O3), 하프늄산화막(HfO2) 및 제2 알루미늄산화막(Al2O3)이 순차적으로 적층되어 AHA(Al2O3/HfO2/Al2O3) 구조를 갖는 유전체를 제공한다.
MIM, 유전체

Description

유전체, 이를 구비한 캐패시터 및 그의 제조방법{INSULATOR, CAPACITOR WITH THE SAME AND FABRICATING METHOD THEREOF}
본 발명은 반도체 제조 기술에 관한 것으로, 특히 다층 구조의 유전체, 이를 구비한 MIM(Metal-Insulator-Metal) 구조를 갖는 캐패시터 및 그의 제조방법에 관한 것이다.
MIM 구조를 갖는 캐패시터(이하, MIM 캐패시터라 약칭함)는 아날로그 및 RF 회로에서 매우 중요하게 사용된다. 최근에는 반도체 소자의 고집적화와 제조 비용 감소를 위해서 높은 정전용량에 대한 요구가 급증하고 있다. 또한, 고감도 응용소자에 적용하기 위해서는 우수한 선형성을 갖는 캐패시터의 개발이 필수적이다. 정전용량을 높이기 위해서는 유전체의 두께를 줄이는 방법과 고유전율을 갖는 물질을 사용하는 방법이 있다. 하지만 이러한 방법들에서는 선형성이 악화될 수 있다. 이에 따라, 차세대에서는 이러한 특성들이 MIM 캐패시터 사용시 중요한 요건이 될 것이다.
따라서, 본 발명은 종래기술에 따른 문제점을 해결하기 위해 제안된 것으로서, 다음과 같은 목적들이 있다.
첫째, 본 발명은 높은 정전용량과 우수한 선형성을 얻을 수 있는 유전체를 제공하는데 그 목적이 있다.
둘째, 본 발명은 높은 정전용량을 갖는 캐패시터를 제공하는데 다른 목적이 있다.
셋째, 본 발명은 공정을 단순화시킬 수 있는 캐패시터 제조방법을 제공하는데 또 다른 목적이 있다.
상기한 목적을 달성하기 위한 일 측면에 따른 본 발명은, 제1 알루미늄산화막(Al2O3), 하프늄산화막(HfO2) 및 제2 알루미늄산화막(Al2O3)이 순차적으로 적층되어 AHA(Al2O3/HfO2/Al2O3) 구조를 갖는 유전체를 제공한다.
또한, 상기한 목적을 달성하기 위한 다른 측면에 따른 본 발명은, 제1 전극과, 상기 제1 전극 상에 형성되고, 상기 유전체와, 상기 유전체 상에 형성된 제2 전극을 포함하는 캐패시터를 제공한다.
또한, 상기한 목적을 달성하기 위한 또 다른 측면에 따른 본 발명은, 제1 전 극 상에 제1 알루미늄산화막(Al2O3)을 형성하는 단계와, 상기 제1 알루미늄산화막(Al2O3) 상에 하프늄산화막(HfO2)을 형성하는 단계와, 상기 하프늄산화막(Al2O3) 상에 제2 알루미늄산화막(Al2O3)을 형성하는 단계와, 상기 제2 알루미늄산화막(Al2O3) 상에 제2 전극을 형성하는 단계를 포함하는 캐패시터 제조방법을 제공한다.
상기한 구성을 구비하는 본 발명에 의하면, 다음과 같은 효과들을 얻을 수 있다.
첫째, 본 발명에 의하면, 고유전막이 순차적으로 적층된 AHA(Al2O3/HfO2/Al2O3) 구조로 유전체를 형성함으로써, 단위 면적당 높은 정전용량을 갖는 MIM 캐패시터를 구현할 수 있다. 이에 따라, 동일 정전용량에 대하여 높은 고집적화를 구현할 수 있다. 또한, 기존의 실리콘산화막(SiO2) 또는 실리콘질화막(SiN)으로 이루어진 유전체에 대비하여 누설전류 특성과 선형성을 크게 개선시킬 수 있다.
둘째, 본 발명에 의하면, 동일 챔버 내에서 인-시튜(in-situ) 공정으로 AHA(Al2O3/HfO2/Al2O3) 구조의 유전체를 형성함으로써 제조공정을 단순화시킬 수 있다.
MIM 캐패시터에서 높은 정전용량을 얻기 위해서는 고유전막을 사용해야 한다. 고유전막은 실리콘산화막(SiO2)이나 실리콘질화막(SiN)과 비교하여 두꺼운 두께를 갖더라도 정전용량을 높일 수 있는 이점은 있다. 하지만, 누설전류 특성이 떨어지며, 전압 또는 온도에 대한 선형성이 좋지 않은 단점이 있다. 특히, 선형성은 크게 두 가지로 나누어 볼 수 있는데, 1차 전압 계수와 2차 전압 계수이다. 1차 전압 계수는 주로 절연막과 전극 사이 계면의 상대적인 대칭 상태와 유전체 두께의 영향을 많이 받으며, 2차 전압 계수는 유전체 두께의 영향을 많이 받는 것으로 알려져 있다.
계면특성을 개선시키기 위해서는 절연막 증착 전 또는 후에 하부전극에 대해 플라즈마 처리(plasma treatment)를 진행하여 트랩(trap) 및 유전체의 불순물을 제거한다. 또한, 정전용량과 누설전류 특성을 개선시키기 위해서는 여러 종류의 막을 적층하여 사용한다. 이를 통해 인가 전압에 따른 정전용량 및 누설전류의 변화 경향을 상호 보완적으로 개선할 수 있다. 이때, 사용하는 절연막들은 서로 다른 종류의 막을 사용하거나, 한 종류의 막을 사용하여도 거의 유사한 효과를 확인할 수 있다. 이는 증착방식에 따라 소스가스(source gas) 및 반응가스(reactant gas)가 바뀌거나 증착조건이 다르기 때문에 동일 종류의 막이라도 그 특성이 다를 수 있기 때문이다.
본 출원인은 다음과 같은 실험을 하였다. 먼저, 유전체로 하나의 고유전막을 단일막으로 형성하였다. 또한, 증착방식으로는 플라즈마 원자층 증착(Plasma Enhanced Atomic Layer Deposition, 이하 PEALD라 함) 방식을 기본으로 사용하였다. 또한, 하부전극으로는 Ti/TiN, 상부전극으로는 TiN을 사용하였다. 또한, 유전체는 식각하지 않았다.
이렇게 구현된 MIM 캐패시터의 특성을 평가한 결과, 정전용량, 매칭(matching), 신뢰성 등의 특성은 실리콘산화막 또는 실리콘질화막을 사용한 경우와 비교하여 비슷한 수준이었으나, 누설전류 특성과 선형성은 감소하는 것을 확인하였다.
본 발명에서는 MIM 캐패시터의 특성 평가 결과를 토대로 다음과 같은 개선방법을 제안한다.
첫째, 유전체 구조로서, 유전체를 단일막이 아닌 2가지 이상의 고유전막이 적층된 라미네이트(laminate) 구조로 형성하였다. 바람직하게 유전체는 누설전류 특성이 상대적으로 우수한 알루미늄산화막(Al2O3)과 하프늄산화막(HfO2)을 사용하였으며, Al2O3/HfO2/Al2O3이 순차적으로 적층된 3층 구조(이하, AHA라 약칭함)로 형성하였다. AHA 구조에서는 누설전류 측면에서 상대적으로 특성이 우수한 Al2O3가 HfO2의 양측에서 HfO2의 항복(breakdown)으로 인한 급격한 누설전류의 발생을 막아주기 때문에 전체적인 MIM 캐패시터의 특성이 개선되었다. 또한, 동일 정전용량을 구현함에 있어 단일막을 사용할 경우보다 적층구조를 사용할 경우 전체 유전체 두께가 증가하기 때문에 선형성이 개선된다. AHA 구조에서, Al2O3의 두께보다는 HfO2의 두께의 영향을 많이 받으며, HfO2가 약 70% 이상이 될 경우 상대적으로 우수한 특성을 나타낸다.
둘째, 플라즈마 처리방법으로서, AHA 구조에서 Al2O3(하부전극 상부에 형성되는 Al2O3)를 형성하기 전에 하부전극에 대해 실시하는 플라즈마 처리(이하, 전처리라 약칭함)와, 상부 Al2O3(상부전극 하부에 형성되는 Al2O3)를 형성한 후 실시하는 플라즈마 처리(이하, 후처리라 약칭함)를 실시하였다. 즉, 전, 후처리를 통해 전극 또는 유전체에 존재하는 불순물과 트랩 사이트(trap site)를 제거하여 전기적 특성을 개선하였다. 평가 결과 PEALD 방식으로 유전체를 증착할 경우 전처리에서는 산소(O2) 플라즈마를 사용하고, 후처리에서는 암모니아(NH3) 플라즈마를 사용하는 것이 선형성 개선에 효과적이었다. 플라즈마 처리를 진행하는 경우 대략 선형성 개선 효과는 30% 정도로 확인되었다. 하지만, 플라즈마 처리를 통해 누설전류 특성 개선은 없었다.
셋째, 증착방식의 개선으로서, 하부 Al2O3을 PEALD 방식과 열적 원자층 증착(thermal ALD, 이하 열적 ALD라 약칭함) 방식을 함께 사용하여 선형성을 개선하였다. 증착방식을 달리하면, 반응가스 및 공정조건 등이 바뀌게 되면서 막질 및 특성이 바뀌게 되며, 이를 통해 유전체 양면(상면과 배면)의 계면을 비슷한 상태로 조절할 수 있다. 단, 열적 ALD 방식으로 고유전막을 증착할 시에는 PEALD 방식보다 증착속도가 감소하기 때문에 처리량(throughput) 측면에서는 열적 ALD 방식 사용이 불리할 수 있다. 따라서, 유전체의 하부 Al2O3의 일부만 열적 ALD 방식으로 진행하면 처리량에 큰 영향없이 선형성, 특히 1차 전압 계수의 개선에 효과적이다. 또한, 열적 ALD 방식으로 증착한 Al2O3의 경우 하부전극과의 계면 상태가 PEALD 방식으로 증착할 때와 다르기 때문에 O2 플라즈마 대신에 다른 플라즈마를 사용하는 것이 효과적일 수 있다. 평가 결과 유전체를 열적 ALD 방식으로 증착한 경우에는 하부전극에 질소(N2) 플라즈마를 진행할 경우 선형성 개선에 매우 효과적인 것으로 나타났다.
결론적으로, 8fF(2제곱 마이크로미터(㎛) 당) 이상의 정전용량을 갖는 MIM 캐패시터를 구현하기 위해서는 고유전막을 사용해야 하지만, 이 경우 선형성 악화를 가져온다. 따라서, 본 발명에서는 MIM 캐패시터의 특성을 개선하기 위해 유전체 구조개선, 전/후처리 실시, 그리고 증착방식 변경 등 3가지 조건을 제시한다. 구체적으로, 3가지 조건을 모두 적용한 경우의 공정은 O2(또는 N2) 플라즈마 처리/열적 ALD Al2O3 증착/PEALD Al2O3 증착/PEALD HfO2 증착/PEALD Al2O3 증착/NH3(또는, N2) 플라즈마 처리로 진행하였으며, 이때 결과가 VCC1<1000ppm/V, VCC2<800ppm/V의 결과를 얻을 수 있다. 여기서, VCC1은 1차 전압 계수이고, VCC2는 2차 전압 계수를 의미한다.
이하에서는, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설 명한다. 또한, 도면들에 있어서, 층 및 영역들의 두께와 간격은 설명의 편의와 명확성을 기하기 위하여 과장되어진 것이며, 층이 다른 층, 영역 또는 기판 '상' 또는 '상부'에 있다고 언급되어지는 경우에 그것은 다른 층, 영역 또는 기판 상에 직접 형성될 수 있거나, 또는 그들 사이에 제3의 층이 개재될 수도 있다. 또한, 명세서 전체에 걸쳐서 동일한 도면번호로 표시된 부분은 동일한 층을 나타내며, 각 도면번호에 영문을 포함하는 경우 동일층이 식각 또는 연마공정 등을 통해 일부가 변형된 것을 의미한다.
실시예
도 1은 본 발명의 실시예에 따른 유전체를 설명하기 위해 도시한 단면도이다.
도 1을 참조하면, 본 발명의 실시예에 따른 유전체(100)는 최하부층인 제1 알루미늄산화막(Al2O3)(101), 하프늄산화막(HfO2)(102) 및 최상부층인 제2 알루미늄산화막(Al2O3)(103)이 순차적으로 적층된 3층 구조의 AHA(Al2O3/HfO2/Al2O3) 구조로 형성한다.
제1 알루미늄산화막(101)은 열적 ALD 방식으로 증착된 제1 막과, 제1 막 상에 PEALD 방식으로 증착된 제2 막을 포함한다. 제1 막과 제2 막은 서로 동일 또는 다른 두께로 형성할 수 있다. 하프늄산화막(102)은 PEALD 방식으로 증착한다. 또한, 하프늄산화막(102)은 제1 및 제2 알루미늄산화막(101, 103)보다 두껍게 형성한다. 바람직하게는 제1 및 제2 알루미늄산화막(101, 103) 두께의 합보다 두껍게 형 성한다. 더욱 바람직하게는 유전체(100)의 전체 두께에서 70~95%의 두께를 차지한다. 제2 알루미늄산화막(103)은 PEALD 방식으로 증착한다. 또한, 제2 알루미늄산화막(103)은 제1 알루미늄산화막(101)과 동일 또는 다른 두께로 형성할 수 있다. 바람직하게는 제1 알루미늄산화막(101)이 제2 알루미늄산화막(103)보다 두껍게 형성한다.
도 2a 내지 도 2g는 본 발명의 실시예에 따른 유전체가 적용된 캐패시터 제조방법을 도시한 공정 단면도이다. 도 3은 ALD 방식을 설명하기 위해 도시한 도면이다.
먼저, 도 2a에 도시된 바와 같이, 일련의 제조공정을 통해 구조물이 형성된 기판(10) 상에 제1 전극(11)을 형성한다. 기판(10)에는 제1 전극(11)과 연결될 구조가 형성되어 있다. 예컨대, 트랜지스터의 접합영역 또는 콘택 플러그일 수 있다. 이외에, 능동소자, 수동소자, 절연층, 도전층 등이 형성될 수 있다. 이때, 콘택 플러그는 도전층으로서, 알루미늄(Al), 구리(Cu) 또는 텅스텐(W) 중 어느 하나로 형성할 수 있다.
제1 전극(11)은 상기 도전층 상에 형성할 수 있다. 제1 전극(11)은 티타늄(Ti), 티타늄질화막(TiN), 티타늄/티타늄질화막(Ti/TiN), 탄탈륨(Ta), 탄탈륨질화막(TaN), 탄탈륨/탄탈륨질화막(Ta/TaN), 텅스텐(W), 텅스텐질화막(WN) 또는 텅스텐/텅스텐질화막(W/WN)으로 이루어진 그룹 중에서 선택된 어느 하나로 형성할 수 있다.
이어서, 제1 전극(11)에 대해 플라즈마를 이용한 전처리 공정(12)을 실시할 수 있다. 전처리 공정(12)은 플라즈마 처리가 가능한 PEALD 장비를 이용하여 실시할 수 있다. 이때, 플라즈마로는 산소(O2), 아산화질소(N2O), 암모니아(NH3), 질소(N2) 또는 수소(H2)로 이루어진 그룹 중에서 선택된 어느 하나의 가스를 사용할 수 있다. 또한, 전처리 공정(12)시 소스 파워(source power)는 후속 유전체(100) 형성공정시 사용되는 RF 파워보다 높은 파워에서 실시한다. 바람직하게는 300~700W에서 실시한다.
이어서, 도 2b에 도시된 바와 같이, 제1 전극(11) 상에 제1 알루미늄산화막(101) 중 하부막인 제1 막(101a)을 형성한다. 제1 막(101a)은 열적 ALD 방식으로 증착한다. 예컨대, 열적 ALD 방식은 소스공급단계, 퍼지단계, 반응가스공급단계 및 퍼지단계를 한 주기(1-cycle)로 하여 5~10 주기 이내로 실시한다. 이때, 알루미늄 소스가스로는 Al(CH3)3, Al(C2H5)3 및 Al을 포함한 화합물로 이루어진 그룹 중 선택된 어느 하나를 사용한다. 또한, 반응가스로는 H2O 증기를 사용하며, 250~350℃ 온도에서, 1.5~6.0Torr의 압력으로 실시한다.
이어서, 도 2c에 도시된 바와 같이, 제1 막(101a) 상에 제1 알루미늄산화막(101) 중 상부막인 제2 막(101b)을 형성한다. 제2 막(101b)은 PEALD 방식으로 증착한다. 예컨대, PEALD 방식은 열적 ALD 방식과 동일 챔버 내에서 인-시튜(in-situ)로 비슷한 공정조건으로 실시한다. 예컨대, 알루미늄 소스가스로는 Al(CH3)3, Al(C2H5)3 및 Al을 포함한 화합물로 이루어진 그룹 중 선택된 어느 하나를 사용한 다. 또한, 반응가스로는 산소(O2)를 사용하며, 250~350℃ 온도에서, 1.5~6.0Torr의 압력으로 실시한다. 또한, 소스파워는 300~700W의 RF 파워를 사용하며 0.2~4초 동안 공급한다.
이어서, 도 2d에 도시된 바와 같이, 제1 알루미늄산화막(101) 상에 하프늄산화막(102)을 형성한다. 하프늄산화막(102)은 PEALD 방식으로 증착한다. 예컨대, PEALD 방식에서 온도, 압력, 소스파워와 같은 공정조건은 제2 막(101b) 형성공정시 공정조건과 동일하다. 다만, 소스가스로는 하프늄 소스가스를 사용하며, C16H36HfO4, TDEAHf 또는 TEMAHf 중에서 선택된 어느 하나를 사용한다. 또한, 증착되는 두께를 두껍게 제어하기 위해 반복주기는 다를 수 있다.
이어서, 도 2e에 도시된 바와 같이, 하프늄산화막(102) 상에 제2 알루미늄산화막(103)을 형성한다. 제2 알루미늄산화막(103)은 PEALD 방식으로 증착한다. 예컨대, PEALD 방식의 공정조건은 제2 막(101b) 형성공정시 공정조건과 동일하다. 다만, 증착두께 제어를 위해 주기는 다를 수 있다.
이어서, 도 2f에 도시된 바와 같이, 제2 알루미늄산화막(103) 상면에 대해 플라즈마를 이용한 후처리 공정(13)을 실시할 수 있다. 후처리 공정(13)은 전처리 공정(12)과 마찬가지로 플라즈마 처리가 가능한 PEALD 장비를 이용하여 실시할 수 있다. 이때, 플라즈마로는 산소(O2), 아산화질소(N2O), 암모니아(NH3), 질소(N2) 또는 수소(H2)로 이루어진 그룹 중에서 선택된 어느 하나의 가스를 사용할 수 있다. 또한, 후처리 공정(13)시 소스 파워는 후속 유전체(100) 형성공정시 사용되는 소스 파워로 사용된 RF 파워보다 높은 파워에서 실시한다. 바람직하게는 300~700W에서 실시한다.
이어서, 도 2g에 도시된 바와 같이, 제2 알루미늄산화막(103) 상에 제2 전극(14)을 형성한다. 이때, 제2 전극(14)은 티타늄(Ti), 티타늄질화막(TiN), 티타늄/티타늄질화막(Ti/TiN), 탄탈륨(Ta), 탄탈륨질화막(TaN), 탄탈륨/탄탈륨질화막(Ta/TaN), 텅스텐(W), 텅스텐질화막(WN) 또는 텅스텐/텅스텐질화막(W/WN)으로 이루어진 그룹 중에서 선택된 어느 하나로 형성할 수 있다. 이외에도, 루테늄(Ru), 금(Pt)으로 형성할 수 있다.
이상에서 설명한 바와 같이, 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 예를 들면, 비휘발성 메모리 소자에서 메모리 셀의 유전체에도 적용할 수 있다. 이렇듯, 이 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예들이 가능함을 이해할 수 있을 것이다.
도 1은 본 발명의 실시예에 따른 유전체를 도시한 단면도.
도 2a 내지 도 2g는 본 발명의 실시예에 따른 캐패시터 제조방법을 도시한 공정 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 기판
11 : 제1 전극(하부전극)
100 : 유전체
101 : 제1 알루미늄산화막
102 : 하프늄산화막
103 : 제2 알루미늄산화막
101a : 제1 막
101b : 제2 막
14 : 제2 전극

Claims (33)

  1. 제1 알루미늄산화막(Al2O3), 하프늄산화막(HfO2) 및 제2 알루미늄산화막(Al2O3)이 순차적으로 적층되어 AHA(Al2O3/HfO2/Al2O3) 구조를 갖는 유전체.
  2. 제 1 항에 있어서,
    상기 하프늄산화막(HfO2)은 상기 제1 및 제2 알루미늄산화막(Al2O3)보다 두껍게 형성된 유전체.
  3. 제 1 항에 있어서,
    상기 하프늄산화막(HfO2)은 상기 제1 및 제2 알루미늄산화막(Al2O3) 두께의 합보다 두껍게 형성된 유전체.
  4. 제 3 항에 있어서,
    상기 하프늄산화막(HfO2)은 유전체 전체 두께에서 70~95%의 두께를 차지하는 유전체.
  5. 제 1 항에 있어서,
    상기 제1 및 제2 알루미늄산화막(Al2O3)은 동일한 두께로 형성된 유전체.
  6. 제 1 항에 있어서,
    상기 제1 및 제2 알루미늄산화막(Al2O3)은 서로 다른 두께로 형성된 유전체.
  7. 제 6 항에 있어서,
    상기 제1 알루미늄산화막(Al2O3)은 상기 제2 알루미늄산화막(Al2O3)보다 두껍게 형성된 유전체.
  8. 제 1 항에 있어서,
    상기 제1 알루미늄산화막(Al2O3)은,
    열적 원자층 증착(thermal ALD) 방식으로 증착된 제1 막; 및
    상기 제1 막 상에 플라즈마 원자층 증착(PEALD) 방식으로 증착된 제2 막
    을 포함하는 유전체.
  9. 제 8 항에 있어서,
    상기 제2 알루미늄산화막(Al2O3)은 플라즈마 원자층 증착(PEALD) 방식으로 증착된 유전체.
  10. 제 9 항에 있어서,
    상기 하프늄산화막(HfO2)은 플라즈마 원자층 증착(PEALD) 방식으로 증착된 유전체.
  11. 제1 전극;
    상기 제1 전극 상에 형성되고, 제 1 항 내지 제 11 항 중 어느 한 항의 유전체; 및
    상기 유전체 상에 형성된 제2 전극
    을 포함하는 캐패시터.
  12. 제 11 항에 있어서,
    상기 제1 및 제2 전극은 금속막, 금속질화막 또는 금속막/금속질화막 중 어느 하나로 이루어진 캐패시터.
  13. 제 12 항에 있어서,
    상기 제1 및 제2 전극은 티타늄(Ti), 티타늄질화막(TiN), 티타늄/티타늄질화막(Ti/TiN), 탄탈륨(Ta), 탄탈륨질화막(TaN), 탄탈륨/탄탈륨질화막(Ta/TaN), 텅스텐(W), 텅스텐질화막(WN) 또는 텅스텐/텅스텐질화막(W/WN)으로 이루어진 그룹 중에서 선택된 어느 하나로 이루어진 캐패시터.
  14. 제1 전극 상에 제1 알루미늄산화막(Al2O3)을 형성하는 단계;
    상기 제1 알루미늄산화막(Al2O3) 상에 하프늄산화막(HfO2)을 형성하는 단계;
    상기 하프늄산화막(Al2O3) 상에 제2 알루미늄산화막(Al2O3)을 형성하는 단계; 및
    상기 제2 알루미늄산화막(Al2O3) 상에 제2 전극을 형성하는 단계
    를 포함하는 캐패시터 제조방법.
  15. 제 14 항에 있어서,
    상기 제1 알루미늄산화막(Al2O3)을 형성하기 전,
    상기 제1 전극에 대해 플라즈마를 이용한 전처리 공정을 실시하는 단계를 더 포함하는 캐패시터 제조방법.
  16. 제 15 항에 있어서,
    상기 플라즈마로는 산소(O2), 아산화질소(N2O), 암모니아(NH3), 질소(N2) 또는 수소(H2)로 이루어진 그룹 중에서 선택된 어느 하나의 가스를 사용하는 캐패시터 제조방법.
  17. 제 16 항에 있어서,
    상기 전처리 공정은 300~700W의 RF 파워로 30~120초 동안 실시하는 캐패시터 제조방법.
  18. 제 14 항에 있어서,
    상기 제1 알루미늄산화막(Al2O3)을 형성하는 단계는,
    상기 제1 전극 상에 열적 원자층 증착(thermal ALD) 방식으로 제1 막을 증착하는 단계; 및
    상기 제1 막 상에 플라즈마 원자층 증착(PEALD) 방식으로 제2 막을 증착하는 단계
    를 포함하는 캐패시터 제조방법.
  19. 제 18 항에 있어서,
    상기 제1 알루미늄산화막(Al2O3)은 알루미늄 소스가스로 Al(CH3)3, Al(C2H5)3 및 Al을 포함한 화합물로 이루어진 그룹 중 선택된 어느 하나를 사용하는 캐패시터 제조방법.
  20. 제 18 항에 있어서,
    상기 열적 원자층 증착(thermal ALD) 방식에서는 반응가스로 H2O 증기를 사용하며, 250~350℃ 온도에서, 1.5~6.0Torr의 압력으로 실시하는 캐패시터 제조방법.
  21. 제 18 항에 있어서,
    상기 플라즈마 원자층 증착(PEALD)에서는 반응가스로 산소(O2)를 사용하며, 250~350℃ 온도, 1.5~6.0Torr의 압력, 300~700W의 RF 파워에서 실시하는 캐패시터 제조방법.
  22. 제 21 항에 있어서,
    상기 RF 파워는 0.2~4초 동안 공급하는 캐패시터 제조방법.
  23. 제 18 항에 있어서,
    상기 제1 및 제2 막은 동일 챔버 내에서 인-시튜(in-situ)로 실시하는 캐패시터 제조방법.
  24. 제 14 항에 있어서,
    상기 하프늄산화막(HfO2)은 플라즈마 원자층 증착(PEALD) 방식으로 증착하는 캐패시터 제조방법.
  25. 제 24 항에 있어서,
    상기 하프늄산화막(HfO2)은 하프늄 소스가스로 C16H36HfO4, TDEAHf 또는 TEMAHf 중에서 선택된 어느 하나를 사용하는 캐패시터 제조방법.
  26. 제 14 항에 있어서,
    상기 제2 알루미늄산화막(Al2O3)은 플라즈마 원자층 증착(PEALD) 방식으로 증착하는 캐패시터 제조방법.
  27. 제 26 항에 있어서,
    상기 제2 알루미늄산화막(Al2O3)은 알루미늄 소스가스로 Al(CH3)3, Al(C2H5)3 및 Al을 포함한 화합물로 이루어진 그룹 중 선택된 어느 하나를 사용하는 캐패시터 제조방법.
  28. 제 25 항 또는 제 27 항에 있어서,
    상기 플라즈마 원자층 증착(PEALD)에서는 반응가스로 산소(O2)를 사용하며, 250~350℃ 온도, 1.5~6.0Torr의 압력, 300~700W의 RF 파워에서 실시하는 캐패시터 제조방법.
  29. 제 14 항에 있어서,
    상기 제2 전극을 형성하기 전,
    상기 제2 알루미늄산화막(Al2O3)에 대해 플라즈마를 이용한 후처리 공정을 실시하는 단계를 더 포함하는 캐패시터 제조방법.
  30. 제 29 항에 있어서,
    상기 전처리 공정, 상기 제1 알루미늄산화막(Al2O3), 상기 하프늄산화막(HfO2), 상기 제2 알루미늄산화막(Al2O3) 및 상기 후처리 공정은 동일 챔버 내에서 인-시튜(in-situ)로 실시하는 캐패시터 제조방법.
  31. 제 29 항에 있어서,
    상기 플라즈마로는 산소(O2), 아산화질소(N2O), 암모니아(NH3), 질소(N2) 또 는 수소(H2)로 이루어진 그룹 중에서 선택된 어느 하나의 가스를 사용하는 캐패시터 제조방법.
  32. 제 31 항에 있어서,
    상기 후처리 공정은 300~700W의 RF 파워로 30~120초 동안 실시하는 캐패시터 제조방법.
  33. 제 14 항에 있어서,
    상기 제1 및 제2 전극은 티타늄(Ti), 티타늄질화막(TiN), 티타늄/티타늄질화막(Ti/TiN), 탄탈륨(Ta), 탄탈륨질화막(TaN), 탄탈륨/탄탈륨질화막(Ta/TaN), 텅스텐(W), 텅스텐질화막(WN) 또는 텅스텐/텅스텐질화막(W/WN)으로 이루어진 그룹 중에서 선택된 어느 하나로 형성하는 캐패시터 제조방법.
KR1020080054891A 2008-06-11 2008-06-11 유전체, 이를 구비한 캐패시터 및 그의 제조방법 KR100975756B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080054891A KR100975756B1 (ko) 2008-06-11 2008-06-11 유전체, 이를 구비한 캐패시터 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080054891A KR100975756B1 (ko) 2008-06-11 2008-06-11 유전체, 이를 구비한 캐패시터 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20090128911A true KR20090128911A (ko) 2009-12-16
KR100975756B1 KR100975756B1 (ko) 2010-08-12

Family

ID=41689059

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080054891A KR100975756B1 (ko) 2008-06-11 2008-06-11 유전체, 이를 구비한 캐패시터 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR100975756B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103311120A (zh) * 2013-06-03 2013-09-18 中国科学院微电子研究所 一种生长高介电常数电介质叠层的方法
US9893142B2 (en) 2015-07-15 2018-02-13 Samsung Electronics Co., Ltd. Method for manufacturing semiconductor device
KR20180092881A (ko) * 2017-02-09 2018-08-20 에이에스엠 아이피 홀딩 비.브이. 열적 ald 및 peald로 산화막을 증착하기 위한 방법
US10332957B2 (en) 2016-06-30 2019-06-25 International Business Machines Corporation Stacked capacitor with symmetric leakage and break-down behaviors

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6660660B2 (en) * 2000-10-10 2003-12-09 Asm International, Nv. Methods for making a dielectric stack in an integrated circuit
KR100493040B1 (ko) * 2002-12-30 2005-06-07 삼성전자주식회사 반도체 소자의 커패시터 및 그 제조방법
KR100529396B1 (ko) 2003-12-19 2005-11-17 주식회사 하이닉스반도체 알루미늄산화막과 하프늄산화막의 적층 유전막을 갖는캐패시터의 제조 방법
KR100677765B1 (ko) 2003-12-29 2007-02-05 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103311120A (zh) * 2013-06-03 2013-09-18 中国科学院微电子研究所 一种生长高介电常数电介质叠层的方法
US9893142B2 (en) 2015-07-15 2018-02-13 Samsung Electronics Co., Ltd. Method for manufacturing semiconductor device
US10332957B2 (en) 2016-06-30 2019-06-25 International Business Machines Corporation Stacked capacitor with symmetric leakage and break-down behaviors
KR20180092881A (ko) * 2017-02-09 2018-08-20 에이에스엠 아이피 홀딩 비.브이. 열적 ald 및 peald로 산화막을 증착하기 위한 방법

Also Published As

Publication number Publication date
KR100975756B1 (ko) 2010-08-12

Similar Documents

Publication Publication Date Title
US9099300B2 (en) Insulator, capacitor with the same and fabrication method thereof, and method for fabricating semiconductor device
US7592217B2 (en) Capacitor with zirconium oxide and method for fabricating the same
KR100818058B1 (ko) 엠아이엠 캐패시터 형성방법
KR100670747B1 (ko) 반도체소자의 캐패시터 제조 방법
KR100975756B1 (ko) 유전체, 이를 구비한 캐패시터 및 그의 제조방법
US20070166931A1 (en) Methods of Manufacturing A Semiconductor Device for Improving the Electrical Characteristics of A Dielectric Film
KR20000008815A (ko) 반도체장치의 커패시터 및 그 제조방법
KR100772099B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100672935B1 (ko) 금속-절연막-금속 커패시터 및 그 제조방법
KR100596805B1 (ko) 반도체 소자의 캐패시터 형성방법
US20100164064A1 (en) Capacitor and Method for Manufacturing the Same
KR100872876B1 (ko) 반도체 장치의 제조 방법 및 이에 따라 제조된 반도체 장치
KR100716642B1 (ko) 캐패시터의 유전막 및 그의 제조방법
KR101475996B1 (ko) 유전체, 이를 구비한 캐패시터 및 그 제조방법, 반도체 소자 제조방법
KR20020046433A (ko) 원자층 증착법에 의한 캐패시터 제조 방법
KR100809336B1 (ko) 메모리 소자의 제조 방법
KR100507865B1 (ko) 반도체소자의 캐패시터 제조 방법
KR100670671B1 (ko) 반도체 소자의 하프늄 산화막 형성방법
KR100798735B1 (ko) 캐패시터 및 그 제조 방법
KR100772100B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100713922B1 (ko) 반도체 소자의 캐패시터 형성방법
KR101061169B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100668849B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100713908B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100859263B1 (ko) 반도체 소자의 캐패시터 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130730

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160718

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170719

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180717

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190716

Year of fee payment: 10