CN111312898A - 一种HfO2基铁电薄膜材料及其制备方法和应用 - Google Patents

一种HfO2基铁电薄膜材料及其制备方法和应用 Download PDF

Info

Publication number
CN111312898A
CN111312898A CN202010134132.9A CN202010134132A CN111312898A CN 111312898 A CN111312898 A CN 111312898A CN 202010134132 A CN202010134132 A CN 202010134132A CN 111312898 A CN111312898 A CN 111312898A
Authority
CN
China
Prior art keywords
film
hfo
sputtering
tin
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010134132.9A
Other languages
English (en)
Other versions
CN111312898B (zh
Inventor
张斗
陈海燕
陈永红
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Central South University
Original Assignee
Central South University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Central South University filed Critical Central South University
Priority to CN202010134132.9A priority Critical patent/CN111312898B/zh
Publication of CN111312898A publication Critical patent/CN111312898A/zh
Application granted granted Critical
Publication of CN111312898B publication Critical patent/CN111312898B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/32Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one pure metallic layer
    • C23C28/322Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one pure metallic layer only coatings of metal elements only
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/34Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates
    • C23C28/345Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates with at least one oxide layer
    • C23C28/3455Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates with at least one oxide layer with a refractory ceramic layer, e.g. refractory metal oxide, ZrO2, rare earth oxides or a thermal barrier system comprising at least one refractory oxide layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种HfO2基铁电薄膜材料及其制备方法和应用,所述HfO2基铁电薄膜材料:从下至上,依次由薄膜衬底、TiN底电极、Al2O3薄膜、Hf0.5Zr0.5O2薄膜,TiN顶电极、Au电极组成;其制备方法为:于薄膜衬底之上采用磁控溅射沉积TiN底电极,然后于TiN底电极之上通过原子层沉积Al2O3薄膜,再于Al2O3薄膜之上通过原子层沉积Hf0.5Zr0.5O2薄膜,然后再于Hf0.5Zr0.5O2薄膜之上通过磁控溅射依次沉积TiN顶电极、Au电极,沉积完成后,退火即获得HfO2基铁电薄膜材料;本发明通过在TiN底电极以及HZO铁电薄膜之间引入Al2O3薄膜,通过界面极化,来提高薄膜的铁电性能;并降低薄膜内部的漏电流,提高可靠性。

Description

一种HfO2基铁电薄膜材料及其制备方法和应用
技术领域
本发明涉及一种HfO2基铁电薄膜材料及其制备方法和应用,属于铁电薄膜技术制备领域。
背景技术
铁电薄膜因具有在电场的作用下,材料内部的正负电荷中心不重合而产生电偶极矩,从而产生自发极化,且撤去外电场之后剩余极化强度不为零的性质,可广泛适用于非易失性存储介质当中,如铁电存储器、铁电场效应晶体管、铁电隧穿结等等。随着信息技术的迭代更新、5G技术以及物联网等的飞速发展,电子元器件都遵循着“摩尔定律”的发展规律,朝着尺寸微型化和集成化、性能高速化的方向发展,铁电薄膜也朝向小尺寸化演变。目前,最广泛应用的铁电薄膜材料是钙钛矿基铁电薄膜,如锆钛酸铅(PZT)、钛酸钡(BT)、钽酸锶铋(SBT) 等等,虽然它们具有相当的性能优势,但如Pb对环境有污染,且在几个纳米尺度面临铁电性消失而无法微型化、抗氢化等复杂环境的能力差、与CMOS工艺不兼容等等缺点,亟需开发环境友好、高性能、厚度小、与现有工艺兼容的新型铁电薄膜材料,来取代传统的钙钛矿基铁电薄膜。随着2011年Si掺杂HfO2铁电性的出现,研究者们开始采用各种方式如掺杂、应力夹持以及表面能效应等来提高HfO2基薄膜的铁电性,无论是在物理机制还是性能调控上都取得了很大的成效。基于其较高的抗击穿电场EBD(4~8MV/cm),较低的厚度(5~30nm),接近钙钛矿基的剩余极化值Pr(1~45μC/cm2),具有广泛的研究以及应用价值,是最有希望取代钙钛矿基的铁电薄膜。
原子层沉积作为最适宜大面积沉积薄膜且能精确控制沉积厚度、工艺成熟的制备方法,非常适用于制备HfO2基薄膜。但是由于HfO2基薄膜只在厚度为5~30nm 的范围内具有较强的铁电性,势必会引发薄膜内部产生比较大的漏电流,从而导致铁电器件的寿命下降,不利于其实际使用。如何改变当前的瓶颈,既能有效的提高其铁电性能,又能增强其可靠性,实现两者兼具,成为当前需要解决的问题。
在复合体系当中,元素掺杂、表面能效用对HfO2基薄膜的性能调控具有重要的影响。文献报道,通过Al、La、Y等元素掺杂可以有效的提高铁电性能,相比于应力调控可以更方便实现,而且可通过多种制备方法得到。研究者Anna G. Chernikova通过原子层沉积工艺制备出了La掺杂Hf0.5Zr0.5O2(HZO)铁电薄膜,并讨论了掺杂以及非掺杂时的铁电性能以及保持特性。研究发现在1mol%La掺杂时,HZO薄膜可显著提高其剩余极化值,并且能够表现出很好的稳定性,且漏电流密度可以降低3倍。然后由于原子层沉积技术的原理是通过将物质以单原子膜的形式一层一层的镀在基底表面的方法。那么在进行元素掺杂时,也是采用单层原子的比例来进行控制的,无法进行精准的元素比掺杂,会导致比例不正确。且其唤醒过程经历了106次循环,大大降低了其可使用的寿命,并不利于实际应用(图1)。
Han Joon Kim等采用在HZO薄膜的中间插入Al2O3薄层,由于Al2O3的加入可以打断HZO的连续生长,从而降低其晶粒大小,使得薄膜30nm、40nm的时候也能具有良好的铁电性能,与非插入的HZO的铁电性能相当。同时由于薄膜厚度增加,使得薄膜中的漏电流密度显著减小,尤其是在高电场的时候可大幅减弱。然而在该方法中,利用Al2O3薄层阻断HZO晶粒的生长,虽然可获得与纯HZO薄膜相当的铁电性。但其漏电流的降低主要是依赖于整体薄膜厚度的增加,导致电子在流过薄膜内部的过程当中被晶粒阻断。薄膜厚度增加与“摩尔定律”的发展规律是相违背的,因此并不适宜于铁电存储的集成发展(图2)。
H.-Y.Guo等采用化学溶液沉积法制备出了HfO2薄膜,该方法主要是利用每一层薄膜的单独退火而避免了薄膜晶粒的连续长大,重复多次以获得一定厚度的薄膜,多次旋涂制备过程中产生的界面可以阻挡电子束的通过,可以大大降低薄膜内部的漏电流,且发现薄膜厚度增大,其最终的漏电流密度降低。采用这种方法制备薄膜虽然可以实现元素精确的掺杂量,但是制备过程比较复杂,且影响最终性能的因素增多,增加了不确定性和不稳定性,因此该方式并不适用于大面积制备集成器件结构,而且也不利于制备很薄薄膜(图3)。
发明内容
针对现有技术的不足,本发明的目的在于提供一种具有优异铁电性能及其可靠性的HfO2基铁电薄膜材料及其制备方法和应用。
为了实现上述目的,本发明提供如下技术方案:
本发明一种HfO2基铁电薄膜材料,从下至上,依次由薄膜衬底、TiN底电极、Al2O3薄膜、Hf0.5Zr0.5O2(HZO)薄膜,TiN顶电极、Au电极组成。
本发明所提供的HfO2基铁电薄膜材料(Hf0.5Zr0.5O2/Al2O3薄膜),在TiN底电极以及HZO铁电薄膜之间引入Al2O3薄膜,通过界面极化,来提高薄膜的铁电性能,界面极化是指两种介电常数相差较大的材料进行复合之后,由于两者之间的介电不匹配而引发的界面极化,从而可增大铁电材料的铁电性能,在本发明所提供的HfO2基铁电薄膜材料的结构中,如假设HZO铁电薄膜为负向极化状态,插入Al2O3薄膜之后,会提高整个薄膜的静电能,导致大量电子在HZO/AO(Al2O3) 的界面处聚集。根据能量守恒定律,该静电能将诱发界面极化的产生,从而为整个铁电极化做贡献。另外,发明人还发现,由于Al2O3的抗击穿电场(8~9MV/cm)较HfO2基薄膜的抗击穿电场(4~5MV/cm)要高,因此该薄膜的插入有利于阻挡电子束的通过,从而降低薄膜内部的漏电流,提高可靠性。
优选的方案,所述Al2O3薄膜的厚度为0.8~2.4nm。
在本发明,所提供的Al2O3薄膜厚度很小,相比于传统钙钛矿薄膜,新型 HfO2基薄膜具有厚度小有利于微型化和集成化,在本发明中,采用薄层Al2O3膜的插入在没有明显增加整体厚度,而是利用界面极化作用来显著提高薄膜的铁电性能。
优选的方案,所述TiN底电极的厚度为30~60nm;所述TiN顶电极的厚度为5~60nm、所述Au电极的厚度为60~100nm;所述Hf0.5Zr0.5O2薄膜的厚度为 8~12nm。
优选的方案,所述薄膜衬底为硅片,进一步优选为p型硅片。
本发明一种HfO2基铁电薄膜材料的制备方法,包括如下步骤:以p型硅片为薄膜衬底,于薄膜衬底之上采用磁控溅射沉积TiN底电极,然后于TiN底电极之上通过原子层沉积Al2O3薄膜,再于Al2O3薄膜之上通过原子层沉积 Hf0.5Zr0.5O2薄膜,然后再于Hf0.5Zr0.5O2薄膜之上通过磁控溅射依次沉积TiN顶电极、Au电极,沉积完成后,退火即获得HfO2基铁电薄膜材料。
原子层沉积(atomic layer deposition,ALD),是通过将气相前驱体脉冲交替地通入反应器并在沉积基体上化学吸附并反应而形成沉积膜的一种方法,当前驱体达到沉积基体表面,它们会在其表面化学吸附并发生表面反应,最终获得致密性良好的薄膜。
优选的方案,所述TiN底电极的沉积方式为,将溅射腔体气压抽至3×10-5后,将溅射腔体加热至348~352℃,通入氮气与氩气的混合气体,所述混合气体中,按体积比计,氮气:氩气=33~34:4,然后溅射Ti靶,所述溅射功率为450~500w,溅射时间为30~60s,获得厚度为30~60nm的TiN底电极。
本发明中,采用磁控溅射的方式,以Ti靶为原料,通过溅射Ti靶成Ti离子, Ti离子与N离子在高能量作用下,发生反应成TiN并沉积于p型硅片上。
优选的方案,所述Al2O3薄膜的沉积方式为:将ALD腔体抽真空至10Pa以下,然后将ALD腔体升温至145~155℃并保温5~10min,然后先脉冲一个循环的铝源,接着脉冲一个循环的纯水,控制沉积速度0.07~0.08nm/cycle,重复脉冲 Al2O3薄膜的厚度为0.8~2.4nm。
进一步的优选,所述铝源为三乙基铝。
进一步的优选,所述铝源脉冲的流量为145~155sccm,脉冲的时间为 0.01~0.1s;所述纯水,脉冲的流量为145~155sccm,脉冲的时间为0.08~0.1s。
在Al2O3薄膜进行原子沉积的实际操作过程中,将ALD腔体抽真空后,需采用N2清洗整个腔体和铝源的管路,脉冲一个循环的铝源后需要采用高纯氮吹扫10s,脉冲一个循环的纯水后也需要采用高纯氮吹扫10s。
优选的方案,所述Hf0.5Zr0.5O2薄膜的沉积方式为:以四(甲乙胺基)铪作为HfO2的前驱体,以四(甲乙胺基)锆作为ZrO2的前驱体,采用原子层沉积的方式,在Al2O3薄膜之上于245~255℃循环交替沉积HfO2膜层、ZrO2膜层;控制相邻沉积过程的四(甲乙胺基)铪与四(甲乙胺基)锆中的有效Hf与有效Zr 的摩尔比为1:1;最终沉积获得厚度为8~12nm的Hf0.5Zr0.5O2薄膜。
进一步的优选,所述原子层沉积的具体方法为:将ALD腔体抽真空至10Pa 以下,然后将ALD腔体升温至245~255℃并保温5~10min,然后先脉冲一个循环的四(甲乙胺基)铪,接着脉冲一个循环的纯水,控制沉积速度 0.07~0.08nm/cycle,获得第一层HfO2膜层,然后再脉冲一个循环的四(甲乙胺基)锆,接着脉冲一个循环的纯水,控制沉积速度为0.07~0.08nm/cycle,获得第一层ZrO2膜层;然后重复HfO2膜层以及ZrO2膜层的交替沉积,直至所得 Hf0.5Zr0.5O2薄膜的厚度为8~12nm。
更进一步的优选,HfO2膜层沉积时,四(甲乙胺基)铪脉冲的流量为 115~125sccm,脉冲的时间为0.08~0.1s,纯水脉冲的流量为145~155sccm,脉冲的时间为0.08~0.1s;ZrO2膜层沉积时,四(甲乙胺基)锆的流量为115~125sccm,脉冲的时间为0.08~0.1s,纯水脉冲的流量为145~155sccm,脉冲的时间为 0.08~0.1s。
在实际操作的过程中,ALD腔体抽真空后,需采用N2清洗整个腔体和四(甲乙胺基)铪、四(甲乙胺基)锆的管路,脉冲一个循环的四(甲乙胺基)铪、四 (甲乙胺基)锆后需要采用高纯氮吹扫12s,脉冲一个循环的纯水后也需要采用高纯氮吹扫8s。
优选的方案,所述TiN顶电极的沉积方式为,将溅射腔体气压抽至3×10-5后,将溅射腔体加热至348~352℃,通入氮气与氩气的混合气体,所述混合气体中,按体积比计,氮气:氩气=33~34:4,然后溅射Ti靶,所述溅射功率为450~500w,溅射时间为5~60s,获得厚度为5~60nm的TiN顶电极。
本发明中,采用磁控溅射的方式,以Ti靶为原料,通过溅射Ti靶成Ti离子, Ti离子与N离子在高能量作用下,发生反应成TiN并沉积于Hf0.5Zr0.5O2薄膜上。
优选的方案,所述Au电极的沉积方式为,将磁控溅射腔体气压抽至3×10-3Pa,通入Ar气,然后于常温下溅射Au靶,所述溅射功率为98~102w,溅射时间为 60~100s,将Au沉积于TiN顶电极上,获得厚度为60~100nm的Au电极。
优选的方案,所述退火在N2气氛的保护下进行,退火程序为,先以 20~22℃/min的速度升温至190~210℃并保温8~10s,接着以24~26℃/s升温至 440~460℃并保持28~32s,然后冷却。
本发明一种HfO2基铁电薄膜材料的应用,将所述HfO2基铁电薄膜材料应用于铁电存储器件。
原理与优势
本发明所提供的HfO2基铁电薄膜材料(Hf0.5Zr0.5O2/Al2O3薄膜),在TiN底电极以及HZO铁电薄膜之间引入Al2O3薄膜,通过界面极化,来提高薄膜的铁电性能,界面极化是指两种介电常数相差较大的材料进行复合之后,由于两者之间的介电不匹配而引发的界面极化,从而可增大铁电材料的铁电性能,在本发明所提供的HfO2基铁电薄膜材料的结构中,如假设HZO铁电薄膜为负向极化状态,插入Al2O3薄膜之后,会提高整个薄膜的静电能,导致大量电子在HZO/AO(Al2O3) 的界面处聚集。根据能量守恒定律,该静电能将诱发界面极化的产生,从而为整个铁电极化做贡献。
发明人的发现,当Al2O3厚度处于0.8~2.4nm区间时,Hf0.5Zr0.5O2/Al2O3薄膜的铁电性能会有极大提升,剩余极化值明显增大;同时由于Al2O3的抗击穿电场(8~9MV/cm)较HfO2基薄膜的抗击穿电场(4~5MV/cm)要高,因此该Al2O3薄膜的插入有利于阻挡电子束的通过,从而降低薄膜内部的漏电流,提高可靠性。
由于插入的是极薄的Al2O3薄膜,本发明即可满足当前“摩尔定律”的发展,保持薄膜相当薄的厚度,又可利用其界面极化特性大大提高其铁电性能,同时很大幅度的降低了薄膜的漏电流。
本发明的制备方法,采用原子层沉积法(atomic layer deposition),是通过将气相前驱体脉冲交替地通入反应器并在沉积基体上化学吸附并反应而形成沉积膜的一种方法,当前驱体达到沉积基体表面,它们会在其表面化学吸附并发生表面反应,最终获得致密性良好的薄膜。本发明制备方法,简单可控。
附图说明
图1背景技术中利用原子层沉积法制备La掺杂Hf0.5Zr0.5O2薄膜的制备过程及疲劳性能图。
图2背景技术中利用原子层沉积法制备Hf0.5Zr0.5O2以及Hf0.5Zr0.5O2/Al2O3/Hf0.5Zr0.5O2薄膜的漏电流。
图3背景技术中化学溶液沉积法制备的不同厚度的HfO2薄膜的漏电流。
图4本发明中极化增强原理图。
图5本发明的制备方法原理图。
图6本发明HfO2基铁电薄膜材料结构图。
图7本发明实施例1所得HfO2基铁电薄膜材料的铁电性能以及漏电流。
图8本发明实施例2所得HfO2基铁电薄膜材料的铁电性能以及漏电流。
图9本发明实施例3所得HfO2基铁电薄膜材料的铁电性能以及漏电流。
图10对比例1中所得HfO2基铁电薄膜材料的铁电性能以及漏电流。
图11对比例2中所得HfO2基铁电薄膜材料的铁电性能以及漏电流。
具体实施方式
实施例1
在长宽1×1cm,厚度为0.5cm的p型硅片上沉积HZO/AO薄膜,其中薄膜的制备过程如下:
(1)TiN底电极的沉积:以Ti靶为原料,将溅射腔体气压抽至3E-5Pa后,加热腔体至350℃。打开通气阀门,通入氮气和氩气混合气,将气流量比例控制在34:4,设置溅射功率为500w,溅射时间为60s,开启挡板溅射Ti靶成Ti离子, Ti离子与N离子在高能量作用下,发生反应成TiN并沉积于p型硅片基底上,所得TiN底电极的厚度为60nm。
(2)Al2O3薄膜的沉积:以三乙基铝为铝源,采用原子层沉积的方式,在 TiN底电极之上于150℃沉积Al2O3薄膜,直至所沉积的Al2O3薄膜的厚度为 0.8nm。具体实验过程为:首先将沉积有TiN底电极的基片置入ALD腔体,并将ALD腔体内抽真空至10Pa,采用N2清洗整个腔体和铝源的管路,将整个腔体温度升温至150℃并保持10min,然后先脉冲一个循环的铝源,流量为150sccm,脉冲时间0.1s,然后采用高纯氮吹扫10s;再脉冲一个循环的高纯水,流量为 150sccm,脉冲0.1s,采用高纯氮吹扫10s,沉积速度为0.08nm/cycle,重复脉冲至设置厚度。
(3)Hf0.5Zr0.5O2薄膜的沉积:以四(甲乙胺基)铪作为HfO2的前驱体,以四(甲乙胺基)锆作为ZrO2的前驱体,采用原子层沉积的方式,在Al2O3薄膜之上于250℃循环交替沉积HfO2、ZrO2;控制相邻沉积过程的含铪前驱体与含锆前驱体中的有效Hf与有效Zr的摩尔比为1:1;最终沉积获得厚度为10nm的 Hf0.5Zr0.5O2薄膜。Hf0.5Zr0.5O2薄膜的具体实验过程为:首先将沉积有底电极的基片置入腔体,并将沉积腔体内抽真空至10Pa,采用N2清洗整个腔体和铪源、锆源的管路,将整个腔体温度升温至250℃并保持10min,开始沉积Hf0.5Zr0.5O2薄膜。先脉冲一个循环的铪源,流量为120sccm,脉冲时间0.1s,然后采用高纯氮吹扫12s;再脉冲一个循环的高纯水,流量为150sccm,脉冲0.1s,采用高纯氮吹扫8s,沉积速度~0.08nm/cycle。再脉冲一个循环的锆源,流量为120sccm,脉冲时间0.1s,然后采用高纯氮吹扫12s;脉冲一个循环的高纯水,流量为150sccm,脉冲0.1s,采用高纯氮吹扫8s,沉积速度~0.08nm/cycle。以该种形式重复脉冲,直至达到10nm。
(4)TiN顶电极的沉积:以Ti靶为原料,将溅射腔体气压抽至3E-5Pa后,加热腔体至350℃。打开通气阀门,通入氮气和氩气混合气,将气流量比例控制在34:4,设置溅射功率为500w,溅射时间为60s,开启挡板溅射Ti靶成Ti离子,Ti离子与N离子在高能量作用下,发生反应成TiN并沉积于p型硅片基底上,所得TiN底电极的厚度为60nm。
(5)Au电极的沉积:将磁控溅射腔体气压抽至3E-3Pa,打开通气阀门通入Ar气,设置溅射功率为100s,溅射时间为100s,在常温环境下溅射Au靶,将Au沉积于TiN顶电极上,所沉积的Au电极的厚度为100nm。
(6)退火:在N2气氛的保护下在快速退火炉中进行,退火的程序设置为以 20℃/min的速度从室温上升至200℃并保温10s,接着以25℃/s升温至450℃并保持30s,然后快速冷却。
对实施例1所得薄膜的铁电性能以及漏电流性能进行表征,发现薄膜的矩形度良好,漏电流较低,在施加电压为6V时,剩余极化值为22.67μC/cm2,漏电流密度为1.48A/cm2,如图7所示。
实施例2
本实施例2中,TiN底电极、Al2O3薄膜、Hf0.5Zr0.5O2薄膜、TiN顶电极、 Au电极沉积具体操作过程均与实施例1相同。
在长宽1×1cm,厚度为0.5cm的p型硅片上沉积HZO/AO薄膜,其中薄膜的制备过程如下:
(1)上下电极TiN(TiN底电极与TiN顶电极)以及Au的沉积:TiN采用磁控溅射在N2氛围下,350℃进行反应溅射沉积,厚度为60nm,Au采用直流溅射在真空中进行沉积,厚度为100nm。
(2)采用原子层沉积在TiN/Si上使用三乙基铝原料在150℃沉积1.6nm的 Al2O3,再在其上面采用四(甲乙胺基)铪和四(甲乙胺基)锆在250℃的腔体环境下循环交替沉积制备出10nm的Hf0.5Zr0.5O2薄膜。
(3)将整个薄膜置于快速退火炉当中,在450℃的N2氛围中退火30s。
(4)对薄膜的铁电性能以及漏电流性能进行表征,发现薄膜的矩形度良好,漏电流较大,在施加电压为6V时,剩余极化值为30.19μC/cm2,漏电流密度为 0.02A/cm2,如图8所示。
实施例3
本实施例3中,TiN底电极、Al2O3薄膜、Hf0.5Zr0.5O2薄膜、TiN顶电极、Au电极、退火的具体操作过程均与实施例1相同。
在长宽1×1cm,厚度为0.5cm的p型硅片上沉积HZO/AO薄膜,其中薄膜的制备过程如下:
(1)上下电极TiN以及Au的沉积:TiN采用磁控溅射在N2氛围下,350℃进行反应溅射沉积,厚度为60nm,Au采用直流溅射在真空中进行沉积,厚度为100nm。
(2)采用原子层沉积在TiN/Si上使用三乙基铝原料在150℃沉积2.4nm的 Al2O3,再在其上面采用四(甲乙胺基)铪和四(甲乙胺基)锆在250℃的腔体环境下循环交替沉积制备出10nm的Hf0.5Zr0.5O2薄膜。
(3)将整个薄膜置于快速退火炉当中,在450℃的N2氛围中退火30s。
(4)对薄膜的铁电性能以及漏电流性能进行表征,发现薄膜的矩形度良好,漏电流较大,在施加电压为6V时,剩余极化值为25.68μC/cm2,漏电流密度为 0.028A/cm2,如图9所示。
对比例1
在长宽1×1cm,厚度为0.5cm的p型硅片上沉积HZO薄膜,其中薄膜的制备过程如下:
(1)上下电极TiN以及Au的沉积:TiN采用磁控溅射在N2氛围下,350℃进行反应溅射沉积,厚度为60nm,Au采用直流溅射在真空中进行沉积,厚度为100nm。
(2)采用原子层沉积在TiN/Si上采用四(甲乙胺基)铪和四(甲乙胺基)锆在250℃的腔体环境下循环交替沉积制备出10nm的Hf0.5Zr0.5O2薄膜。
(3)将整个薄膜置于快速退火炉当中,在450℃的N2氛围中退火30s。
(4)对薄膜的铁电性能以及漏电流性能进行表征,发现薄膜的矩形度良好,漏电流较低,在施加电压为6V时,剩余极化值为16μC/cm2,漏电流密度为16 A/cm2,如图10所示。
对比例2
在长宽1×1cm,厚度为0.5cm的p型硅片上沉积HZO薄膜,其中薄膜的制备过程如下:
(1)上下电极TiN以及Au的沉积:TiN采用磁控溅射在N2氛围下,350℃进行反应溅射沉积,厚度为60nm,Au采用直流溅射在真空中进行沉积,厚度为100nm。
(2)采用原子层沉积在TiN/Si上使用三乙基铝原料在150℃沉积3.2nm的 Al2O3,再在其上面采用四(甲乙胺基)铪和四(甲乙胺基)锆在250℃的腔体环境下循环交替沉积制备出10nm的Hf0.5Zr0.5O2薄膜。
(3)将整个薄膜置于快速退火炉当中,在450℃的N2氛围中退火30s。
(4)对薄膜的铁电性能以及漏电流性能进行表征,发现薄膜的矩形度良好,但剩余极化值较未添加Al2O3层的还要低,性能有大幅度减弱,漏电流很低,在施加电压为6V时,剩余极化值为12.7μC/cm2,漏电流密度为1.75629E-5A/cm2,如图11所示。

Claims (10)

1.一种HfO2基铁电薄膜材料,其特征在于:从下至上,依次由薄膜衬底、TiN底电极、Al2O3薄膜、Hf0.5Zr0.5O2薄膜,TiN顶电极、Au电极组成。
2.根据权利要求1所述的一种HfO2基铁电薄膜材料,其特征在于:所述Al2O3薄膜的厚度为0.8~2.4nm。
3.根据权利要求1所述的一种HfO2基铁电薄膜材料,其特征在于:所述TiN底电极的厚度为30~60nm;所述TiN顶电极的厚度为5~60nm、所述Au电极的厚度为60~100nm;所述Hf0.5Zr0.5O2薄膜的厚度为8~12nm。
4.制备如权利要求1-3任意一项所述的一种HfO2基铁电薄膜材料的方法,其特征在于:包括如下步骤:以p型硅片为薄膜衬底,于薄膜衬底之上采用磁控溅射沉积TiN底电极,然后于TiN底电极之上通过原子层沉积Al2O3薄膜,再于Al2O3薄膜之上通过原子层沉积Hf0.5Zr0.5O2薄膜,然后再于Hf0.5Zr0.5O2薄膜之上通过磁控溅射依次沉积TiN顶电极、Au电极,沉积完成后,退火即获得HfO2基铁电薄膜材料。
5.根据权利要求4所述的一种HfO2基铁电薄膜材料的制备方法,其特征在于:所述TiN底电极的沉积方式为,将溅射腔体气压抽至3×10-5后,将溅射腔体加热至348~352℃,通入氮气与氩气的混合气体,所述混合气体中,按体积比计,氮气:氩气=33~34:4,然后溅射Ti靶,所述溅射功率为450~500w,溅射时间为30~60s,获得厚度为30~60nm的TiN底电极;
所述TiN顶电极的沉积方式为,将溅射腔体气压抽至3×10-5后,将溅射腔体加热至348~352℃,通入氮气与氩气的混合气体,所述混合气体中,按体积比计,氮气:氩气=33~34:4,然后溅射Ti靶,所述溅射功率为450~500w,溅射时间为5~60s,获得厚度为5~60nm的TiN顶电极。
6.根据权利要求4所述的一种HfO2基铁电薄膜材料的制备方法,其特征在于:所述Al2O3薄膜的沉积方式为:将ALD腔体抽真空至10Pa以下,然后将ALD腔体升温至145~155℃并保温5~10min,然后先脉冲一个循环的铝源,接着脉冲一个循环的纯水,控制沉积速度0.07~0.08nm/cycle,重复脉冲Al2O3薄膜的厚度为0.8~2.4nm;所述铝源为三乙基铝。
7.根据权利要求4所述的一种HfO2基铁电薄膜材料的制备方法,其特征在于:所述Hf0.5Zr0.5O2薄膜的沉积方式为:以四(甲乙胺基)铪作为HfO2的前驱体,以四(甲乙胺基)锆作为ZrO2的前驱体,采用原子层沉积的方式,在Al2O3薄膜之上于245~255℃循环交替沉积HfO2膜层、ZrO2膜层;控制相邻沉积过程的四(甲乙胺基)铪与四(甲乙胺基)锆中的有效Hf与有效Zr的摩尔比为1:1;最终沉积获得厚度为8~12nm的Hf0.5Zr0.5O2薄膜。
8.根据权利要求4所述的一种HfO2基铁电薄膜材料的制备方法,其特征在于:所述Au电极的沉积方式为,将磁控溅射腔体气压抽至3×10-3Pa,通入Ar气,然后于常温下溅射Au靶,所述溅射功率为98~102w,溅射时间为60~100s,将Au沉积于TiN顶电极上,获得厚度为60~100nm的Au电极。
9.根据权利要求4所述的一种HfO2基铁电薄膜材料的制备方法,其特征在于:所述退火在N2气氛的保护下进行,退火程序为,先以20~22℃/min的速度升温至190~210℃并保温8~10s,接着以24~26℃/s升温至440~460℃并保持28~32s,然后冷却。
10.根据权利要求1-3任意一项所述的一种HfO2基铁电薄膜材料的应用,其特征在于:将所述HfO2基铁电薄膜材料应用于铁电存储器件。
CN202010134132.9A 2020-03-02 2020-03-02 一种HfO2基铁电薄膜材料及其制备方法和应用 Active CN111312898B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010134132.9A CN111312898B (zh) 2020-03-02 2020-03-02 一种HfO2基铁电薄膜材料及其制备方法和应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010134132.9A CN111312898B (zh) 2020-03-02 2020-03-02 一种HfO2基铁电薄膜材料及其制备方法和应用

Publications (2)

Publication Number Publication Date
CN111312898A true CN111312898A (zh) 2020-06-19
CN111312898B CN111312898B (zh) 2023-04-07

Family

ID=71148060

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010134132.9A Active CN111312898B (zh) 2020-03-02 2020-03-02 一种HfO2基铁电薄膜材料及其制备方法和应用

Country Status (1)

Country Link
CN (1) CN111312898B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112951997A (zh) * 2021-02-05 2021-06-11 中国科学院微电子研究所 Hzo基铁电器件及其制作方法
CN113178477A (zh) * 2021-03-10 2021-07-27 中国科学院微电子研究所 一种HfO2基铁电薄膜及其沉积方法
CN113363384A (zh) * 2021-06-06 2021-09-07 复旦大学 一种HfO2基铁电隧道结器件及其制备方法
CN113643738A (zh) * 2021-08-09 2021-11-12 湘潭大学 一种铁电薄膜材料存储介质的硬盘式存储器及其制备方法
CN113658941A (zh) * 2021-06-29 2021-11-16 中南大学 一种hzo/ao/hzo纳米叠层薄膜及其制备方法和应用
CN114974893A (zh) * 2022-04-11 2022-08-30 湘潭大学 一种成分梯度分布的氧化铪基铁电薄膜和铁电电容器及制备方法
WO2023115723A1 (zh) * 2021-12-23 2023-06-29 中国科学院微电子研究所 一种储备池元件的制备方法
WO2023179394A1 (zh) * 2022-03-23 2023-09-28 华为技术有限公司 铁电存储器及其形成方法、电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6660660B2 (en) * 2000-10-10 2003-12-09 Asm International, Nv. Methods for making a dielectric stack in an integrated circuit
CN107623033A (zh) * 2016-07-13 2018-01-23 中芯国际集成电路制造(上海)有限公司 多沟道全包围栅极器件及其制造方法
CN109518163A (zh) * 2018-11-27 2019-03-26 合肥安德科铭半导体科技有限公司 一种锆掺杂二氧化铪铁电薄膜的制备方法、产物及其应用
CN110165053A (zh) * 2019-05-28 2019-08-23 肇庆市华师大光电产业研究院 一种面向铁电存储器应用的ALD制备Hf0.5Zr0.5O2铁电薄膜的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6660660B2 (en) * 2000-10-10 2003-12-09 Asm International, Nv. Methods for making a dielectric stack in an integrated circuit
CN107623033A (zh) * 2016-07-13 2018-01-23 中芯国际集成电路制造(上海)有限公司 多沟道全包围栅极器件及其制造方法
CN109518163A (zh) * 2018-11-27 2019-03-26 合肥安德科铭半导体科技有限公司 一种锆掺杂二氧化铪铁电薄膜的制备方法、产物及其应用
CN110165053A (zh) * 2019-05-28 2019-08-23 肇庆市华师大光电产业研究院 一种面向铁电存储器应用的ALD制备Hf0.5Zr0.5O2铁电薄膜的方法

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
HOFFMANN M , MAX B , MITTMANN T , ET AL.: "Demonstration of High-speed Hysteresis-free Negative Capacitance in Ferroelectric Hf0.5Zr0.5O2", 《IEEE INTERNATIONAL ELECTRON DEVICES MEETING》 *
IM K D , KIM Y J , PARK M H , ET AL.: "Transient Negative Capacitance Effect in Atomic-Layer- Deposited Al2O3/Hf0.3Zr0.7O2 Bilayer Thin Film", 《ADVANCED FUNCTIONAL MATERIALS》 *
LOMENZO P D , SLESAZECK S , HOFFMANN M , ET AL.: "Ferroelectric Hf1-xZrxO2 memories: device reliability and depolarization fields", 《NON-VOLATILE MEMORY TECHNOLOGY SYMPOSIUM》 *
MIN H P , HAN J K , YU J K , ET AL.: "Thin HfxZr1-xO2 Films: A New Lead-Free System for Electrostatic Supercapacitors with Large Energy Storage Density and Robust Thermal Stability", 《ADVANCED ENERGY MATERIALS》 *
W. XIAO, Y. PENG, S. ZHENG, Q. FENG, H. ZHOU, C. ZHANG, J. ZHANG: "Integration and electrical properties of ferroelectric Hf0.5Zr0.5O2 thin film on bulk β-Ga2O3(-201) substrate for memory applications", 《IEEE ELECTRON DEVICE LETTERS》 *
翁旭东: "基于金属/反铁电PZT薄膜/氧化铝/硅结构的反铁电存储器的制备及性能研究", 《中国优秀硕士论文全文库信息科技辑》 *

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112951997A (zh) * 2021-02-05 2021-06-11 中国科学院微电子研究所 Hzo基铁电器件及其制作方法
CN113178477A (zh) * 2021-03-10 2021-07-27 中国科学院微电子研究所 一种HfO2基铁电薄膜及其沉积方法
CN113178477B (zh) * 2021-03-10 2022-07-22 中国科学院微电子研究所 一种HfO2基铁电薄膜及其沉积方法
CN113363384A (zh) * 2021-06-06 2021-09-07 复旦大学 一种HfO2基铁电隧道结器件及其制备方法
CN113363384B (zh) * 2021-06-06 2022-11-18 复旦大学 一种HfO2基铁电隧道结器件及其制备方法
CN113658941A (zh) * 2021-06-29 2021-11-16 中南大学 一种hzo/ao/hzo纳米叠层薄膜及其制备方法和应用
CN113643738A (zh) * 2021-08-09 2021-11-12 湘潭大学 一种铁电薄膜材料存储介质的硬盘式存储器及其制备方法
CN113643738B (zh) * 2021-08-09 2023-06-09 湘潭大学 一种铁电薄膜材料存储介质的硬盘式存储器及其制备方法
WO2023115723A1 (zh) * 2021-12-23 2023-06-29 中国科学院微电子研究所 一种储备池元件的制备方法
WO2023179394A1 (zh) * 2022-03-23 2023-09-28 华为技术有限公司 铁电存储器及其形成方法、电子设备
CN114974893A (zh) * 2022-04-11 2022-08-30 湘潭大学 一种成分梯度分布的氧化铪基铁电薄膜和铁电电容器及制备方法

Also Published As

Publication number Publication date
CN111312898B (zh) 2023-04-07

Similar Documents

Publication Publication Date Title
CN111312898B (zh) 一种HfO2基铁电薄膜材料及其制备方法和应用
KR100716654B1 (ko) 정방정계 구조의 지르코늄산화막 형성 방법 및 그를 구비한캐패시터의 제조 방법
JP3436617B2 (ja) 強誘電体薄膜の製造方法
KR20070050163A (ko) 캐패시터 및 그 제조 방법
KR102213225B1 (ko) 멤리스터 소자 및 그 제조 방법
CN107146759A (zh) 一种基于离子注入掺杂的氧化铪铁电栅制备方法
US5625587A (en) Rare earth manganate films made by metalorganic decomposition or metalorganic chemical vapor deposition for nonvolatile memory devices
US7008801B2 (en) Method of forming ferroelectric thin films on a high-k layer
CN102231365B (zh) 不挥发电荷存储器件的制备方法、所得不挥发电荷存储器件及其应用
CN111525024A (zh) 铁酸铋膜材料、低温在硅基底上集成制备铁酸铋膜的方法及应用
CN112038212A (zh) 一种利用氧化铝介电薄膜层诱导铪锆氧薄膜铁电性的方法
CN107425053B (zh) 一种用ald构建同心核壳三维纳米多铁异质结阵列的方法
TW557576B (en) MOCVD and annealing processes for C-axis oriented ferroelectric thin films
CN112635670A (zh) 一种钇掺杂氧化铪基铁电薄膜材料及其制备方法与应用
CN110937925A (zh) 一种高极化强度和大应变特性的铁酸铋基薄膜及其制备方法
CN111430228A (zh) 一种超高介电常数介质薄膜的制备方法
CN110643948A (zh) 一种钛酸锶/钌酸锶铁电超晶格薄膜材料及其制备方法
KR100996884B1 (ko) Ecr-ald법으로 제조된 산화막이 구비된 반도체 소자,이의 제조방법, 및 이의 용도
US20220259730A1 (en) Method
KR20080029716A (ko) 플래시 메모리 소자 및 그 제조 방법
CN108172613A (zh) 一种具有高介电常数结晶相的锆基栅介质材料以及其制备方法
CN114988470B (zh) 一种氧化铪基铁电薄膜、电容结构、晶体管及制备方法
US7531207B2 (en) MOCVD PGO thin films deposited on indium oxide for feram applications
CN116156903A (zh) 一种环保溶液法制备铁电薄膜有机半导体晶体管的制备方法
CN115692481A (zh) 一种基于双层掺杂Al1-xScxN的铁电调控晶体管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant