CN108172613A - 一种具有高介电常数结晶相的锆基栅介质材料以及其制备方法 - Google Patents

一种具有高介电常数结晶相的锆基栅介质材料以及其制备方法 Download PDF

Info

Publication number
CN108172613A
CN108172613A CN201611120940.XA CN201611120940A CN108172613A CN 108172613 A CN108172613 A CN 108172613A CN 201611120940 A CN201611120940 A CN 201611120940A CN 108172613 A CN108172613 A CN 108172613A
Authority
CN
China
Prior art keywords
zirconium base
gate dielectric
dielectric material
rare earth
base gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611120940.XA
Other languages
English (en)
Inventor
陈小强
熊玉华
魏峰
赵鸿滨
杜军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GRIMN Engineering Technology Research Institute Co Ltd
Original Assignee
Beijing General Research Institute for Non Ferrous Metals
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing General Research Institute for Non Ferrous Metals filed Critical Beijing General Research Institute for Non Ferrous Metals
Priority to CN201611120940.XA priority Critical patent/CN108172613A/zh
Publication of CN108172613A publication Critical patent/CN108172613A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/517Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种具有高介电常数结晶相的锆基栅介质材料以及其制备方法。该锆基栅介质材料通过稀土化合物掺杂氧化锆,经退火结晶化处理而得。其制备方法为:(1)采用磁控溅射、激光溅射技术制备稀土化合物与氧化锆混合均匀的锆基薄膜,或者采用ALD技术制备稀土化合物与氧化锆的叠层结构薄膜;(2)对所形成的锆基薄膜或叠层结构薄膜进行退火结晶化处理,退火温度范围在300~1100℃,退火气氛为Ar、H2、N2、NO2、NO、NH3、O2、O3中的一种或者几种。本发明采用稀土化合物掺杂氧化锆,可以优化锆基栅介质的能带结构,同时有效控制锆基栅介质氧空位含量,减小漏电流,提高锆基栅介质材料的综合性能。

Description

一种具有高介电常数结晶相的锆基栅介质材料以及其制备 方法
技术领域
本发明涉及一种具有高介电常数结晶相的锆基栅介质材料以及其制备方法,属于半导体技术领域。
背景技术
随着半导体工业发展,具有介电常数(16~20)、禁带宽度(5.8eV)和导带偏移量(1.5eV)、以及与Si的热稳定性好等优异性能的HfO2栅介质材料已经成功取代传统器件栅介质材料SiO2和SiON,应用于45、32、22nm技术节点。然而面对16/14nm技术节点以及之后的技术节点,HfO2栅介质材料的介电常数值已经不能满足器件等比例缩小的要求了。因此,研究一种具有更高介电常数(≥20)的栅介质材料来取代HfO2栅介质材料已经成为研究者关注的热点。
位于Hf元素同族的Zr元素,其氧化物ZrO2拥有和HfO2几乎一样的能带偏移值,其介电常数更高。在传统的栅介质研究中,由于ZrO2容易与沟道硅和多晶硅栅形成硅化物而未得到广泛关注。但是现在半导体行业器件制备中,在衬底与栅介质层之间生长界面过渡层以及金属栅代替传统的多晶硅栅,成功解决了ZrO2与Si集成问题。研究具有高介电常数的锆基栅介质材料取代HfO2栅介质材料,成为可选择的方案之一。
ZrO2具有三种形态的相结构:单斜相、立方相和四方相。其中单斜相是最稳定的相,但是其介电常数最低(13~16),与非晶态的ZrO2相近。立方相介电常数较高(~29),四方相的介电常数(~70)最高。但是立方相和四方相生成温度均较高(~1700℃),如何在工艺许可的温度范围内生成立方相或四方相的ZrO2,是业界及研究者们关注的热点。通过稀土化合物掺杂ZrO2,有望在低温下获得具有立方相或者四方相的锆基栅介质材料,同时,稀土化合物的掺杂可以优化锆基栅介质材料的能带结构,控制氧空位浓度,提高锆基栅介质器件的综合性能。
发明内容
本发明的目的是提供一种具有高介电常数结晶相的锆基栅介质材料,以满足半导体器件对栅介质材料更高介电常数的需要。
本发明的另一目的在于提供一种所述具有高介电常数结晶相的锆基栅介质材料的制备方法。
为实现上述目的,本发明采用以下技术方案:
一种具有高介电常数结晶相的锆基栅介质材料,通过稀土化合物掺杂氧化锆,经退火结晶化处理而得。
所述稀土化合物为稀土氧化物(R-O)、稀土氮化物(R-N)或者稀土氮氧化物(R-ON)。
所述稀土化合物中的稀土元素为La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb和Lu中的一种或多种。
所述锆基栅介质材料的介电常数≥25。
一种所述具有高介电常数结晶相的锆基栅介质材料的制备方法,包括以下步骤:
(1)采用磁控溅射、激光溅射技术制备稀土化合物与氧化锆混合均匀的锆基薄膜,或者采用ALD技术制备稀土化合物与氧化锆的叠层结构薄膜;
(2)对所形成的锆基薄膜或堆叠结构进行退火结晶化处理,退火温度范围在300~1100℃,退火气氛为Ar、H2、N2、NO2、NO、NH3、O2、O3中的一种或者几种。
经退火结晶化处理所得锆基栅介质材料的结晶相为立方相、四方相、或者含有立方相或四方相的混合相。
本发明的优点在于:
本发明采用稀土化合物掺杂氧化锆,经过退火结晶化处理,得到高介电常数(≥20)的结晶态锆基栅介质材料。稀土化合物掺杂氧化锆,可以优化锆基栅介质的能带结构,同时有效控制锆基栅介质氧空位含量,减小漏电流,提高锆基栅介质材料的综合性能。同时利用稀土化合物掺杂氧化锆,实现在较低温度下生成具有高介电常数结晶相的锆基栅介质材料,满足晶体管对栅介质材料更高介电常数的需要。
附图说明
图1为本发明的锆基栅介质材料的结构示意图。
图2为制备本发明的锆基栅介质材料的工艺流程图。
图3为实施例1中高介电常数结晶相的ZrGdO栅介质材料的XPS表征图。
图4为实施例1中高介电常数结晶相的ZrGdO栅介质材料的XRD表征图。
具体实施方式
以下通过实施例对本发明作进一步说明,但本发明的保护范围并不限于以下实施例。为了方便说明,附图中存在放大或者缩小层厚度,不代表实际尺寸,只是为了反映结构中上下关系。
图1为本发明具有高介电常数结晶相的锆基栅介质材料的结构示意图。如图1所示,101为衬底材料,在衬底上是一层界面过渡层102(厚度为0~1nm),在界面过渡层上是具有高介电常数结晶相的锆基栅介质材料104。
图2为制备本发明的具有高介电常数结晶相的锆基栅介质材料的工艺流程图,具体流程包括:
步骤201:采用标准RAC工艺进行清洗衬底,清洗后的衬底表面无金属离子、有机物杂质和氧化硅。本发明对衬底101没有具体限制,衬底材料可以是传统沟道材料Si、Ge等,也可以是新型沟道材料SiGe、GaAs、InP等。
步骤202:在清洁的衬底上制备界面过渡层102。界面过渡层可以是常用的低介电常数SiO2、SiON,也可以是具有高介电常数的过渡金属或稀土元素的氧化物、氮化合物、氮氧化合物。
步骤203:在界面过渡层102上制备稀土化合物掺杂氧化锆的锆基栅介质薄膜。其中步骤203A为利用ALD技术,在界面过渡层102上沉积稀土化合物和氧化锆的叠层结构薄膜;步骤203B为利用磁控溅射或激光溅射,在界面过渡层102上沉积稀土化合物和氧化锆成分混合均匀的锆基薄膜。
步骤204:对步骤203所制备的叠层结构薄膜或锆基薄膜进行退火处理,使薄膜结晶化,得到具有高介电常数(≥25)的结晶态锆基栅介质薄膜。
实施例1
制备具有高介电常数结晶相的ZrGdO栅介质材料,具体步骤为:
步骤201:本实施例中使用电阻率在1~10Ω·cm的n型或p型Si作为衬底,采用标准RAC工艺进行清洗,清洗后的衬底表面无金属离子、有机物杂质和氧化硅。
步骤202:在衬底上干氧热氧化SiO2层作为界面过渡层,厚度为~0.6nm。
步骤203B:利用磁控溅射技术共溅射Gd2O3和ZrO2靶材,在界面过渡层上沉积ZrGdO栅介质薄膜。沉积前腔室真空度为1×10-4Pa;沉积过程中,腔室气压为2.5Pa,沉积气氛为O2和Ar,其中氧分压为~20%。
步骤204:利用快速退火炉对ZrGdO栅介质薄膜进行退火结晶处理。其中退火温度为600℃,退火气氛为N2,退火时间为20min。
图3、图4分别为实施例1经过退火结晶处理的ZrGdO薄膜XPS表征图和XRD表征图。分析得到ZrGdO薄膜中Gd/(Gd+Zr)为56%。从图3可以看出利用Gd2O3掺杂ZrO2的锆基栅介质材料在温度相对低(600℃)退火,能够得到具有高介电常数(~29)立方相的锆基栅介质材料。通过实施例1也证明了本发明制备一种具有高介电常数(≥25)的结晶态锆基栅介质材料的可行性。
以上所述的具体实施例是对本发明的目的,技术方案和有益效果进行了进一步详细说明。以上所述仅为本发明的具体实施例而已,并不用于限制本发明,凡是在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之中。

Claims (6)

1.一种具有高介电常数结晶相的锆基栅介质材料,其特征在于,通过稀土化合物掺杂氧化锆,经退火结晶化处理而得。
2.根据权利要求1所述的具有高介电常数结晶相的锆基栅介质材料,其特征在于,所述稀土化合物为稀土氧化物、稀土氮化物或稀土氮氧化合物。
3.根据权利要求1所述的具有高介电常数结晶相的锆基栅介质材料,其特征在于,所述稀土化合物中的稀土元素为La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb和Lu中的一种或多种。
4.根据权利要求1所述的具有高介电常数结晶相的锆基栅介质材料,其特征在于,所述锆基栅介质材料的介电常数≥25。
5.一种权利要求1所述的具有高介电常数结晶相的锆基栅介质材料的制备方法,其特征在于,包括以下步骤:
(1)采用磁控溅射、激光溅射技术制备稀土化合物与氧化锆混合均匀的锆基薄膜,或者采用ALD技术制备稀土化合物与氧化锆的叠层结构薄膜;
(2)对所形成的锆基薄膜或叠层结构薄膜进行退火结晶化处理,退火温度范围在300~1100℃,退火气氛为Ar、H2、N2、NO2、NO、NH3、O2、O3中的一种或者几种。
6.根据权利要求5所述的具有高介电常数结晶相的锆基栅介质材料的制备方法,其特征在于,经退火结晶化处理所得锆基栅介质材料的结晶相为立方相、四方相、或者含有立方相或四方相的混合相。
CN201611120940.XA 2016-12-07 2016-12-07 一种具有高介电常数结晶相的锆基栅介质材料以及其制备方法 Pending CN108172613A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611120940.XA CN108172613A (zh) 2016-12-07 2016-12-07 一种具有高介电常数结晶相的锆基栅介质材料以及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611120940.XA CN108172613A (zh) 2016-12-07 2016-12-07 一种具有高介电常数结晶相的锆基栅介质材料以及其制备方法

Publications (1)

Publication Number Publication Date
CN108172613A true CN108172613A (zh) 2018-06-15

Family

ID=62526500

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611120940.XA Pending CN108172613A (zh) 2016-12-07 2016-12-07 一种具有高介电常数结晶相的锆基栅介质材料以及其制备方法

Country Status (1)

Country Link
CN (1) CN108172613A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111129160A (zh) * 2019-12-17 2020-05-08 西交利物浦大学 基于氧化锆和氧化镧的透明薄膜晶体管器件及其制备方法
CN111455324A (zh) * 2020-04-21 2020-07-28 华南理工大学 一种晶型及厚度可控的二氧化锆薄膜的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1323920A (zh) * 2001-03-20 2001-11-28 北京方正稀土科技研究所有限公司 一种稀土掺杂二氧化锆固体电解质纳米晶薄膜的制备方法
CN102437042A (zh) * 2011-11-28 2012-05-02 中国科学院微电子研究所 一种制作结晶态高k栅介质材料的方法
CN102456725B (zh) * 2010-10-28 2013-11-06 北京有色金属研究总院 一种单晶高k栅介质材料及其制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1323920A (zh) * 2001-03-20 2001-11-28 北京方正稀土科技研究所有限公司 一种稀土掺杂二氧化锆固体电解质纳米晶薄膜的制备方法
CN102456725B (zh) * 2010-10-28 2013-11-06 北京有色金属研究总院 一种单晶高k栅介质材料及其制备方法
CN102437042A (zh) * 2011-11-28 2012-05-02 中国科学院微电子研究所 一种制作结晶态高k栅介质材料的方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111129160A (zh) * 2019-12-17 2020-05-08 西交利物浦大学 基于氧化锆和氧化镧的透明薄膜晶体管器件及其制备方法
CN111129160B (zh) * 2019-12-17 2023-10-13 西交利物浦大学 基于氧化锆和氧化镧的透明薄膜晶体管器件及其制备方法
CN111455324A (zh) * 2020-04-21 2020-07-28 华南理工大学 一种晶型及厚度可控的二氧化锆薄膜的制备方法
CN111455324B (zh) * 2020-04-21 2021-10-26 华南理工大学 一种晶型及厚度可控的二氧化锆薄膜的制备方法

Similar Documents

Publication Publication Date Title
TWI691081B (zh) 用於半導體表面氣相硫鈍化之系統及方法
CN108441830B (zh) 一种采用反应磁控溅射制备二氧化铪基铁电薄膜的方法
CN107146759B (zh) 一种基于离子注入掺杂的氧化铪铁电栅制备方法
US20220020855A1 (en) Gate-last ferroelectric field effect transistor and manufacturing method thereof
CN103477419B (zh) 用于通过固相扩散形成超浅掺杂区域的方法
Brennecka et al. Reversibility of the perovskite‐to‐fluorite phase transformation in lead‐based thin and ultrathin films
CN111312898A (zh) 一种HfO2基铁电薄膜材料及其制备方法和应用
CN105762197A (zh) 基于铌镁酸铅钛酸铅单晶的半导体铁电场效应异质结构及其制备方法和应用
US20180230603A1 (en) Electrode, ferroelectric ceramics and manufacturing method thereof
CN102592974A (zh) 一种高k介质薄膜的制备方法
CN1364313A (zh) 制造超晶格材料的快速递变退火方法
CN108172613A (zh) 一种具有高介电常数结晶相的锆基栅介质材料以及其制备方法
CN101826550B (zh) ABO3/TiO2/MgO/Ⅲ-V族氮化物半导体异质结构及制备方法
CN101527314B (zh) ABO3/MgO/GaN异质结构制备方法
Lee et al. Crystallographic structure and ferroelectricity of epitaxial hafnium oxide thin films
CN114864558A (zh) 一种氧化铪基铁电薄膜的制备工艺
CN107527946A (zh) 氧化物半导体薄膜、氧化物薄膜晶体管及其制备方法
CN103646865A (zh) 在Ge衬底制备超薄氧化锗界面修复层的方法
CN111430228A (zh) 一种超高介电常数介质薄膜的制备方法
KR100864871B1 (ko) 반도체 소자 제조방법
JP4357224B2 (ja) 半導体装置
CN110622281A (zh) 具有晶体硅氧化物的绝缘体上硅
CN113241373B (zh) 基于铁电掺杂的场效应晶体管及其制备方法
CN102779845A (zh) 一种叠层金属氧化物栅介质层及其制备方法
JP7430843B1 (ja) 酸化物半導体薄膜、半導体デバイス及びその製造方法、並びにスパッタリングターゲット及びスパッタリングターゲットの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20190628

Address after: 101407 No. 11 Xingke East Street, Yanqi Economic Development Zone, Huairou District, Beijing

Applicant after: Research Institute of engineering and Technology Co., Ltd.

Address before: No. 2, Xinjie street, Xicheng District, Beijing, Beijing

Applicant before: General Research Institute for Nonferrous Metals

WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180615