CN103477419B - 用于通过固相扩散形成超浅掺杂区域的方法 - Google Patents

用于通过固相扩散形成超浅掺杂区域的方法 Download PDF

Info

Publication number
CN103477419B
CN103477419B CN201280015501.6A CN201280015501A CN103477419B CN 103477419 B CN103477419 B CN 103477419B CN 201280015501 A CN201280015501 A CN 201280015501A CN 103477419 B CN103477419 B CN 103477419B
Authority
CN
China
Prior art keywords
dopant
layer
substrate
patterning
boron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201280015501.6A
Other languages
English (en)
Other versions
CN103477419A (zh
Inventor
罗伯特·D·克拉克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/077,721 external-priority patent/US8569158B2/en
Priority claimed from US13/077,688 external-priority patent/US8580664B2/en
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN103477419A publication Critical patent/CN103477419A/zh
Application granted granted Critical
Publication of CN103477419B publication Critical patent/CN103477419B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66356—Gated diodes, e.g. field controlled diodes [FCD], static induction thyristors [SITh], field controlled thyristors [FCTh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供了一种用于在衬底中形成超浅掺杂剂区域的方法。在一个实施方案中，该方法包括沉积直接接触衬底的掺杂剂层，该掺杂剂层包含氧化物、氮化物或氧氮化物，其中掺杂剂层包含选自硼（B）、铝（Al）、镓（Ga）、铟（In）、铊（Tl）、氮（N）、磷（P）、砷（As）、锑（Sb）和铋（Bi）中的掺杂剂。该方法还包括对掺杂剂层进行图案化，以及通过热处理使掺杂剂从图案化的掺杂剂层扩散到衬底中而在衬底中形成超浅掺杂剂区域。

Description

用于通过固相扩散形成超浅掺杂区域的方法
相关申请的交叉引用
本申请要求发明名称为“METHOD FOR FORMING ULTRA-SHALLOW DOPING REGIONSBY SOLID PHASE DIFFUSION”的美国专利申请第13/077,721（案号TTCA-373）号的优先权，以及发明名称为“METHOD FOR FORMING ULTRA-SHALLOW BORON DOPING REGIONS BY SOLIDPHASE DIFFUSION”的美国专利申请第13/077,688（案号TTCA-345）号的优先权。这些申请的全部内容通过引用以其全部内容合并到本文中。
技术领域
本发明一般涉及半导体器件以及用于形成半导体器件的方法，并且更具体地涉及用于通过从掺杂剂层到衬底层中的固相扩散形成的超浅掺杂剂区域。
背景技术
半导体行业具有朝着在已知的半导体芯片上制造更大和更复杂的电路的趋势发展的特点。更大和更复杂的电路通过减小在电路内部的单个器件的尺寸并且使器件间隔彼此更靠近来实现。由于在器件（如金属氧化物半导体（MOS）或双极晶体管）内部的单个元件的尺寸减小，并且器件元件彼此更靠近，所以能够获得提高的电性能。然而，必须注意衬底中掺杂区域的形成以确保不产生有害电场条件。
由于器件元件（例如在MOS器件中的晶体管栅极和在双极器件中的发射极区域）的尺寸的减小，所以形成在半导体衬底中的掺杂区域的结深也必须减小。具有均匀掺杂分布和高表面浓度的浅结的形成已被证明非常困难。常用的技术是利用离子注入装置将掺杂剂原子注入到衬底中。使用离子注入，高能量掺杂剂原子以高速度轰击基板表面，并且被驱动到衬底中。虽然这种方法已被证明对于形成具有适度深度的结的掺杂区域是有效的，但是使用离子注入形成超浅结非常困难。在衬底内部激发的掺杂剂原子的路径和注入均匀性二者在用于形成浅注入结所必需的低能量下难以控制。激发的掺杂剂原子的注入损坏衬底中的晶格，该损坏难以修复。由晶格损伤产生的位错可以容易地刺穿浅结，导致穿过该结产生漏电流。此外，在硅中迅速扩散的p型掺杂剂（如硼）的注入，导致掺杂剂原子在其被引入衬底中之后的过度分散。然后，难以在衬底中并且特别是在衬底的表面处的指定区域形成p型掺杂剂原子的高度限制的浓度。
此外，正在利用掺杂的三维结构来实现对于晶体管和存储器件的新器件结构。这样的器件的实例包括但不限于FinFET、三栅极FET、凹槽沟道晶体管（RCAT）和嵌入式动态随机存取存储器（EDRAM）沟槽。为了使这些结构均匀地掺杂，理想地是使用共形（conformal）的掺杂方法。离子注入过程实际上为位点线，因此需要特殊的衬底取向以使鳍结构和沟槽结构均匀掺杂。此外，在高器件密度的情况下，阴影效应使得鳍结构的均匀掺杂极其困难，或者甚至通过离子注入技术也是不可能实现的。常规等离子掺杂和原子层掺杂是已经证明为三维半导体结构的共形掺杂的技术，但这些掺杂中的每个掺杂都限于在理想条件下可以获得的掺杂密度和深度的范围内。本发明的实施方案提供一种能够克服这些难题中的一些难题的用于形成超浅掺杂区域的方法。
发明内容
描述了通过从硼掺杂剂层到衬底层中的固相扩散形成超浅掺杂剂区域的多个实施方案。可以在平坦衬底中、在衬底上的凸出特征中或在衬底中的凹陷特征中形成掺杂剂区域。
根据一个实施方案，提供了一种用于在衬底中形成超浅硼（B）掺杂剂区域的方法。该方法包括：通过原子层沉积（ALD）来沉积直接接触衬底的硼掺杂剂层，硼掺杂剂层包含通过硼酰胺前体或有机硼前体和反应物气体的交替气态性暴露而形成的氧化物、氮化物或氧氮化物。该方法还包括：对硼掺杂剂层进行图案化；以及通过热处理使硼从图案化的硼掺杂剂层扩散到衬底中来在衬底中形成超浅硼掺杂剂区域。
根据一些实施方案，提供了一种用于在在衬底中的凸出特征中或凹陷特征中形成超浅硼（B）掺杂剂区域的方法。
根据另一实施方案，提供了一种用于在衬底中形成超浅硼（B）掺杂剂区域的方法。该方法包括：通过原子层沉积（ALD）来沉积直接接触衬底的硼掺杂剂层，硼掺杂剂层的厚度为4nm或更小，并且硼掺杂剂层包含通过硼酰胺前体或有机硼前体和反应物气体的交替气态性暴露而形成的氧化物、氮化物或氧氮化物；以及在图案化的硼掺杂剂层上沉积盖层。该方法还包括：对硼掺杂剂层和盖层进行图案化；通过热处理使硼从图案化的硼掺杂剂层扩散到衬底中而在衬底中形成超浅硼掺杂剂区域；以及从衬底移除图案化的硼掺杂剂层和图案化的盖层。
根据一个实施方案，提供了一种用于在衬底中形成超浅掺杂剂区域的方法。该方法包括：沉积直接接触衬底的掺杂剂层，掺杂剂层包含氧化物、氮化物或氧氮化物，其中掺杂剂层包含选自铝（Al）、镓（Ga）、铟（In）、铊（Tl）、氮（N）、磷（P）、砷（As）、锑（Sb）和铋（Bi）中的掺杂剂；对掺杂剂层进行图案化；以及通过热处理使掺杂剂从图案化的掺杂剂层扩散到衬底中而在衬底中形成超浅掺杂剂区域。根据一些实施方案，提供了一种用于在在衬底中的凸出特征中或凹陷特征中形成超浅掺杂剂区域的方法。
根据另一实施方案，提供了一种用于在衬底中形成超浅掺杂剂区域的方法。该方法包括：通过原子层沉积（ALD）来沉积直接接触衬底的包含第一掺杂剂的第一掺杂剂层；以及对第一掺杂剂层进行图案化。该方法还包括：通过ALD沉积相邻于图案化的第一掺杂剂层的直接接触衬底的包含第二掺杂剂的第二掺杂剂层，第一掺杂剂层和第二掺杂剂层包含氧化物、氮化物或氧氮化物，其中第一掺杂剂层和第二掺杂剂层包含n型掺杂剂或p型掺杂剂，附带条件为：第一掺杂剂层或第二掺杂剂层不包含相同的掺杂剂，并且其中n型掺杂剂和p型掺杂剂选自：硼（B）、铝（Al）、镓（Ga）、铟（In）、铊（Tl）、氮（N）、磷（P）、砷（As）、锑（Sb）和铋（Bi）。该方法还包括：通过热处理使第一掺杂剂从第一掺杂剂层扩散到衬底中以在衬底中形成第一超浅掺杂剂区域，并且通过热处理使第二掺杂剂从第二掺杂剂层扩散到衬底中以在衬底中形成第二超浅掺杂剂区域。
根据另一实施方案，提供了一种用于在衬底中形成超浅掺杂剂区域的方法。该方法包括：形成在衬底上的图案化的层、在图案化的层上的图案化的盖层以及邻接衬底、图案化的盖层和图案化的层的侧壁间隔物；通过原子层沉积（ALD）沉积相邻于侧壁间隔物的直接接触衬底的包含第一掺杂剂的第一掺杂剂层；在第一掺杂剂层上沉积第一盖层；以及对第一盖层和第一掺杂剂层进行平坦化。该方法还包括：移除图案化的盖层和图案化的层；沉积相邻于侧壁间隔物的直接接触衬底的包含第二掺杂剂的第二掺杂剂层；在第二掺杂剂层上沉积第二盖层，第一掺杂剂层和第二掺杂剂层包含氧化物、氮化物或氧氮化物，其中第一掺杂剂层和第二掺杂剂层包含n型掺杂剂或p型掺杂剂，附带条件为：第一掺杂剂层或第二掺杂剂层不包含相同的掺杂剂，并且其中n型掺杂剂和p型掺杂剂选自：硼（B）、铝（Al）、镓（Ga）、铟（In）、铊（Tl）、氮（N）、磷（P）、砷（As）、锑（Sb）和铋（Bi）。该方法还包括：通过热处理使第一掺杂剂从第一掺杂剂层扩散到衬底中以在衬底中形成第一超浅掺杂剂区域，并且通过热处理使第二掺杂剂从第二掺杂剂层扩散到衬底中以在衬底中形成第二超浅掺杂剂区域。
附图说明
在附图中：
图1A至图1E示出根据本发明的一种实施方案用于在衬底中形成超浅掺杂剂区域的工艺流程的示意性横截面图；
图2A至图2E示出根据本发明的另一实施方案用于在衬底中形成超浅掺杂剂区域的工艺流程的示意性横截面图；
图3A至图3D示出根据本发明的又一实施方案用于在衬底中形成超浅掺杂剂区域的工艺流程的示意性横截面图；
图4A至图4F示出根据本发明的再一实施方案用于在衬底中形成超浅掺杂剂区域的工艺流程的示意性横截面图；
图5A至图5E示出根据本发明的另一实施方案用于在衬底中形成超浅掺杂剂区域的工艺流程的示意性横截面图；
图6A示出可以应用本发明的实施方案的凸出特征的示意性横截面图；以及
图6B示出沉积在图6A的凸出特征上的共形掺杂剂层的示意性横截面图。
图7A示出可以应用本发明的实施方案的凹陷特征的示意性横截面图；以及
图7B示出沉积在图7B的凹陷特征中的共形掺杂剂层的示意性横截面图。
具体实施方式
在多个实施方案中公开了用于通过从掺杂剂层到衬底层中的固相扩散在半导体器件中形成超浅掺杂剂区域的方法。掺杂剂区域可以包括例如用于平面晶体管、FinFET或三栅极FET的超浅源-漏扩展。超浅掺杂剂区域形成的其它应用可以包括栅极替换工艺流程中的沟道掺杂，以及用于FinFET或绝缘体上极薄硅（ET-SOI）器件的沟道掺杂。还可以使用本公开的方法对具有极薄可替代半导体沟道的器件进行掺杂，例如绝缘体上锗（GeOI）器件或Ge FinFET和第III-V族沟道器件，如GaAs、InGaAs或InGaSb FinFET。此外，形成为非晶Si层或多晶Si层的器件（如EDRAM器件）可以利用本公开的方法以调整硅的掺杂水平。
相关领域的技术人员将认识到可以在不具有一个或更多个具体细节的条件下，或者使用其它替代和/或附加方法、材料或组件实施各种实施方案。在其它实例中，未示出或者未详细描述公知的结构、材料或操作，以避免使本发明的各种实施方案的各方面难理解。类似地，用于说明的目的，陈述具体数字、材料和配置以提供本发明的透彻理解。此外，可以理解，在附图中示出的各种实施方案是说明性的表示，并且不一定按比例绘制。
在整个说明书中提及的“一个实施方案”或“实施方案”意味着所描述的与本实施方案有关的具体特征、结构、材料或特性包括在本发明的至少一个实施方案中，但并不表示它们存在于每个实施方案中。因此，在贯穿本说明书的各个位置出现的短语“在一个实施例中”不一定指本发明的相同的实施方案。
图1A至图1E示出根据本发明的一种实施方案用于在衬底中形成超浅掺杂剂区域的工艺流程的示意性横截面图。图1A示出衬底100的示意性横截面图。衬底100可以具有任何尺寸，例如200nm衬底、300nm衬底或甚至更大衬底。根据一个实施方案，衬底100可以包含Si，例如，晶体Si、多晶Si或非晶Si。在一个实施例中，衬底102可以是拉伸应变Si层。根据另一实施方案，衬底100可以包含Ge或SixGe1-x化合物，其中x为Si的原子分数，1-x为Ge的原子分数，并且0＜x＜1。示例性SixGe1-x化合物包括Si0.1Ge0.9、Si0.2Ge0.8、Si0.3Ge0.7、Si0.4Ge0.6、Si0.5Ge0.5、Si0.6Ge0.4、Si0.7Ge0.3、Si0.8Ge0.2和Si0.9Ge0.1。在一个实施例中，衬底100可以是沉积在松弛的Si0.5Ge0.5缓冲层上的压缩应变Ge层或拉伸应变SixGe1-x（x＞0.5）。根据一些实施方案，衬底100可以包括绝缘体上硅（SOI）。
图1B示出可以通过原子层沉积（ALD）沉积的直接接触衬底100的掺杂剂层102，并且之后可以在掺杂剂层102上沉积盖层104。在一些实施例中，可以从图1B至图1D中的膜结构中省略盖层104。掺杂剂层102可以包括氧化物层（例如，SiO2）、氮化物层（例如，SiN）或氧氮化物层（例如，SiON）或者其两种或更多种的组合。掺杂剂层102可以包括元素周期表的第IIIA族中的一种或更多种掺杂剂：硼（B）、铝（Al）、镓（Ga）、铟（In）和铊（Tl）；以及第VA族中的一种或更多种掺杂剂：氮（N）、磷（P）、砷（As）、锑（Sb）和铋（Bi）。根据一些实施方案，掺杂剂层102可以包含低掺杂水平，例如在约0.5原子%与约5原子%掺杂剂之间。根据其它实施方案，掺杂剂102可以包含中掺杂水平，例如，在约5原子%与约20原子%掺杂剂之间。根据又一实施方案，掺杂剂层可以包含高掺杂剂水平，例如大于20原子百分数的掺杂剂。在一些实施例中，掺杂剂层102的厚度可以是4纳米（nm）或更少，例如在1nm与4nm之间，在2nm与4nm之间，或者在3nm与4nm之间。然而，可以使用其它厚度。
根据其它实施方案，掺杂剂层102可以包含氧化物层、氮化物层或氧氮化物层形式的掺杂的高k电介质材料或由氧化物层、氮化物层或氧氮化物层形式的掺杂的高k电介质材料组成。高k电介质材料中的掺杂剂可以选自以上列出的掺杂剂。高k电介质材料可以包含选自元素周期表的碱土元素、稀土元素、第IIIA族元素、第IVA族元素和第IVB族元素中的一种或更多种金属元素。碱土金属元素包括铍（Be）、镁（Mg）、钙（Ca）、锶（Sr）和钡（Ba）。示例性的氧化物包括氧化镁、氧化钙、氧化钡以及它们的组合。稀土金属元素可以选自钪（Sc）、钇（Y）、镥（Lu）、镧（La）、铈（Ce）、镨（Pr）、钕（Nd）、钐（Sm）、铕（Eu）、钆（Gd）、铽（Tb）、镝（Dy）、钬（Ho）、铒（Er）、铥（Tm）和镱（Yb）。第IVB族元素包括钛（Ti），铪（Hf）和锆（Zr）。根据本发明的一些实施方案，高k电介质材料可以包含HfO2、HfON、HfSiON、ZrO2、ZrON、ZrSiON、TiO2、TiON、Al2O3、La2O3、W2O3、CeO2、Y2O3或Ta2O5或者其两种或更多种的组合。然而，可以设想并且可以使用其它电介质材料。在美国专利第7,772,073号中描述了可以用于高k电介质材料的ALD中的前体气体，其全部内容通过引用合并到本文中。
盖层104可以是氧化物层、氮化物层或氧氮化物层，并且其可以包括Si和/或上述的一种或更多种高k电介质材料。盖层104可以通过例如化学气相沉积（CVD）或ALD进行沉积。在一些实施例中，盖层104的厚度可以在1nm与100nm之间，在2nm与5nm之间，或者在2nm与20nm之间。
根据本发明的实施方案，可以对图1B中描述的膜结构进行图案化以形成图1C中示意性示出的图案化的膜结构。例如，可以使用常规光刻图案化和蚀刻方法以形成图案化的掺杂剂层106和图案化的盖层108。
之后，可以对图1C中的图案化的膜结构进行热处理以使掺杂剂110（例如，B、Al、Ga、In、Tl、N、P、As、Sb或Bi）从图案化的掺杂剂层106扩散到衬底100中并且在衬底100中在图案化的掺杂剂层106下面形成超浅掺杂剂区域112（图1D）。热处理可以包括在惰性气氛（例如，氩（Ar）或氮气（N2））中或在氧化气氛（例如，氧气（O2）或水（H2O））中加热衬底100到100℃与1000℃之间的温度，持续10秒至10分钟。一些热处理的实施例包括衬底温度在100℃与500℃之间，在200℃至500℃之间，在300℃与500℃之间，以及在400℃至500℃之间。其它实施例包括衬底温度在500℃与1000℃之间，在600℃与1000℃之间，在700℃与1000℃之间，在800℃与1000℃之间，以及在900℃与1000℃之间。在一些实施例中，热处理可以包括快速热退火（RTA），尖峰退火或激光尖峰退火。
在一些实施例中，超浅掺杂剂区域112的厚度可以在1nm与10nm之间，或者在2nm与5nm之间。然而，本领域技术人员将容易地认识到在衬底100中的超浅掺杂剂区域112的较低边界的掺杂剂浓度可能不会突然减小而是以逐渐减小为特征。
在热处理和超浅掺杂剂区域112的形成之后，可以使用干法蚀刻工艺或湿法蚀刻工艺移除图案化的掺杂剂层106和图案化的盖层108。得到的结构在图1E中示出。此外，在热处理之后，可以进行干法清洁处理或湿法清洁处理以从衬底100中移除任何蚀刻残余物。
根据本发明的另一实施方案，在衬底100上沉积掺杂剂层102之后，可以对掺杂剂层102进行图案化以形成图案化的掺杂剂层106，并且之后，可以在图案化的掺杂剂层106之上共形沉积盖层。接着，该膜结构可以进行如图1D至图1E所示的进一步处理以在衬底100中形成超浅掺杂剂区域112。
图6A示出可以应用本发明的实施方案的凸出特征601的示意性横截面图。示例性凸出特征601形成在衬底600上。衬底600和凸出特征601的材料可以包括对于图1A中的衬底100的上述材料中的一种或更多种。在一个实施例中，衬底600和凸出特征601可以包含相同材料（例如，Si）或由相同材料（例如，Si）组成。本领域的技术人员将容易理解本发明的实施方案可以应用于衬底上的其它简单或复杂的凸出特征。
图6B示出沉积在图6A的凸出特征601上的共形掺杂剂层602的示意性横截面图。共形掺杂剂层602的材料可以包括对于图1B中的掺杂剂层102的上述材料的一种或更多种。随后可以对图6B中的膜结构进行类似于图1C至图1E中描述的处理，包括，例如沉积在掺杂剂层602上盖层（未示出），对掺杂剂层602（未示出）和盖层（未示出）进行所期望的图案化，对图案化的掺杂剂层（未示出）进行热处理以使掺杂剂从图案化的掺杂剂层（未示出）扩散到衬底600中和/或扩散到凸出特征601中，以及移除图案化的掺杂剂层（未示出）和图案化的盖层（未示出）。
图7A示出可以应用本发明的实施方案的凹陷特征701的示意性横截面图。示例性凹陷特征701形成在衬底700中。衬底700的材料可以包括对于图1A中的衬底100的上述材料中的一种或更多种。在一个实施例中，衬底600可以包含Si或者由Si组成。本领域的技术人员将容易理解本发明的实施方案可以应用于衬底上的其它简单或复杂的凹陷特征。
图7B示出沉积在图7A的凹陷特征701中的共形掺杂剂层702的示意性横截面图。共形掺杂剂层702的材料可以包括对于图1B中的掺杂剂层102的上述材料的一种或更多种。随后，可以对图7B中的膜结构进行类似于图1C至图1E中描述的处理，包括，例如沉积在掺杂剂层702上盖层（未示出），对掺杂剂层702（未示出）和盖层（未示出）进行所期望的图案化，对图案化的掺杂剂层（未示出）进行热处理以使掺杂剂从图案化的掺杂剂层（未示出）扩散到衬底700的凹陷特征701中，以及移除图案化的掺杂剂层（未示出）和图案化的盖层（未示出）。
图2A至图2E示出根据本发明的另一实施方案用于在衬底中形成超浅掺杂剂区域的工艺流程的示意性横截面图。关于图1A至图1E的上述材料中的一种或更多种（例如，衬底、掺杂剂层、掺杂剂和盖层组合物）、处理条件（例如，沉积方法和热处理条件）和层厚度可以容易地用于图2A至图2E中示意性描述的实施方案。
图2A示出衬底200的示意性横截面图。图2B示出形成在衬底200上的图案化掩模层202用于限定在衬底200之上的图案化掩模层202中的掺杂剂窗（井）203。图案化掩模层202可以是能够使用常规光刻图案化和蚀刻方法形成的例如氮化物硬掩模（例如，SiN硬掩模）。
图2C示出通过ALD沉积的与掺杂剂窗203中的衬底200直接接触并且在图案化掩模层202上的掺杂剂层204和沉积在掺杂剂层204上的盖层206。掺杂剂层204可以包含n型掺杂剂或p型掺杂剂。在一些实施例中，可以从图2C至图2D中的膜结构中省略盖层206。
之后，可以对图2C中的膜结构进行热处理以使掺杂剂208从掺杂剂层204扩散到衬底200中，并且在衬底200中在掺杂剂窗203中的掺杂剂层204下面形成超浅掺杂剂区域210（图2D）。在一些实施例中，超浅掺杂剂区域210的厚度可以在1nm与10nm之间或者在2nm与5nm之间。然而，本领域技术人员将容易地认识到在衬底200中的超浅掺杂剂区域210的较低边界的掺杂剂浓度可能不会突然减小而是以逐渐减小为特征。
在热处理和超浅掺杂剂区域210的形成之后，可以使用干法蚀刻工艺或湿法蚀刻工艺移除图案化掩模层202、掺杂剂层204和盖层206（图2E）。此外，在热处理之后，可以进行干法清洁处理或湿法清洁处理以从衬底200移除任何蚀刻残余物。
图3A至图3D示出根据本发明的又一实施方案用于在衬底中形成超浅掺杂剂区域的工艺流程的示意性横截面图。图3A至图3D中示出的工艺流程可以包括例如在平面SOI、FinFET或ET SOI中进行沟道掺杂。此外，工艺流程可以用于形成自对准超浅源/漏扩展。关于图1A至图1E的上述材料的一种或更多种（例如，衬底、掺杂剂层、掺杂剂和盖层组合物）、处理条件（例如，沉积方法和热处理条件）和层厚度可以容易地用于图3A至图3D中示意性描述的实施方案。
图3A示出类似于图1C的膜结构的示意性横截面图，并且该膜结构包含与衬底300直接接触的图案化的第一掺杂剂层302和在图案化的第一掺杂剂层302上的图案化的盖层304。图案化的第一掺杂剂层302可以包含n型掺杂剂或p型掺杂剂。
图3B示出可以共形沉积在图案化的盖层304之上的和直接共形沉积在衬底300上与图案化的第一掺杂剂层302相邻的第二掺杂剂层306以及在第二掺杂剂层306之上沉积的第二盖层308。在一些实施例中，可以从图3B至图3C中的膜结构中省略第二盖层308。第二掺杂剂层306可以包含n型掺杂剂或p型掺杂剂，附带条件为：第二掺杂剂层306不包含与图案化的第一掺杂剂层302相同的掺杂剂，图案化的第一掺杂剂层302和第二掺杂剂层306中只有一个包含p型掺杂剂，并且图案化的第一掺杂剂层302和第二掺杂剂层306中只有一个包含n型掺杂剂。
之后，可以对图3B中的膜结构进行热处理以使第一掺杂剂310从图案化的第一掺杂剂层302扩散到衬底300中以在衬底300中在图案化的第一掺杂剂层302下面形成第一超浅掺杂剂区域312。此外，该热处理使第二掺杂剂314从第二掺杂剂层306扩散到衬底300中以在衬底300中在第二掺杂剂层306下面形成第二超浅掺杂剂区域316（图3C）。
在热处理之后，可以使用干法蚀刻工艺或湿法蚀刻工艺移除第一图案化的掺杂剂层302、图案化的盖层304、第二掺杂剂层306和第二盖层308（图3D）。此外，在热处理之后，可以进行清洁处理以从衬底300中移除任何蚀刻残余物。
图4A至图4F示出根据本发明的再一实施方案用于在衬底中形成超浅掺杂剂区域的工艺流程的示意性横截面图。图4A至图4E中示出的工艺流程可以用于例如形成具有自对准超浅源/漏扩展的后栅极虚设晶体管的工艺。关于图1A至图1E的上述材料的一种或更多种（例如，衬底、掺杂剂层、掺杂剂和盖层组合物）、处理条件（例如，沉积方法和热处理条件）和层厚度可以容易地用于图4A至图4F中示意性描述的实施方案。
图4A示出膜结构的示意性横截面图，该膜结构包括在衬底400上的图案化的第一掺杂剂层402、在图案化的第一掺杂剂层402上的图案化的盖层404和在图案化的盖层404上的图案化的虚设栅电极层406（例如，多晶Si）。图案化的第一掺杂剂层402可以包含n型掺杂剂或p型掺杂剂。在一些实施例中，可以从图4A至图4E中的膜结构中省略图案化的盖层404。
图4B示意性地示出邻接图案化的虚设栅电极层406、图案化的盖层404和图案化的第一掺杂剂层402的第一侧壁间隔物层408。第一侧壁间隔物层408可以包含氧化物（例如，SiO2）或氮化物（例如，SiN），并且其可以通过在图4A中的膜结构之上沉积共形层并且对该共形层进行非等向性蚀刻形成。
图4C示出可以共形沉积在图4B中示出的膜结构之上的第二掺杂剂层410，并且包括直接接触衬底400的与第一侧壁间隔物层408相邻的部分。此外，在第二掺杂剂层410之上共形沉积第二盖层420。第二掺杂剂层410可以包含n型掺杂剂或p型掺杂剂，附带条件为：第二掺杂剂层410不包含与图案化的第一掺杂剂层402相同的掺杂剂，图案化的第一掺杂剂层402与第二掺杂剂层410中仅有一个包含p型掺杂剂，并且图案化的第一掺杂剂层402与第二掺杂剂层410中仅有一个包含n型掺杂剂。在一些实施例中，可以从图4C至图4D中的膜结构中省略第二盖层420。
之后，可以对图4C中的膜结构进行热处理以使第一掺杂剂410从图案化的第一掺杂剂层402扩散到衬底400中以在衬底400中在图案化的第一掺杂剂层402下面形成第一超浅掺杂剂区域414。此外，该热处理使第二掺杂剂416从第二掺杂剂层410扩散到衬底400中以在与衬底400直接接触的第二掺杂剂层410下面形成第二超浅掺杂剂区域418，从而在衬底400中形成第二超浅掺杂剂区域418。
在热处理之后，可以使用干法蚀刻工艺或湿法蚀刻工艺移除第二掺杂剂层410和第二盖层420以形成图4E中示意性示出的膜结构。此外，在热处理之后，可以进行清洁以从衬底400中移除任何蚀刻残余物。
接着，可以形成邻接第一侧壁间隔物层408的第二侧壁间隔物层422。这在图4F中示意性地示出。第二侧壁间隔物层422可以包含氧化物（例如，SiO2）或氮化物（例如，SiN），并且其可以通过在膜结构之上沉积共形层并且对该共形层进行非等向性蚀刻形成。
之后，可以对图4F所示的膜结构进一步处理。该进一步处理可以包括形成附加源/漏扩展或执行包括离子注入、衬垫沉积等栅极替换工艺流程。
图5A至图5E示出根据本发明的另一实施方案用于在衬底中形成超浅掺杂剂区域的工艺流程的示意性横截面图。图5A至图5E中示出的工艺流程可以用于例如形成用于带带隧穿晶体管的间隔物界定的P-i-N结。关于图1A至图1E的上述材料的一种或更多种（例如，衬底、掺杂剂层、掺杂剂和盖层组合物）、处理条件（例如，沉积方法和热处理条件）和层厚度可以容易地用于图5A至图5E中示意性描述的实施方案中。
图5A示出包括在衬底500上的图案化的层502（例如，氧化物层、氮化物层或氧氮化物层）和在图案化的层502上的图案化的盖层504（例如，多晶Si）的膜结构的示意性横截面图。图5A还示出邻接衬底500、图案化的盖层504和图案化的层502的侧壁间隔物层506。侧壁间隔物层506可以包含氧化物（例如，SiO2）或氮化物（例如，SiN），并且其可以通过沉积共形层并且对该共形层进行非等向性蚀刻形成。
图5B示出通过ALD沉积相邻于侧壁间隔物层506的直接接触衬底500的包含第一掺杂剂的第一掺杂剂层508和沉积在第一掺杂剂层508上的第一盖层510（例如，氧化物层）的示意性横截面图。可以对得到的膜结构进行平坦化（例如，通过化学机械抛光（CMP））以形成图5B中示出的膜结构。
之后，可以使用干法蚀刻工艺或湿法蚀刻工艺移除图案化的层502和图案化的盖层504。随后，可以沉积直接接触衬底500的包含第二掺杂剂的第二掺杂剂层512，并且可以在第二掺杂剂层512上沉积第二盖层514（例如，氧化物层）。可以对得到的膜结构进行平坦化（例如，通过CMP）以形成图5C中示出的平坦化的膜结构。第一掺杂剂层508和第二掺杂剂层512可以包含n型掺杂剂或p型掺杂剂，附带条件为：第一掺杂剂层508和第二掺杂剂层512不包含相同的掺杂剂，第一掺杂剂层508和第二掺杂剂层512中只有一个包含n型掺杂剂，并且第一掺杂剂层508和第二掺杂剂层512中只有一个包含p型掺杂剂。
之后，可以对图5C中的膜结构进行热处理以使第一掺杂剂516从第一掺杂剂层508扩散到衬底500中并且在衬底500中在第一掺杂剂层508下面形成第一超浅掺杂剂区域518。此外，该热处理使第二掺杂剂520从第二掺杂剂层512扩散到衬底500中以在第二掺杂剂层512下面形成第二超浅掺杂剂区域522，从而在衬底500中形成第二超浅掺杂剂区域522（图5D）。图5E示出限定在衬底500中的第一超浅掺杂剂区域518和第二超浅掺杂剂区域522的间隔。
现在将根据本发明的各种实施方案描述用于在衬底上沉积掺杂剂层的示例性方法。
根据一个实施方案，硼掺杂剂层可以包括氧化硼、氮化硼或氮氧化硼。根据其它实施方案，硼掺杂剂层可以包含氧化物层、氮化物层或氧氮化物层形式的掺杂硼的高k材料或由氧化物层、氮化物层或氧氮化物层形式的掺杂硼的高k材料组成。在一个实施例中，可以通过如下步骤通过ALD沉积氧化硼掺杂剂层：a）在配置成执行ALD工艺的工艺室中提供衬底；b）将衬底暴露于气相硼酰胺或有机硼烷的前体；c）对工艺室进行净化/抽真空；d）将衬底暴露于包含H2O、O2或O3或者其组合的反应物气体；e）对工艺室进行净化/抽真空；f）将步骤b）至e）重复任意次数直到氧化硼掺杂剂层具有期望厚度为止。根据其它实施方案，在步骤d）中可以使用包含NH3的反应物气体沉积氮化硼掺杂剂层，或者在步骤d）中使用反应物气体沉积氮氧化硼掺杂剂层，所述反应物气体包含1）H2O、O2或O3，以及NH3；或者2）NO、NO2或N2O，以及任选地NH3和H2O、O2、O3中的一种或更多种。
根据本发明的实施方案，硼酰胺可以包括LnB(NR1R2)3形式的硼化合物，其中L为中性路易斯碱，n为0或1，并且R1和R2中的每个可以选自烷基、芳基、氟烷基、氟芳基、烷氧基烷基和氨基烷基。硼酰胺的实例可以包括B(NMe2)3、(Me3)B(NMe2)3和B[N(CF3)2]3。根据本发明的实施方案，有机硅烷可以包括LnBR1R2R3形式的硼化合物，其中L为中性路易斯碱，n为0或1，并且R1、R2和R3中的每个可以选自烷基、芳基、氟烷基、氟芳基、烷氧基烷基和氨基烷基。硼酰胺的实例包括BMe3、(Me3N)BMe3、B(CF3)3和(Me3N)B(C6F3)。
根据一个实施方案，砷掺杂剂层可以包括氧化砷、氮化砷或氮氧化砷。根据其它实施方案，砷掺杂剂层可以包含氧化物层、氮化物层或氧氮化物层形式的掺杂砷的高k材料或者由含氧化物层、氮化物层或氧氮化物层形式的掺杂砷的高k材料组成。在一个实施例中，可以通过如下步骤通过ALD沉积氧化砷掺杂剂层：a）在配置成执行ALD工艺的工艺室中提供衬底；b）将衬底暴露于包含砷的气相前体；c）对工艺室进行净化/抽真空；d）将衬底暴露于H2O、O2或O3或者其组合；e）对工艺室进行净化/抽真空；f）将步骤b）至e）重复任意次数直到氧化砷掺杂剂层具有期望厚度为止。根据其它实施方案，在步骤d）中可以使用NH3沉积氮化砷掺杂剂层，或者在步骤d）中使用1）H2O、O2或O3，以及NH3；或者2）NO、NO2或N2O，以及任选地NH3和H2O、O2、O3中的一种或更多种沉积氮氧化砷掺杂剂层。根据本发明的一些实施方案，包含砷的气相前体可以包括卤化砷，例如AsCl3、AsBr3或AsI3。
根据一个实施方案，磷掺杂剂层可以包括氧化磷、氮化磷或氮氧化磷。根据其它实施方案，磷掺杂剂层可以包含氧化物层、氮化物层或氧氮化物层形式的掺杂磷的高k材料或由氧化物层、氮化物层或氧氮化物层形式的掺杂磷的高k材料组成。在一个实施例中，可以通过如下步骤通过ALD沉积氧化磷掺杂剂层：a）在配置成执行ALD工艺的工艺室中提供衬底；b）将衬底暴露于包含磷的气相前体；c）对工艺室进行净化/抽真空；d）将衬底暴露于包含H2O、O2或O3或者其组合的反应物气体；e）对工艺室进行净化/抽真空；f）将步骤b）至e）重复任意次数直到氧化硼掺杂剂层具有期望厚度为止。根据其它实施方案，在步骤d）中可以使用包含NH3的反应物气体沉积氮化磷掺杂剂层，或者在步骤d）中使用反应物气体沉积氮氧化磷掺杂剂层，所述反应物气体包含1）H2O、O2或O3，以及NH3；或者2）NO、NO2或N2O，以及任选地NH3和H2O、O2、O3中的一种或更多种。根据本发明的一些实施方案，包含砷的气相前体可以包括[(CH3)2N]3PO、P(CH3)3、PH3、OP(C6H5)3、OPCl3、PCl3、PBr3、[(CH3)2N]3P和P(C4H9)3。
已经描述了通过从掺杂剂层到衬底层中的固相扩散形成超浅掺杂剂区域的多个实施方案。为了示出和说明的目的，给出了本发明的上述实施方案。上述实施方案并非旨在穷举或将本发明限于所公开的精确形式。本说明书和所附权利要求包括术语，其仅用于说明的目的，并不被理解为限制。例如，本文中（包括在权利要求中）使用的术语“在……上”并非要求在衬底上的膜与直接衬底接触或与衬底紧邻接触，在膜与衬底之间可能存在第二膜或其它结构。
相关领域技术人员可以理解，鉴于上述教示可以做出许多修改和变化。本领域的技术人员将认识到图中所示的各个组件的各种等同组合和替换。因此，其旨在本发明的范围不受该详细描述的说明书的限制，只受所附权利要求的限制。

Claims (43)

1.一种用于在衬底中形成超浅硼(B)掺杂剂区域的方法，所述方法包括：
通过原子层沉积(ALD)来沉积直接接触所述衬底的硼掺杂剂层，所述硼掺杂剂层包含通过硼酰胺前体和反应物气体的交替气态性暴露而形成的氧化物、氮化物或氧氮化物；
对所述硼掺杂剂层进行图案化；以及
利用热处理通过使硼从图案化的硼掺杂剂层扩散到所述衬底中而在所述衬底中形成所述超浅硼掺杂剂区域，
其中所述超浅硼掺杂剂区域的厚度在1nm和10nm之间。
2.根据权利要求1所述的方法，还包括：
从所述衬底移除所述图案化的硼掺杂剂层。
3.根据权利要求1所述的方法，还包括：
在所述硼掺杂剂层上或在所述图案化的硼掺杂剂层上沉积盖层。
4.根据权利要求1所述的方法，其中所述硼掺杂剂层包含所述氧化物，并且所述反应物气体包括H2O、O2或O3或者其两种或更多种的组合。
5.根据权利要求1所述的方法，其中所述硼掺杂剂层包含所述氮化物，并且所述反应物气体包括NH3。
6.根据权利要求1所述的方法，其中所述硼掺杂剂层包含所述氧氮化物，并且所述反应物气体包括：a)H2O、O2或O3，以及NH3；或者b)NO、NO2或N2O，以及任选地NH3和H2O、O2、O3中的一种或更多种。
7.根据权利要求1所述的方法，其中所述硼掺杂剂层的厚度为4nm或更小。
8.根据权利要求1所述的方法，其中所述衬底包括在所述衬底上方限定掺杂剂窗的图案化掩模层，并且其中所述硼掺杂剂层沉积为在所述掺杂剂窗中直接接触所述衬底。
9.根据权利要求1所述的方法，其中所述衬底包含Si、Ge、In、Ga、As、Sb、GaAs、InGaAs、InGaSb或SixGe1-x，其中0<x<1。
10.一种用于在衬底中形成超浅硼(B)掺杂剂区域的方法，所述方法包括：
通过原子层沉积(ALD)来沉积直接接触所述衬底的硼掺杂剂层，所述硼掺杂剂层包含通过硼酰胺前体或有机硼前体和反应物气体的交替气态性暴露而形成的氧化物、氮化物或氧氮化物；
对所述硼掺杂剂层进行图案化；以及
利用热处理通过使硼从所述图案化的硼掺杂剂层扩散到所述衬底中而在所述衬底中形成所述超浅硼掺杂剂区域，
其中所述超浅硼掺杂剂区域的厚度在1nm和10nm之间。
11.根据权利要求10所述的方法，其中所述硼掺杂剂层包含所述氧化物，并且所述反应物气体包括H2O、O2或O3或者其两种或更多种的组合。
12.根据权利要求10所述的方法，其中所述硼掺杂剂层包含所述氮化物，并且所述反应物气体包括NH3。
13.根据权利要求10所述的方法，其中所述硼掺杂剂层包含氧氮化物，并且所述反应物气体包括：a)H2O、O2或O3，以及NH3；或者b)NO、NO2或N2O，以及任选地NH3和H2O、O2、O3中的一种或更多种。
14.根据权利要求10所述的方法，其中所述衬底包括在所述衬底上方限定掺杂剂窗的图案化掩模层，并且所述硼掺杂剂层沉积为在所述掺杂剂窗中直接接触所述衬底。
15.一种用于形成超浅硼(B)掺杂剂区域的方法，所述方法包括：
提供包括凸出特征和凹陷特征的衬底；
共形沉积直接接触所述凸出特征或直接接触所述凹陷特征的内部的硼掺杂剂层，其中所述硼掺杂剂层包含通过原子层沉积(ALD)利用硼酰胺前体或有机硼前体和反应物气体的交替气态性暴露而沉积的氧化物、氮化物或氧氮化物；
对所述硼掺杂剂层进行图案化；以及
利用热处理通过使硼从图案化的硼掺杂剂层扩散到所述凸出特征中或所述凹陷特征中的所述衬底中而在所述凸出特征中或在所述凹陷特征中形成所述超浅硼掺杂剂区域，
其中所述超浅硼掺杂剂区域的厚度在1nm和10nm之间。
16.根据权利要求15所述的方法，还包括：
从所述衬底中移除所述图案化的硼掺杂剂层。
17.根据权利要求15所述的方法，其中所述硼掺杂剂层包含所述氧化物，并且所述反应物气体包括H2O、O2或O3或者其两种或更多种的组合。
18.根据权利要求15所述的方法，其中所述硼掺杂剂层包含氮化物，并且所述反应物气体包括NH3。
19.根据权利要求15所述的方法，其中所述硼掺杂剂层包含氧氮化物，并且所述反应物气体包括：a)H2O、O2或O3，以及NH3；或者b)NO、NO2或N2O，以及任选地NH3和H2O、O2、O3中的一种或更多种。
20.根据权利要求15所述的方法，其中所述硼酰胺包括LnB(NR1R2)3形式的硼化合物，其中L为中性路易斯碱，n为0或1，并且R1和R2中的每个选自烷基、芳基、氟烷基、氟芳基、烷氧基烷基和氨基烷基。
21.一种用于在衬底中形成超浅掺杂剂区域的方法，所述方法包括：
沉积直接接触所述衬底的掺杂剂层，所述掺杂剂层包含氧化物、氮化物或氧氮化物，其中所述掺杂剂层包含选自铝(Al)、镓(Ga)、铟(In)、铊(Tl)、氮(N)、磷(P)、砷(As)、锑(Sb)和铋(Bi)中的掺杂剂；
对所述掺杂剂层进行图案化；以及
利用热处理通过使所述掺杂剂从图案化的掺杂剂层扩散到所述衬底中而在所述衬底中形成所述超浅掺杂剂区域，
其中所述超浅掺杂剂区域的厚度在1nm和10nm之间。
22.根据权利要求21所述的方法，还包括：
从所述衬底移除所述图案化的掺杂剂层。
23.根据权利要求21所述的方法，还包括：
在所述掺杂剂层上或在所述图案化的掺杂剂层上沉积盖层。
24.根据权利要求23所述的方法，还包括：
从所述衬底移除所述图案化的掺杂剂层和所述盖层。
25.根据权利要求21所述的方法，其中所述掺杂剂层包含通过原子层沉积(ALD)利用包括H2O、O2或O3或者其两种或更多种的组合的反应物气体而沉积的氧化物。
26.根据权利要求21所述的方法，其中所述掺杂剂层包含通过原子层沉积(ALD)利用包括NH3的反应物气体而沉积的氮化物。
27.根据权利要求21所述的方法，其中所述掺杂剂层包含通过原子层沉积(ALD)利用反应物气体而沉积的氧氮化物，所述反应物气体包括a)H2O、O2或O3，以及NH3；或者b)NO、NO2或N2O，以及任选地NH3和H2O、O2、O3中的一种或更多种。
28.根据权利要求21所述的方法，其中所述衬底包含Si、Ge、In、Ga、As、Sb、GaAs、InGaAs、InGaSb或SixGe1-x，其中0<x<1。
29.根据权利要求21所述的方法，其中所述掺杂剂层的厚度为4nm或更小。
30.根据权利要求21所述的方法，其中所述衬底包括在所述衬底上方限定掺杂剂窗的图案化掩模层，并且在所述掺杂剂窗中沉积直接接触所述衬底的所述掺杂剂层。
31.一种用于在凸出特征中形成超浅掺杂剂区域的方法，所述方法包括：
提供包含所述凸出特征的衬底；
共形沉积直接接触所述凸出特征的掺杂剂层，其中所述掺杂剂层包含选自铝(Al)、镓(Ga)、铟(In)、铊(Tl)、氮(N)、磷(P)、砷(As)、锑(Sb)和铋(Bi)中的掺杂剂；
对所述掺杂剂层进行图案化；以及
利用热处理通过使所述掺杂剂从图案化的掺杂剂层扩散到所述凸出特征中而在所述凸出特征中形成所述超浅掺杂剂区域，
其中所述超浅掺杂剂区域的厚度在1nm和10nm之间。
32.根据权利要求31所述的方法，还包括：
从所述衬底移除所述图案化的掺杂剂层。
33.根据权利要求31所述的方法，所述掺杂剂层包含通过原子层沉积(ALD)利用反应物气体沉积的氧化物、氮化物或氧氮化物。
34.根据权利要求33所述的方法，其中所述掺杂剂层包含所述氧化物，并且所述反应物气体包括H2O、O2或O3或者其两种或更多种的组合。
35.根据权利要求33所述的方法，其中所述掺杂剂层包含所述氮化物，并且所述反应物气体包括NH3。
36.根据权利要求33所述的方法，其中所述掺杂剂层包含所述氧氮化物，并且所述反应物气体包括：a)H2O、O2或O3，以及NH3；或者b)NO、NO2或N2O，以及任选地NH3和H2O、O2、O3中的一种或更多种。
37.一种用于在衬底中形成超浅掺杂剂区域的方法，所述方法包括：
通过原子层沉积(ALD)来沉积直接接触所述衬底的包含第一掺杂剂的第一掺杂剂层；
对所述第一掺杂剂层进行图案化；
通过ALD沉积相邻于图案化的所述第一掺杂剂层的直接接触所述衬底的包含第二掺杂剂的第二掺杂剂层，所述第一掺杂剂层和所述第二掺杂剂层包含氧化物、氮化物或氧氮化物，其中所述第一掺杂剂层和所述第二掺杂剂层包含n型掺杂剂或p型掺杂剂，附带条件为：所述第一掺杂剂层或所述第二掺杂剂层不包含相同的掺杂剂，并且其中所述n型掺杂剂和所述p型掺杂剂选自：硼(B)、铝(Al)、镓(Ga)、铟(In)、铊(Tl)、氮(N)、磷(P)、砷(As)、锑(Sb)和铋(Bi)；以及
通过热处理使所述第一掺杂剂从所述第一掺杂剂层扩散到所述衬底中以在所述衬底中形成第一超浅掺杂剂区域，并且通过热处理使所述第二掺杂剂从所述第二掺杂剂层扩散到所述衬底中以在所述衬底中形成第二超浅掺杂剂区域，
其中所述超浅掺杂剂区域的厚度在1nm和10nm之间。
38.根据权利要求37所述的方法，还包括：
从所述衬底移除图案化的所述第一掺杂剂层和所述第二掺杂剂层。
39.根据权利要求37所述的方法，还包括：
在所述图案化的第一掺杂剂层上形成盖层。
40.根据权利要求37所述的方法，还包括：
在所述图案化的第一掺杂剂层上形成图案化的盖层，在所述图案化的盖层上形成图案化的虚设栅电极层以及形成邻接所述图案化的虚设栅电极层、所述图案化的盖层和所述图案化的第一掺杂剂层的第一侧壁间隔物。
41.根据权利要求40所述的方法，还包括：
在所述扩散之后，移除所述第二掺杂剂层，并且形成邻接所述第一侧壁间隔物和所述第二超浅掺杂剂区域的第二侧壁间隔物。
42.一种用于在衬底中形成超浅掺杂剂区域的方法，所述方法包括：
在所述衬底上形成图案化的层、在所述图案化的层上形成图案化的盖层以及形成邻接所述衬底、所述图案化的盖层和所述图案化的层的侧壁间隔物；
通过原子层沉积(ALD)沉积相邻于所述侧壁间隔物的直接接触所述衬底的包含第一掺杂剂的第一掺杂剂层；
在所述第一掺杂剂层上沉积第一盖层；
对所述第一盖层和所述第一掺杂剂层进行平坦化；
移除所述图案化的盖层和所述图案化的层；
相邻于所述侧壁间隔物沉积直接接触所述衬底的包含第二掺杂剂的第二掺杂剂层；
在所述第二掺杂剂层上沉积第二盖层，所述第一掺杂剂层和所述第二掺杂剂层包含氧化物、氮化物或氧氮化物，其中所述第一掺杂剂层和所述第二掺杂剂层包含n型掺杂剂或p型掺杂剂，附带条件为：所述第一掺杂剂层或所述第二掺杂剂层不包含相同的掺杂剂，并且其中所述n型掺杂剂和所述p型掺杂剂选自：硼(B)、铝(Al)、镓(Ga)、铟(In)、铊(Tl)、氮(N)、磷(P)、砷(As)、锑(Sb)和铋(Bi)；以及
通过热处理使所述第一掺杂剂从所述第一掺杂剂层扩散到所述衬底中以在所述衬底中形成第一超浅掺杂剂区域，并且通过热处理使所述第二掺杂剂从所述第二掺杂剂层扩散到所述衬底中以在所述衬底中形成第二超浅掺杂剂区域，
其中所述超浅掺杂剂区域的厚度在1nm和10nm之间。
43.根据权利要求42所述的方法，还包括：
对所述第二盖层和所述第二掺杂剂层进行平坦化。
CN201280015501.6A 2011-03-31 2012-03-30 用于通过固相扩散形成超浅掺杂区域的方法 Expired - Fee Related CN103477419B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US13/077,721 US8569158B2 (en) 2011-03-31 2011-03-31 Method for forming ultra-shallow doping regions by solid phase diffusion
US13/077,721 2011-03-31
US13/077,688 2011-03-31
US13/077,688 US8580664B2 (en) 2011-03-31 2011-03-31 Method for forming ultra-shallow boron doping regions by solid phase diffusion
PCT/US2012/031410 WO2012135599A1 (en) 2011-03-31 2012-03-30 Method for forming ultra-shallow doping regions by solid phase diffusion

Publications (2)

Publication Number Publication Date
CN103477419A CN103477419A (zh) 2013-12-25
CN103477419B true CN103477419B (zh) 2017-07-07

Family

ID=46931932

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280015501.6A Expired - Fee Related CN103477419B (zh) 2011-03-31 2012-03-30 用于通过固相扩散形成超浅掺杂区域的方法

Country Status (4)

Country Link
JP (1) JP6085592B2 (zh)
KR (2) KR20140023960A (zh)
CN (1) CN103477419B (zh)
WO (1) WO2012135599A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9245754B2 (en) * 2014-05-28 2016-01-26 Mark E. Granahan Simplified charge balance in a semiconductor device
CN104282556B (zh) * 2014-06-23 2017-06-23 上海先进半导体制造股份有限公司 双极型晶体管发射极的掺杂方法
US9640400B1 (en) * 2015-10-15 2017-05-02 Applied Materials, Inc. Conformal doping in 3D si structure using conformal dopant deposition
CN106960790A (zh) * 2016-01-11 2017-07-18 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置
US10068981B2 (en) * 2016-03-02 2018-09-04 Lam Research Corporation Rare earth metal surface-activated plasma doping on semiconductor substrates
US10032628B2 (en) * 2016-05-02 2018-07-24 Asm Ip Holding B.V. Source/drain performance through conformal solid state doping
JP6630237B2 (ja) 2016-06-06 2020-01-15 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置及びプログラム
US9881918B1 (en) * 2016-09-30 2018-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. Forming doped regions in semiconductor strips
US10522354B2 (en) * 2017-06-08 2019-12-31 Lam Research Corporation Antimony co-doping with phosphorus to form ultrashallow junctions using atomic layer deposition and annealing
CN107369622B (zh) * 2017-06-30 2020-02-14 上海集成电路研发中心有限公司 一种超浅结的制备方法
JP6988216B2 (ja) * 2017-07-12 2022-01-05 富士電機株式会社 半導体装置の製造方法
US11373871B2 (en) * 2018-11-21 2022-06-28 Applied Materials, Inc. Methods and apparatus for integrated selective monolayer doping

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07162014A (ja) * 1993-12-07 1995-06-23 Honda Motor Co Ltd 半導体装置の製造方法
JP2000091254A (ja) * 1998-09-11 2000-03-31 Oki Electric Ind Co Ltd Ｚｎ固相拡散方法およびこれを用いた発光素子

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS551117A (en) * 1978-06-16 1980-01-07 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
JPH01165113A (ja) * 1987-12-21 1989-06-29 Seiko Instr & Electron Ltd 拡散層の形成方法
JPH097962A (ja) * 1995-06-15 1997-01-10 Hitachi Ltd ボロン不純物層形成方法およびそれを用いて製造された半導体装置
US5994209A (en) * 1996-11-13 1999-11-30 Applied Materials, Inc. Methods and apparatus for forming ultra-shallow doped regions using doped silicon oxide films
JP2003158263A (ja) * 2001-11-26 2003-05-30 Hitachi Ltd 半導体装置の製造方法
JP2004031529A (ja) * 2002-06-25 2004-01-29 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2006093216A (ja) * 2004-09-21 2006-04-06 Toshiba Corp 半導体装置
KR100704380B1 (ko) * 2005-12-06 2007-04-09 한국전자통신연구원 반도체 소자 제조 방법
US7968440B2 (en) * 2008-03-19 2011-06-28 The Board Of Trustees Of The University Of Illinois Preparation of ultra-shallow semiconductor junctions using intermediate temperature ramp rates and solid interfaces for defect engineering

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07162014A (ja) * 1993-12-07 1995-06-23 Honda Motor Co Ltd 半導体装置の製造方法
JP2000091254A (ja) * 1998-09-11 2000-03-31 Oki Electric Ind Co Ltd Ｚｎ固相拡散方法およびこれを用いた発光素子

Also Published As

Publication number Publication date
CN103477419A (zh) 2013-12-25
JP6085592B2 (ja) 2017-02-22
KR20140023960A (ko) 2014-02-27
JP2014513416A (ja) 2014-05-29
KR20180070713A (ko) 2018-06-26
WO2012135599A1 (en) 2012-10-04
KR101932897B1 (ko) 2018-12-27

Similar Documents

Publication Publication Date Title
CN103477419B (zh) 用于通过固相扩散形成超浅掺杂区域的方法
US9012316B2 (en) Method for forming ultra-shallow boron doping regions by solid phase diffusion
TWI478215B (zh) 藉由固相擴散形成超淺摻雜區域之方法
US11749756B2 (en) Method for manufacturing semiconductor device
CN105097556B (zh) FinFET及其制造方法
KR100646296B1 (ko) 반도체 장치 및 그 제조 방법
CN101097949A (zh) 具有栅叠层的半导体结构和制造这种半导体结构的方法
TWI609413B (zh) 在基板上形成分子摻雜物單層之方法
JP2004158487A (ja) 半導体装置の製造方法
CN104769724B (zh) 具有多个电荷存储层的存储器晶体管
US20130032897A1 (en) Mosfet gate electrode employing arsenic-doped silicon-germanium alloy layer
US20230058186A1 (en) Ultra-shallow dopant and ohmic contact regions by solid state diffusion
JP2005032908A (ja) 薄膜の形成方法
US20230061683A1 (en) Method of Forming 3-Dimensional Spacer
KR20120089147A (ko) 반도체 소자의 제조 방법
US11942533B2 (en) Channel structures for semiconductor devices
TW201840889A (zh) 用於半導體表面之氣相鈍化的系統及方法
Baik et al. Enhancement of the Characteristics of the ALD HfO2 Film by Using the High-pressure D2 Annealing

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170707

CF01 Termination of patent right due to non-payment of annual fee