JP2014513416A - 固相拡散により極浅ドーピング領域を形成する方法 - Google Patents

固相拡散により極浅ドーピング領域を形成する方法 Download PDF

Info

Publication number
JP2014513416A
JP2014513416A JP2014502829A JP2014502829A JP2014513416A JP 2014513416 A JP2014513416 A JP 2014513416A JP 2014502829 A JP2014502829 A JP 2014502829A JP 2014502829 A JP2014502829 A JP 2014502829A JP 2014513416 A JP2014513416 A JP 2014513416A
Authority
JP
Japan
Prior art keywords
dopant
layer
substrate
boron
patterned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014502829A
Other languages
English (en)
Other versions
JP6085592B2 (ja
Inventor
ディー クラーク，ロバート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/077,721 external-priority patent/US8569158B2/en
Priority claimed from US13/077,688 external-priority patent/US8580664B2/en
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JP2014513416A publication Critical patent/JP2014513416A/ja
Application granted granted Critical
Publication of JP6085592B2 publication Critical patent/JP6085592B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66356—Gated diodes, e.g. field controlled diodes [FCD], static induction thyristors [SITh], field controlled thyristors [FCTh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)

Abstract

基板内に極浅（ウルトラシャロー）ドーパント領域を形成する方法を提供する。１実施形態において、当該方法は、基板と直に接触させてドーパント層を堆積することを含み、該ドーパント層は、酸化物、窒化物又は酸窒化物を有し、該ドーパント層は、ボロン（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、タリウム（Ｔｌ）、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）及びビスマス（Ｂｉ）から選択されたドーパントを含有する。当該方法は更に、ドーパント層をパターニングすることと、熱処理により、パターニングされたドーパント層から基板内にドーパントを拡散させることによって、基板内に極浅ドーパント領域を形成することとを含む。

Description

本発明は、概して半導体デバイス及びその製造方法に関し、より具体的にはドーパント層から基板層への固相拡散による極浅（ウルトラシャロー）ドーパント領域の形成に関する。
半導体産業は、所与のチップ上にますます大規模且つ複雑な回路を製造することへと向かうトレンドによって特徴付けられる。そのような大規模且つ複雑な回路は、回路内の個々のデバイスのサイズを縮小し、それらデバイスを相互に近付けることによって達成される。デバイス内の例えば金属酸化膜半導体（ＭＯＳ）トランジスタ又はバイポーラトランジスタなどの個々のコンポーネントの寸法が縮小され、それらデバイスコンポーネントが互いに近付けられるにつれて、向上された電気性能を得ることができる。しかしながら、有害な電界条件が生じないことを確実にするために、基板内のドープ領域の形成に注意を払わなければならない。
例えばＭＯＳデバイスのトランジスタゲートやバイポーラデバイスのエミッタ領域などのデバイスコンポーネントのサイズが小さくされるとき、半導体基板内に形成されるドープト領域のジャンクション（接合）深さも小さくされなければならない。均一なドーピングプロファイルと高い表面濃度とを兼ね備えた浅いジャンクションの形成は非常に困難であることが分かっている。一般的に使用される技術は、イオン注入装置を用いて基板内にドーパント原子を注入するものである。イオン注入を用いると、高エネルギーのドーパント原子が、基板表面に高い速度で衝突して基板内に突き進む。この方法は、適度に深いジャンクションを有するドープト領域の形成に有効であることが分かっているが、イオン注入を用いた極浅ジャンクションの形成は極めて困難である。浅い注入ジャンクションを形成するのに必要な低いエネルギーでは、エネルギーを与えられたドーパント原子の基板内での経路、及び注入の均一性の何れもが制御困難である。エネルギーを与えられたドーパント原子の注入は基板内の結晶格子を損傷し、これは修復が困難である。格子損傷に由来する転位は浅いジャンクションを横切って容易にスパイクし、ジャンクションを横切る電流リークを生じさせ得る。また、シリコン内を素速く拡散する例えばボロンなどのｐ型ドーパントのイオン注入は、それらが基板に導入された後に、ドーパント原子の過度な分散をもたらす。故に、基板内の特定の領域内に、特に基板の表面に、高度に閉じ込められたｐ型ドーパント原子の集団を形成することが困難になる。
さらに、ドープされた３次元構造を利用するトランジスタ及びメモリデバイスの新たなデバイス構造が実装されつつある。そのようなデバイスの例は、以下に限られないが、ＦｉｎＦＥＴ、トライゲートＦＥＴ、リセスチャネルトランジスタ（ＲＣＡＴ）、及び混載ダイナミックランダムアクセスメモリ（ＥＤＲＡＭ）トレンチを含む。これらの構造を均一にドープするためには、コンフォーマルなドーピング法を有することが望ましい。イオン注入プロセスは事実上ラインオブサイトであり、故に、フィン構造及びトレンチ構造を均一にドープするには特別な基板方位を必要とする。また、高いデバイス密度においては、陰影（シャドーイング）効果が、イオン注入技術によるフィン構造の均一なドーピングを極めて困難にし、あるいは不可能にさえする。従来のプラズマドーピング及び原子層ドーピングは、３次元半導体構造の実演されたコンフォーマルドーピング技術であるが、それらは各々、理想条件下で利用可能にされ得るドーパント密度及び深さの範囲に限られたものである。本発明の実施形態により、これらの困難性の幾つかを解決する極浅ドーピング領域の形成方法が提供される。
ボロンドーパント層から基板層内への固相拡散による極浅ボロンドーパント領域形成に関する複数の実施形態が開示される。そのドーパント領域は、平面状の基板内、基板上の隆起した造形部（隆起フィーチャ）内、あるいは基板内の凹状にされた造形部（凹状フィーチャ）内に形成され得る。
一実施形態によれば、基板内に極浅ボロン（Ｂ）ドーパント領域を形成する方法が提供される。当該方法は、原子層成長（ＡＬＤ）により、前記基板と直に接触させてボロンドーパント層を堆積することを含み、該ボロンドーパント層は、ボロンアミド前駆体若しくは有機ボロン前駆体の気体暴露と、反応ガスの気体暴露とを交互に行うことによって形成された、酸化物、窒化物又は酸窒化物を有する。当該方法は更に、前記ボロンドーパント層をパターニングすることと、前記パターニングされたボロンドーパント層から前記基板内に熱処理によってボロンを拡散させることによって、前記基板内に極浅ボロンドーパント領域を形成することとを含む。
一部の実施形態によれば、隆起フィーチャ内、又は基板内の凹状フィーチャ内に、極浅ボロン（Ｂ）ドーパント領域を形成する方法が提供される。
他の一実施形態によれば、基板内に極浅ボロン（Ｂ）ドーパント領域を形成する方法が提供される。当該方法は、原子層成長（ＡＬＤ）により、前記基板と直に接触させてボロンドーパント層を堆積することと、前記ボロンドーパント層の上にキャップ層を堆積することとを含み、該ボロンドーパント層は４ｎｍ以下の厚さを有し、且つ該ボロンドーパント層は、ボロンアミド前駆体若しくは有機ボロン前駆体の気体暴露と、反応ガスの気体暴露とを交互に行うことによって形成された、酸化物、窒化物又は酸窒化物を有する。当該方法は更に、前記ボロンドーパント層及び前記キャップ層をパターニングすることと、前記パターニングされたボロンドーパント層から前記基板内に熱処理によってボロンを拡散させることによって、前記基板内に極浅ボロンドーパント領域を形成することと、前記パターニングされたボロンドーパント層及び前記パターニングされたキャップ層を前記基板から除去することとを含む。
一実施形態によれば、基板内に極浅ドーパント領域を形成する方法が提供される。当該方法は、前記基板と直に接触させてドーパント層を堆積し、該ドーパント層は、酸化物、窒化物又は酸窒化物を有し、該ドーパント層は、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、タリウム（Ｔｌ）、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）及びビスマス（Ｂｉ）から選択されたドーパントを含有し、前記ドーパント層をパターニングし、且つ前記パターニングされたドーパント層から前記基板内に熱処理によって前記ドーパントを拡散させることによって、前記基板内に極浅ドーパント領域を形成することを含む。一部の実施形態によれば、隆起フィーチャ内、又は基板内の凹状フィーチャ内に、極浅ドーパント領域を形成する方法が提供される。
他の一実施形態によれば、基板内に極浅ドーパント領域を形成する方法が提供される。当該方法は、前記基板と直に接触させて、原子層成長（ＡＬＤ）により、第１のドーパントを含有する第１のドーパント層を堆積し、該第１のドーパント層をパターニングすることを含む。当該方法は更に、前記パターニングされた第１のドーパント層に隣接する前記基板と直に接触させて、ＡＬＤにより、第２のドーパントを含有する第２のドーパント層を堆積することを含み、前記第１及び第２のドーパント層は、酸化物、窒化物又は酸窒化物を有し、前記第１及び第２のドーパント層は、ｎ型ドーパント又はｐ型ドーパントを含有し、ただし、前記第１のドーパント層と前記第２のドーパント層とで同じドーパントを含有せず、前記ｎ型ドーパント及び前記ｐ型ドーパントは、ボロン（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、タリウム（Ｔｌ）、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）及びビスマス（Ｂｉ）から選択される。当該方法は更に、熱処理により、前記第１のドーパント層から前記基板内に前記第１のドーパントを拡散させて、前記基板内に第１の極浅ドーパント領域を形成し、且つ該熱処理により、前記第２のドーパント層から前記基板内に前記第２のドーパントを拡散させて、前記基板内に第２の極浅ドーパント領域を形成することを含む。
更なる他の一実施形態によれば、基板内に極浅ドーパント領域を形成する方法が提供される。当該方法は、前記基板の上のパターニングされた層、該パターニングされた層の上のパターニングされたキャップ層、及び、前記基板と、前記パターニングされたキャップ層と、前記パターニングされた層とに隣接するサイドウォールスペーサを形成し、前記サイドウォールスペーサに隣接する前記基板と直に接触させて、原子層成長（ＡＬＤ）により、第１のドーパントを含有する第１のドーパント層を堆積し、前記第１のドーパント層の上に第１のキャップ層を堆積し、前記第１のキャップ層及び前記第１のドーパント層を平坦化することを含む。当該方法は更に、前記パターニングされたキャップ層及び前記パターニングされた層を除去し、前記サイドウォールスペーサに隣接する前記基板と直に接触させて、第２のドーパントを含有する第２のドーパント層を堆積し、前記第２のドーパント層の上に第２のキャップ層を堆積することを含み、前記第１及び第２のドーパント層は、酸化物、窒化物又は酸窒化物を有し、前記第１及び第２のドーパント層は、ｎ型ドーパント又はｐ型ドーパントを含有し、ただし、前記第１のドーパント層と前記第２のドーパント層とで同じドーパントを含有せず、前記ｎ型ドーパント及び前記ｐ型ドーパントは、ボロン（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、タリウム（Ｔｌ）、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）及びビスマス（Ｂｉ）から選択される。当該方法は更に、熱処理により、前記第１のドーパント層から前記基板内に前記第１のドーパントを拡散させて、前記基板内に第１の極浅ドーパント領域を形成し、且つ該熱処理により、前記第２のドーパント層から前記基板内に前記第２のドーパントを拡散させて、前記基板内に第２の極浅ドーパント領域を形成することを含む。
本発明の一実施形態に従った基板内に極浅ドーパント領域を形成するためのプロセスフローを示す模式的な断面図である。 本発明の一実施形態に従った基板内に極浅ドーパント領域を形成するためのプロセスフローを示す模式的な断面図である。 本発明の一実施形態に従った基板内に極浅ドーパント領域を形成するためのプロセスフローを示す模式的な断面図である。 本発明の一実施形態に従った基板内に極浅ドーパント領域を形成するためのプロセスフローを示す模式的な断面図である。 本発明の一実施形態に従った基板内に極浅ドーパント領域を形成するためのプロセスフローを示す模式的な断面図である。 本発明の他の一実施形態に従った基板内に極浅ドーパント領域を形成するためのプロセスフローを示す模式的な断面図である。 本発明の他の一実施形態に従った基板内に極浅ドーパント領域を形成するためのプロセスフローを示す模式的な断面図である。 本発明の他の一実施形態に従った基板内に極浅ドーパント領域を形成するためのプロセスフローを示す模式的な断面図である。 本発明の他の一実施形態に従った基板内に極浅ドーパント領域を形成するためのプロセスフローを示す模式的な断面図である。 本発明の他の一実施形態に従った基板内に極浅ドーパント領域を形成するためのプロセスフローを示す模式的な断面図である。 本発明の更なる他の一実施形態に従った基板内に極浅ドーパント領域を形成するためのプロセスフローを示す模式的な断面図である。 本発明の更なる他の一実施形態に従った基板内に極浅ドーパント領域を形成するためのプロセスフローを示す模式的な断面図である。 本発明の更なる他の一実施形態に従った基板内に極浅ドーパント領域を形成するためのプロセスフローを示す模式的な断面図である。 本発明の更なる他の一実施形態に従った基板内に極浅ドーパント領域を形成するためのプロセスフローを示す模式的な断面図である。 本発明のより更なる他の一実施形態に従った基板内に極浅ドーパント領域を形成するためのプロセスフローを示す模式的な断面図である。 本発明のより更なる他の一実施形態に従った基板内に極浅ドーパント領域を形成するためのプロセスフローを示す模式的な断面図である。 本発明のより更なる他の一実施形態に従った基板内に極浅ドーパント領域を形成するためのプロセスフローを示す模式的な断面図である。 本発明のより更なる他の一実施形態に従った基板内に極浅ドーパント領域を形成するためのプロセスフローを示す模式的な断面図である。 本発明のより更なる他の一実施形態に従った基板内に極浅ドーパント領域を形成するためのプロセスフローを示す模式的な断面図である。 本発明のより更なる他の一実施形態に従った基板内に極浅ドーパント領域を形成するためのプロセスフローを示す模式的な断面図である。 本発明の他の一実施形態に従った基板内に極浅ドーパント領域を形成するためのプロセスフローを示す模式的な断面図である。 本発明の他の一実施形態に従った基板内に極浅ドーパント領域を形成するためのプロセスフローを示す模式的な断面図である。 本発明の他の一実施形態に従った基板内に極浅ドーパント領域を形成するためのプロセスフローを示す模式的な断面図である。 本発明の他の一実施形態に従った基板内に極浅ドーパント領域を形成するためのプロセスフローを示す模式的な断面図である。 本発明の他の一実施形態に従った基板内に極浅ドーパント領域を形成するためのプロセスフローを示す模式的な断面図である。 本発明の実施形態が適用され得る隆起フィーチャを示す模式的な断面図である。 図６Ａの隆起フィーチャ上に堆積されたコンフォーマルドーパント層を示す模式的な断面図である。 本発明の実施形態が適用され得る凹状フィーチャを示す模式的な断面図である。 図７Ａの凹状フィーチャ内に堆積されたコンフォーマルドーパント層を示す模式的な断面図である。
ドーパント層から基板層内への固相拡散によって半導体デバイスに極浅ドーパント領域を形成する方法が、様々な実施形態にて開示される。該ドーパント領域は、例えば、プレーナトランジスタ、ＦｉｎＦＥＴ、又はトライゲートＦＥＴの、極めて浅いソース−ドレインエクステンションを含み得る。極浅ドーパント領域形成のその他の用途は、置換ゲートプロセスフローにおける、及びＦｉｎＦＥＴ又は極薄（extremely thin）シリコン・オン・インシュレータ（ＥＴ−ＳＯＩ）デバイスの、チャネルドーピングを含み得る。例えば、ゲルマニウム・オン・インシュレータ（ＧｅＯＩ）デバイス若しくはＧｅ ＦｉｎＦＥＴ、及びＧａＡｓ、ＩｎＧａＡｓ若しくはＩｎＧａＳｂのＦｉｎＦＥＴなどのＩＩＩ−Ｖ族チャネルデバイスなど、その他の極薄半導体チャネルを備えるデバイスも、開示の方法を用いてドープされ得る。また、例えばＥＤＲＡＭデバイスなどの、非晶質Ｓｉ層又は多結晶Ｓｉ層内に形成されるデバイスも、Ｓｉドーピングレベルを調整するために開示の方法を利用し得る。
当業者が認識するように、様々な実施形態は、具体的詳細事項の１つ以上を用いずに実施されてもよいし、その他の置き換え用いて、且つ／或いは更なる方法、材料若しくは構成要素を用いて実施されてもよい。また、本発明の様々な実施形態の耐用を不明瞭にしたいよう、周知の構造、材料又は操作については詳細に図示したり説明したりはしない。同様に、具体的な数、材料及び構成が、本発明の十分な理解を提供するために説明目的で述べられるものである。また、理解されるように、図面に示される様々な実施形態は、例示のために描写されたものであり、必ずしも縮尺通りに描かれていない。
本明細書の全体を通しての“一実施形態”への言及は、その実施形態に関して説明される特定の機能、構造、材料又は特徴が本発明の少なくとも１つの実施形態に含まれることを意味するものであり、それらが全ての実施形態に存在することを表すものではない。故に、本明細書全体を通して様々な箇所に“一実施形態において”というフレーズが現れることは、必ずしも本発明の同一の実施形態について言及するものではない。
図１Ａ−１Ｅは、本発明の一実施形態に従った基板内に極浅ドーパント領域を形成するためのプロセスフローの模式的な断面図を示している。図１Ａは、基板１００の模式的な断面図を示している。基板１００は如何なるサイズのものであってもよく、例えば、２００ｍｍ基板、３００ｍｍ基板、又は更に大きい基板とし得る。一実施形態によれば、基板１００は、例えば結晶Ｓｉ、多結晶Ｓｉ又は非晶質ＳｉといったＳｉを含有し得る。一例において、基板１００は引っ張り歪みＳｉ層とすることができる。他の一実施形態によれば、基板１００はＧｅ又はＳｉｘＧｅ１−ｘ化合物を含有し得る。ただし、ｘはＳｉの原子分率であり、１−ｘはＧｅの原子分率であり、０＜ｘ＜１である。代表的なＳｉｘＧｅ１−ｘ化合物は、Ｓｉ０．１Ｇｅ０．９、Ｓｉ０．２Ｇｅ０．８、Ｓｉ０．３Ｇｅ０．７、Ｓｉ０．４Ｇｅ０．６、Ｓｉ０．５Ｇｅ０．５、Ｓｉ０．６Ｇｅ０．４、Ｓｉ０．７Ｇｅ０．３、Ｓｉ０．８Ｇｅ０．２、及びＳｉ０．９Ｇｅ０．１を含む。一例において、基板１００は、圧縮歪みＧｅ層、又は緩和Ｓｉ０．５Ｇｅ０．５バッファ層上に堆積された引っ張り歪みＳｉｘＧｅ１−ｘ（ｘ＞０．５）とすることができる。一部の実施形態によれば、基板１００はシリコン・オン・インシュレータ（ＳＯＩ）を含むことができる。
図１Ｂは、原子層成長（ＡＬＤ）によって基板１００と直に接触して堆積され得るドーパント層１０２を示しており、その後、ドーパント層１０２上にキャップ層１０４が堆積され得る。一部の例において、キャップ層１０４は、図１Ｂ−１Ｄの膜構造から省かれてもよい。ドーパント層１０２は、酸化物（オキサイド）層（例えば、ＳｉＯ２）、窒化物（ナイトライド）層（例えば、ＳｉＮ）、若しくは酸窒化物（オキシナイトライド）層（例えば、ＳｉＯＮ）、又はこれらのうちの２つ以上の組合せを含み得る。ドーパント層１０２は、元素の周期表のＩＩＩＡ族：ボロン（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）及びタリウム（Ｔｌ）；並びにＶＡ族：窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）及びビスマス（Ｂｉ）からの１つ以上のドーパントを含むことができる。一部の実施形態によれば、ドーパント層１０２は、例えば約０．５原子％と約５原子％との間といった低いドーパント濃度のドーパントを含有し得る。他の実施形態によれば、ドーパント層１０２は、例えば約５原子％と約２０原子％との間といった中程度のドーパント濃度のドーパントを含有し得る。更なる他の実施形態によれば、ドーパント層は、例えば２０原子％を超える高いドーパント濃度のドーパントを含有し得る。一部の例において、ドーパント層１０２の厚さは、４ナノメートル（ｎｍ）又はそれ未満、例えば、１ｎｍと４ｎｍとの間、２ｎｍと４ｎｍとの間、又は３ｎｍと４ｎｍとのとし得る。しかしながら、その他の厚さが使用されてもよい。
他の実施形態によれば、ドーパント層１０２は、酸化物層、窒化物層又は酸窒化物層の形態のドープされたｈｉｇｈ−ｋ誘電体材料を含有することができ、あるいはそれで構成されることができる。ｈｉｇｈ−ｋ誘電体材料内のドーパントは、上述のドーパントの一覧から選択され得る。ｈｉｇｈ−ｋ誘電体材料は、アルカリ土類元素、希土類元素、元素周期表のＩＩＩＡ族、ＩＶＡ族及びＩＶＢ族の元素から選択される１つ以上の金属元素を含有することができる。アルカリ土類金属元素は、ベリリウム（Ｂｅ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、及びバリウム（Ｂａ）を含む。代表的な酸化物は、酸化マグネシウム、酸化カルシウム、及び酸化バリウム、並びにこれらの組合せを含む。希土類金属元素は、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、ルテチウム（Ｌｕ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、及びイッテルビウム（Ｙｂ）からなる群から選択され得る。ＩＶＢ族元素は、チタン（Ｔｉ）、ハフニウム（Ｈｆ）、及びジルコニウム（Ｚｒ）を含む。本発明の一部の実施形態によれば、ｈｉｇｈ−ｋ誘電体材料は、ＨｆＯ２、ＨｆＯＮ、ＨｆＳｉＯＮ、ＺｒＯ２、ＺｒＯＮ、ＺｒＳｉＯＮ、ＴｉＯ２、ＴｉＯＮ、Ａｌ２Ｏ３、Ｌａ２Ｏ３、Ｗ２Ｏ３、ＣｅＯ２、Ｙ２Ｏ３、若しくはＴａ２Ｏ５、又はこれらのうちの２つ以上の組合せを含有し得る。しかしながら、その他の誘電体材料も意図され、且つ使用され得る。ｈｉｇｈ−ｋ誘電体材料のＡＬＤで使用され得る前駆体ガスは米国特許第７７７２０７３号に記載されており、その全内容をここに援用する。
キャップ層１０４は、酸化物層、窒化物層、又は酸窒化物層とすることができ、Ｓｉ、及び／又は上述のｈｉｇｈ−ｋ誘電体材料のうちの１つ以上を含み得る。キャップ層１０４は、例えば、化学気相成長（ＣＶＤ）又はＡＬＤによって堆積され得る。一部の例において、キャップ層１０４の厚さは、１ｎｍと１００ｎｍとの間、２ｎｍと５０ｎｍとの間、又は２ｎｍと２０ｎｍとの間とし得る。
本発明の実施形態によれば、図１Ｂに示された膜構造は、図１Ｃに模式的に示すパターニングされた膜構造を形成するようにパターニングされ得る。例えば、従来からのフォトリソグラフィパターニング・エッチング法を用いて、パターニングされたドーパント層１０６及びパターニングされたキャップ層１０８が形成され得る。
その後、図１Ｃのパターニングされた膜構造は、パターニングされたドーパント層１０６から基板１００内にドーパント１１０（例えば、Ｂ、Ａｌ、Ｇａ、Ｉｎ、Ｔｌ、Ｎ、Ｐ、Ａｓ、Ｓｂ、又はＢｉ）を拡散させて、パターニングされたドーパント層１０６の下の基板１００内に極浅ドーパント領域１１２を形成するように熱処理され得る（図１Ｄ）。この熱処理は、不活性雰囲気（例えば、アルゴン（Ａｒ）又は窒素（Ｎ２））内又は酸化雰囲気（例えば、酸素（Ｏ２）又は水蒸気（Ｈ２Ｏ））内で基板１００を１００℃と１０００℃との間の温度まで１０秒と１０分との間の時間だけ加熱することを含み得る。一部の熱処理例は、１００℃と５００℃との間の基板温度、２００℃と５００℃との間の基板温度、３００℃と５００℃との間の基板温度、及び４００℃と５００℃との間の基板温度を含む。他の例は、５００℃と１０００℃との間の基板温度、６００℃と１０００℃との間の基板温度、７００℃と１０００℃との間の基板温度、８００℃と１０００℃との間の基板温度、及び９００℃と１０００℃との間の基板温度を含む。一部の例において、この熱処理は、ラピッドサーマルアニーリング（ＲＴＡ）、スパイクアニール、又はレーザスパイクアニールを含んでいてもよい。
一部の例において、極浅ドーパント領域１１２の厚さは、１ｎｍと１０ｎｍとの間、又は２ｎｍと５ｎｍとの間とし得る。しかしながら、当業者が容易に気付くように、基板１００内の極浅ドーパント領域１１２の下側境界は、ドーパント濃度の急峻な減少ではなく、緩やかな減少によって特徴付けられてもよい。
熱処理及び極浅ドーパント領域１１２の形成の後、ドライエッチングプロセス又はウェットエッチングプロセスを用いて、パターニングされたドーパント層１０６及びパターニングされたキャップ層１０８が除去され得る。得られる構造を図１Ｅに示す。また、上記熱処理後に続いて、基板１００からエッチング残渣を除去するために、ドライあるいはウェットの洗浄プロセスが実行されてもよい。
本発明の他の一実施形態によれば、基板１００上へのドーパント層１０２の堆積に続いて、パターニングされたドーパント層を形成するようにドーパント層１０２がパターニングされ、その後、キャップ層が、パターニングされたドーパント層１０６を覆ってコンフォーマル（共形）に堆積されてもよい。その後に、その膜構造が図１Ｄ−１Ｅに示したように更に処理されて、基板１００内に極浅ドーパント領域１１２が形成され得る。
図６Ａは、本発明の実施形態が適用され得る隆起した造形部（隆起フィーチャ）６０２の模式的な断面図を示している。この例示の隆起フィーチャ６０１は基板６００上に形成されている。基板６００及び隆起フィーチャ６０１の材料は、図１Ａの基板１００に関して上述した材料のうちの１つ以上を含み得る。一例において、基板６００及び隆起フィーチャ６０１は同じ材料（例えば、Ｓｉ）を含有することができ、あるいはそれで構成されることができる。当業者が容易に認識するように、本発明の実施形態は基板上のその他の単純あるいは複雑な隆起フィーチャにも適用され得る。
図６Ｂは、図６Ａの隆起フィーチャ６０１上に堆積されたコンフォーマルなドーパント層６０２の模式的な断面図を示している。コンフォーマルドーパント層６０２の材料は、図１Ｂのドーパント層１０２に関して上述した材料のうちの１つ以上を含み得る。図６Ｂの膜構造は、その後、図１Ｃ−１Ｅに記載したのと同様に処理され得る。その処理は、例えば、ドーパント層６０２上にキャップ層（図示せず）を堆積し、必要に応じてドーパント層６０２及びキャップ層（図示せず）をパターニングし、パターニングされたドーパント層（図示せず）を熱処理して、パターニングされたドーパント層（図示せず）から基板６００内及び／又は隆起フィーチャ６０１内にドーパントを拡散させ、そして、パターニングされたドーパント層（図示せず）及びパターニングされたキャップ層（図示せず）を除去することを含む。
図７Ａは、本発明の実施形態が適用され得るリセス化された造形部（凹状フィーチャ）７０１の模式的な断面図を示している。この例示の凹状フィーチャ７０１は基板７００内に形成されている。基板７００の材料は、図１Ａの基板１００に関して上述した材料のうちの１つ以上を含み得る。一例において、基板７００はＳｉを含有することができ、あるいはＳｉからなることができる。当業者が容易に認識するように、本発明の実施形態は基板上のその他の単純あるいは複雑な凹状フィーチャにも適用され得る。
図７Ｂは、図７Ａの凹状フィーチャ７０１内に堆積されたコンフォーマルなドーパント層７０２の模式的な断面図を示している。コンフォーマルドーパント層７０２の材料は、図１Ｂのドーパント層１０２に関して上述した材料のうちの１つ以上を含み得る。図７Ｂの膜構造は、その後、図１Ｃ−１Ｅに記載したのと同様に処理され得る。その処理は、例えば、ドーパント層７０２上にキャップ層（図示せず）を堆積し、必要に応じてドーパント層７０２及びキャップ層（図示せず）をパターニングし、パターニングされたドーパント層（図示せず）を熱処理して、パターニングされたドーパント層（図示せず）から凹状フィーチャ７０１部の基板７００内にドーパントを拡散させ、そして、パターニングされたドーパント層（図示せず）及びパターニングされたキャップ層（図示せず）を除去することを含む。
図２Ａ−２Ｅは、本発明の他の一実施形態に従った基板内に極浅ドーパント領域を形成するためのプロセスフローの模式的な断面図を示している。図２Ａ−２Ｅに模式的に示される実施形態には、図１Ａ−１Ｅを参照して上述した材料（例えば、基板、ドーパント層、ドーパント、及びキャップ層の組成）、処理条件（例えば、堆積方法、及び熱処理条件）、並びにレイヤ厚のうちの１つ以上が容易に使用され得る。
図２Ａは、基板２００の模式的な断面図を示している。図２Ｂは、基板２００上に形成された、パターニングされたマスク層２０２を示しており、基板２００の上にパターニングされたマスク層２０２のドーパント窓（抜け）２０３が画成されている。パターニングされたマスク層２０２は、例えば、従来からのフォトリソグラフィパターニング・エッチング法を用いて形成されることが可能な窒化物ハードマスク（例えば、ＳｉＮハードマスク）とし得る。
図２Ｃは、ドーパント窓２０３内の基板２００と直に接触して、パターニングされたマスク層２０２の上にＡＬＤによって堆積されたドーパント層２０４と、ドーパント層２０４上に堆積されたキャップ層２０６とを示している。ドーパント層２０４はｎ型ドーパント又はｐ型ドーパントを含有し得る。一部の例において、キャップ層２０６は、図２Ｃ−２Ｄの膜構造から省かれてもよい。
その後、図２Ｃの膜構造は、ドーパント層２０４から基板２００内にドーパント２０８を拡散させて、ドーパント窓２０３内のドーパント層２０４の下の基板２００内に極浅ドーパント領域２１０を形成するように熱処理され得る（図２Ｄ）。一部の例において、極浅ドーパント領域２１０の厚さは、１ｎｍと１０ｎｍとの間、又は２ｎｍと５ｎｍとの間とし得る。しかしながら、当業者が容易に気付くように、基板２００内の極浅ドーパント領域２１０の下側境界は、ドーパント濃度の急峻な減少ではなく、緩やかな減少によって特徴付けられてもよい。
熱処理及び極浅ドーパント領域２１０の形成の後、ドライエッチングプロセス又はウェットエッチングプロセスを用いて、パターニングされたマスク層２０２、ドーパント層２０４及びキャップ層２０６が除去され得る（図２Ｅ）。また、上記熱処理後に続いて、基板２００からエッチング残渣を除去するために、ドライあるいはウェットの洗浄プロセスが実行されてもよい。
図３Ａ−３Ｄは、本発明の更なる他の一実施形態に従った基板内に極浅ドーパント領域を形成するためのプロセスフローの模式的な断面図を示している。図３Ａ−３Ｄに示すプロセスフローは、例えば、プレーナＳＯＩ、ＦｉｎＦＥＴ、又はＥＴ ＳＯＩにおけるチャネルドーピングを含むことができる。また、このプロセスフローは、セルフアラインの極浅ソース／ドレインエクステンションを形成するために利用され得る。図３Ａ−３Ｄに模式的に示される実施形態には、図１Ａ−１Ｅを参照して上述した材料（例えば、基板、ドーパント層、ドーパント、及びキャップ層の組成）、処理条件（例えば、堆積方法、及び熱処理条件）、並びにレイヤ厚のうちの１つ以上が容易に使用され得る。
図３Ａは、図１Ｃの膜構造と同様の膜構造の模式的な断面図を示しており、該膜構造は、基板３００と直に接触するパターニングされた第１のドーパント層３０２と、パターニングされた第１のドーパント層３０２の上のパターニングされたキャップ層３０４とを含んでいる。パターニングされた第１のドーパント層３０２はｎ型ドーパント又はｐ型ドーパントを含有することができる。
図３Ｂは、パターニングされた第１のドーパント層３０２に隣接する基板３００上に直接的に且つパターニングされたキャップ層３０４を覆ってコンフォーマルに堆積され得る第２のドーパント層３０６と、第２のドーパント層３０６の上に堆積された第２のキャップ層３０８とを示している。一部の例において、第２のキャップ層３０８は、図３Ｂ−３Ｃの膜構造から省かれてもよい。第２のドーパント層３０６は、ｎ型ドーパント又はｐ型ドーパントを含有することができるが、ただし、第２のドーパント層３０６は、パターニングされた第１のドーパント層３０２と同じドーパントを含有せず、パターニングされた第１のドーパント層３０２と第２のドーパント層３０６とのうちの一方のみがｐ型ドーパントを含有し、且つパターニングされた第１のドーパント層３０２と第２のドーパント層３０６とのうちの一方のみがｎ型ドーパントを含有する。
その後、図３Ｂの膜構造は、パターニングされた第１のドーパント層３０２から基板３００内に第１のドーパント３１０を拡散させて、パターニングされた第１のドーパント層３０２の下の基板３００内に第１の極浅ドーパント領域３１２を形成するように熱処理され得る。また、この熱処理は、第２のドーパント層３０６から基板３００内に第２のドーパント３１４を拡散させて、第２のドーパント層３０６の下の基板３００内に第２の極浅ドーパント領域３１６を形成する（図３Ｃ）。
この熱処理の後、ドライエッチングプロセス又はウェットエッチングプロセスを用いて、パターニングされた第１のドーパント層３０２、パターニングされたキャップ層３０４、第２のドーパント層３０６及び第２のキャップ層３０８が除去され得る（図３Ｄ）。また、上記熱処理後に続いて、基板３００からエッチング残渣を除去するために洗浄プロセスが実行されてもよい。
図４Ａ−４Ｆは、本発明のより更なる他の一実施形態に従った基板内に極浅ドーパント領域を形成するためのプロセスフローの模式的な断面図を示している。図４Ａ−４Ｆに示すプロセスフローは、例えば、セルフアラインのソース／ドレインエクステンションを備えたゲートラスト方式のダミートランジスタを形成するプロセスにおいて利用され得る。図４Ａ−４Ｆに模式的に示される実施形態には、図１Ａ−１Ｅを参照して上述した材料（例えば、基板、ドーパント層、ドーパント、及びキャップ層の組成）、処理条件（例えば、堆積方法、及び熱処理条件）、並びにレイヤ厚のうちの１つ以上が容易に使用され得る。
図４Ａは、基板４００上のパターニングされた第１のドーパント層４０２と、パターニングされた第１のドーパント層４０２上のパターニングされたキャップ層４０４と、パターニングされたキャップ層４０４上のパターニングされたダミーゲート電極層４０６（例えば、ポリＳｉ）とを含んだ膜構造の模式的な断面図を示している。パターニングされた第１のドーパント層４０２はｎ型ドーパント又はｐ型ドーパントを含有することができる。一部の例において、パターニングされたキャップ層４０４は、図４Ａ−４Ｆの膜構造から省かれてもよい。
図４Ｂは、パターニングされたダミーゲート電極層４０６と、パターニングされたキャップ層４０４と、パターニングされた第１のドーパント層４０２とに隣接する第１のサイドウォールスペーサ層４０８を模式的に示している。第１のサイドウォールスペーサ層４０８は、酸化物（例えば、ＳｉＯ２）又は窒化物（例えば、ＳｉＮ）を含有することができ、図４Ａの膜構造を覆うコンフォーマル層を堆積し且つ該コンフォーマル層を異方性エッチングすることによって形成され得る。
図４Ｃは、第１のサイドウォールスペーサ層４０８に隣接する基板４００と直に接触することを含めて、図４Ｂに示した膜構造を覆ってコンフォーマルに堆積され得る第２のドーパント層４１０を示している。また、第２のドーパント層４１０の上に第２のキャップ層４２０がコンフォーマルに堆積されている。第２のドーパント層４１０は、ｎ型ドーパント又はｐ型ドーパントを含有することができるが、ただし、第２のドーパント層４１０は、パターニングされた第１のドーパント層４０２と同じドーパントを含有せず、パターニングされた第１のドーパント層４０２と第２のドーパント層４１０とのうちの一方のみがｐ型ドーパントを含有し、且つパターニングされた第１のドーパント層４０２と第２のドーパント層４１０とのうちの一方のみがｎ型ドーパントを含有する。一部の例において、第２のキャップ層４２０は、図４Ｃ−４Ｄの膜構造から省かれてもよい。
その後、図４Ｃの膜構造は、パターニングされた第１のドーパント層４０２から基板４００内に第１のドーパント４１２を拡散させて、パターニングされた第１のドーパント層４０２の下の基板４００内に第１の極浅ドーパント領域４１４を形成するように熱処理され得る。また、この熱処理は、第２のドーパント層４１０から基板４００内に第２のドーパント４１６を拡散させて、基板４００と直に接触する第２のドーパント層４１０の下の基板４００内に第２の極浅ドーパント領域４１８を形成する（図４Ｄ）。
この熱処理の後、ドライエッチングプロセス又はウェットエッチングプロセスを用いて第２のドーパント層４１０と第２のキャップ層４２０とを除去することで、図４Ｅに模式的に示す膜構造が形成され得る。また、上記熱処理後に続いて、基板４００からエッチング残渣を除去するために洗浄プロセスが実行されてもよい。
次に、第１のサイドウォールスペーサ層４０８に隣接して第２のサイドウォールスペーサ層４２２が形成され得る。これを図４Ｆに模式的に示す。第２のサイドウォールスペーサ層４２２は、酸化物（例えば、ＳｉＯ２）又は窒化物（例えば、ＳｉＮ）を含有することができ、膜構造を覆うコンフォーマル層を堆積し且つ該コンフォーマル層を異方性エッチングすることによって形成され得る。
その後、図４Ｆに示した膜構造が更に処理され得る。更なる処理は、更なるソース／ドレインエクステンションを形成すること、又はイオン注入やライナー堆積を含む置換ゲートプロセスを実行することを含み得る。
図５Ａ−５Ｅは、本発明の他の一実施形態に従った基板内に極浅ドーパント領域を形成するためのプロセスフローの模式的な断面図を示している。図５Ａ−５Ｅに示すプロセスフローは、例えば、バンド間（band-to-band）トンネルトランジスタ用のスペーサ定義ＰｉＮ接合（ジャンクション）を形成するプロセスにおいて利用され得る。図５Ａ−５Ｅに模式的に示される実施形態には、図１Ａ−１Ｅを参照して上述した材料（例えば、基板、ドーパント層、ドーパント、及びキャップ層の組成）、処理条件（例えば、堆積方法、及び熱処理条件）、並びにレイヤ厚のうちの１つ以上が容易に使用され得る。
図５Ａは、基板５００上のパターニングされた層５０２（例えば、酸化物、窒化物、又は酸窒化物）と、パターニングされた層５０２上のパターニングされたキャップ層５０４とを含んだ膜構造の模式的な断面図を示している。図５Ａは更に、基板５００と、パターニングされたキャップ層５０４と、パターニングされた層５０２とに隣接したサイドウォールスペーサ層５０６を示している。サイドウォールスペーサ層５０６は、酸化物（例えば、ＳｉＯ２）又は窒化物（例えば、ＳｉＮ）を含有することができ、コンフォーマル層を堆積し且つ該コンフォーマル層を異方性エッチングすることによって形成され得る。
図５Ｂは、サイドウォールスペーサ層５０６に隣接する基板５００と直に接触してＡＬＤによって堆積された第１のドーパントを含有する第１のドーパント層５０８と、第１のドーパント層５０８上に堆積された第１のキャップ層５１０（例えば、酸化物層）との模式的な断面図を示している。得られた膜構造を平坦化（例えば、化学的機械的研磨ＣＭＰによる）することで、図５Ｂに示す膜構造が形成され得る。
その後、ドライエッチングプロセス又はウェットエッチングプロセスを用いて、パターニングされた層５０２及びパターニングされたキャップ層５０４が除去され得る。そして、第２のドーパントを含有する第２のドーパント層５１２が、基板５００と直に接触して堆積され、第２のキャップ層５１４（例えば、酸化物層）が、第２のドーパント層５１２上に堆積され得る。得られた膜構造を平坦化（例えば、ＣＭＰによる）することで、図５Ｃに示す平坦化された膜構造が形成され得る。第１のドーパント層５０８及び第２のドーパント層５１２は、ｎ型ドーパント又はｐ型ドーパントを含有することができるが、ただし、第１のドーパント層５０８と第２のドーパント層５１２とが同じドーパントを含有せず、第１のドーパント層５０８と第２のドーパント層５１２とのうちの一方のみがｐ型ドーパントを含有し、且つ第１のドーパント層５０８と第２のドーパント層５１２とのうちの一方のみがｎ型ドーパントを含有するようにされる。
その後、図５Ｃの膜構造は、第１のドーパント層５０８から基板５００内に第１のドーパント５１６を拡散させて、第１のドーパント層５０８の下の基板５００内に第１の極浅ドーパント領域５１８を形成するように熱処理され得る。また、この熱処理は、第２のドーパント層５１２から基板５００内に第２のドーパント５２０を拡散させて、第２のドーパント層５１２の下の基板５００内に第２の極浅ドーパント領域５２２を形成する（図５Ｄ）。図５Ｅは、基板５００内の、スペーサ定義による、第１及び第２の極浅ドーパント領域５１８及び５２２を示している。
次いで、基板上にドーパント層を堆積するための例示的な方法を、本発明の様々な実施形態に従って説明する。
一実施形態によれば、ボロンドーパント層は、酸化ホウ素、窒化ホウ素、又は酸窒化ホウ素を含み得る。他の実施形態によれば、ボロンドーパント層は、酸化物層、窒化物層又は酸窒化物層の形態のボロンドープされたｈｉｇｈ−ｋ材料を含有することができ、あるいはそれから構成されることができる。一例において、ａ）ＡＬＤプロセスを実行するように構成された処理チャンバ内に基板を供給し、ｂ）気相のボロンアミド又は有機ボラン前駆体に基板を晒し、ｃ）処理チャンバをパージ／排気し、ｄ）Ｈ２Ｏ、Ｏ２、Ｏ３又はこれらの組合せを含有する反応ガスに基板を晒し、ｅ）処理チャンバをパージ／排気し、ｆ）酸化ホウ素ドーパント層が所望の厚さを有するようになるまでステップｂ）−ｅ）を何度か繰り返すことによって、酸化ホウ素ドーパント層がＡＬＤにより堆積され得る。他の実施形態によれば、ステップｄ）でＮＨ３を含有する反応ガスを用いて、窒化ホウ素ドーパント層が堆積され、あるいは、ステップｄ）で、１）Ｈ２Ｏ、Ｏ２若しくはＯ３とＮＨ３、又は２）ＮＯ、ＮＯ２若しくはＮ２Ｏと必要に応じてＨ２Ｏ、Ｏ２、Ｏ３及びＮＨ３のうちの１つ以上を用いて、酸窒化ホウ素ドーパント層が堆積され得る。
本発明の実施形態によれば、ボロンアミドは、ＬｎＢ（ＮＲ１Ｒ２）３の形態のホウ素化合物を含み得る。ただし、Ｌは中性ルイス塩基であり、ｎは０又は１であり、Ｒ１及びＲ２の各々は、アルキル基、アリール基、フルオロアルキル基、フルオロアリール基、アルコキシアルキル基、及びアミノアルキル基から選択され得る。ボロンアミドの例は、Ｂ（ＮＭｅ２）３、（Ｍｅ３）Ｂ（ＮＭｅ２）３、及びＢ［Ｎ（ＣＦ３）２］３を含む。本発明の実施形態によれば、有機ボランは、ＬｎＢＲ１Ｒ２Ｒ３の形態のホウ素化合物を含み得る。ただし、Ｌは中性ルイス塩基であり、ｎは０又は１であり、Ｒ１、Ｒ２及びＲ３の各々は、アルキル基、アリール基、フルオロアルキル基、フルオロアリール基、アルコキシアルキル基、及びアミノアルキル基から選択され得る。ボロンアミドの例は、ＢＭｅ３、（Ｍｅ３Ｎ）ＢＭｅ３、Ｂ（ＣＦ３）３、及び（Ｍｅ３Ｎ）Ｂ（Ｃ６Ｆ３）含む。
一実施形態によれば、ヒ素ドーパント層は、酸化ヒ素、窒化ヒ素、又は酸窒化ヒ素を含み得る。他の実施形態によれば、ヒ素ドーパント層は、酸化物層、窒化物層又は酸窒化物層の形態のヒ素ドープされたｈｉｇｈ−ｋ材料を含有することができ、あるいはそれから構成されることができる。一例において、ａ）ＡＬＤプロセスを実行するように構成された処理チャンバ内に基板を供給し、ｂ）ヒ素を含有する気相前駆体に基板を晒し、ｃ）処理チャンバをパージ／排気し、ｄ）Ｈ２Ｏ、Ｏ２、Ｏ３又はこれらの組合せに基板を晒し、ｅ）処理チャンバをパージ／排気し、ｆ）酸化ヒ素ドーパント層が所望の厚さを有するようになるまでステップｂ）−ｅ）を何度か繰り返すことによって、酸化ヒ素ドーパント層がＡＬＤにより堆積され得る。他の実施形態によれば、ステップｄ）でＮＨ３を用いて、窒化ヒ素ドーパント層が堆積され、あるいは、ステップｄ）で、１）Ｈ２Ｏ、Ｏ２若しくはＯ３とＮＨ３、又は２）ＮＯ、ＮＯ２若しくはＮ２Ｏと必要に応じてＨ２Ｏ、Ｏ２、Ｏ３及びＮＨ３のうちの１つ以上を用いて、酸窒化ヒ素ドーパント層が堆積され得る。本発明の一部の実施形態によれば、ヒ素を含有する気相前駆体は、例えばＡｓＣｌ３、ＡｓＢｒ３又はＡｓＩ３といったハロゲン化ヒ素を含むことができる。
一実施形態によれば、リンドーパント層は、酸化リン、窒化リン、又は酸窒化リンを含み得る。他の実施形態によれば、リンドーパント層は、酸化物層、窒化物層又は酸窒化物層の形態のリンドープされたｈｉｇｈ−ｋ材料を含有することができ、あるいはそれから構成されることができる。一例において、ａ）ＡＬＤプロセスを実行するように構成された処理チャンバ内に基板を供給し、ｂ）リンを含有する気相前駆体に基板を晒し、ｃ）処理チャンバをパージ／排気し、ｄ）Ｈ２Ｏ、Ｏ２、Ｏ３又はこれらの組合せを含有する反応ガスに基板を晒し、ｅ）処理チャンバをパージ／排気し、ｆ）酸化リンドーパント層が所望の厚さを有するようになるまでステップｂ）−ｅ）を何度か繰り返すことによって、酸化リンドーパント層がＡＬＤにより堆積され得る。他の実施形態によれば、ステップｄ）でＮＨ３を含有する反応ガスを用いて、窒化リンドーパント層が堆積され、あるいは、ステップｄ）で、１）Ｈ２Ｏ、Ｏ２若しくはＯ３とＮＨ３、又は２）ＮＯ、ＮＯ２若しくはＮ２Ｏと必要に応じてＨ２Ｏ、Ｏ２、Ｏ３及びＮＨ３のうちの１つ以上を用いて、酸窒化リンドーパント層が堆積され得る。本発明の一部の実施形態によれば、リンを含有する気相前駆体は、［（ＣＨ３）２Ｎ］３ＰＯ、Ｐ（ＣＨ３）３、ＰＨ３、ＯＰ（Ｃ６Ｈ５）３、ＯＰＣｌ３、ＰＣｌ３、ＰＢｒ３、［（ＣＨ３）２Ｎ］３Ｐ、Ｐ（Ｃ４Ｈ９）３を含むことができる。
ドーパント層から基板層への固相拡散による極浅ドーパント領域形成の複数の実施形態を説明した。以上の本発明の実施形態の説明は、例示及び説明の目的で提示されたものである。網羅的であることや、本発明を開示の形態そのものに限定することは意図していない。本明細書及び特許請求の範囲は、記述目的でのみ使用された用語であって、限定として解釈されるべきでない用語を含んでいる。例えば、用語“上”は、ここ（特許請求の範囲を含む）では、基板“上”の膜が基板上に直接的にあって直に接触していることを要求するものではなく、膜と基板との間に第２の膜又はその他の構造が存在してもよいものである。
当業者であれば認識することができるように、以上の教示の下で数多くの変更及び変形が可能である。図示した様々な構成要素の様々な均等な組合せ及び代用が、当業者によって認識されるであろう。故に、本発明の範囲は、この詳細な説明によって限定されるものではなく、添付の請求項のみによって限定されるものである。
本出願は、米国特許出願第１３／０７７７２１号及び米国特許出願第１３／０７７６８８号の優先権を主張するものであり、これらの出願の全内容をここに援用する。

Claims (43)

  1. 基板内に極浅ボロン（Ｂ）ドーパント領域を形成する方法であって、
    原子層成長（ＡＬＤ）により、前記基板と直に接触させてボロンドーパント層を堆積し、該ボロンドーパント層は、ボロンアミド前駆体若しくは有機ボロン前駆体の気体暴露と、反応ガスの気体暴露とを交互に行うことによって形成された、酸化物、窒化物又は酸窒化物を有し、
    前記ボロンドーパント層をパターニングし、且つ
    前記パターニングされたボロンドーパント層から前記基板内に熱処理によってボロンを拡散させることによって、前記基板内に前記極浅ボロンドーパント領域を形成する、
    ことを有する方法。
  2. 前記パターニングされたボロンドーパント層を前記基板から除去する、
    ことを更に有する請求項１に記載の方法。
  3. 前記ボロンドーパント層の上又は前記パターニングされたボロンドーパント層の上にキャップ層を堆積する、
    ことを更に有する請求項１に記載の方法。
  4. 前記ボロンドーパント層は酸化物を有し、前記反応ガスは、Ｈ２Ｏ、Ｏ２若しくはＯ３、又はこれらのうちの２つ以上の組合せを含む、請求項１に記載の方法。
  5. 前記ボロンドーパント層は窒化物を有し、前記反応ガスはＮＨ３を含む、請求項１に記載の方法。
  6. 前記ボロンドーパント層は酸窒化物を有し、前記反応ガスは、ａ）Ｈ２Ｏ、Ｏ２若しくはＯ３とＮＨ３とを含み、あるいはｂ）ＮＯ、ＮＯ２若しくはＮ２Ｏと必要に応じてのＨ２Ｏ、Ｏ２、Ｏ３及びＮＨ３のうちの１つ以上とを含む、請求項１に記載の方法。
  7. 前記ボロンドーパント層の厚さは４ｎｍ以下である、請求項１に記載の方法。
  8. 前記基板は、前記基板の上にドーパント窓を画成するパターニングされたマスク層を含み、前記ボロンドーパント層は、前記ドーパント窓内の前記基板と直に接触させて堆積される、請求項１に記載の方法。
  9. 前記基板は、Ｓｉ、Ｇｅ、Ｉｎ、Ｇａ、Ａｓ、Ｓｂ、ＧａＡｓ、ＩｎＧａＡｓ、ＩｎＧａＳｂ、又はＳｉｘＧｅ１−ｘを有し、ただし０＜ｘ＜１である、請求項１に記載の方法。
  10. 基板内に極浅ボロン（Ｂ）ドーパント領域を形成する方法であって、
    原子層成長（ＡＬＤ）により、前記基板と直に接触させてボロンドーパント層を堆積し、該ボロンドーパント層は４ｎｍ以下の厚さを有し、且つ該ボロンドーパント層は、ボロンアミド前駆体若しくは有機ボロン前駆体の気体暴露と、反応ガスの気体暴露とを交互に行うことによって形成された、酸化物、窒化物又は酸窒化物を有し、
    前記ボロンドーパント層の上にキャップ層を堆積し、
    前記ボロンドーパント層及び前記キャップ層をパターニングし、
    前記パターニングされたボロンドーパント層から前記基板内に熱処理によってボロンを拡散させることによって、前記基板内に前記極浅ボロンドーパント領域を形成し、且つ
    前記パターニングされたボロンドーパント層及び前記パターニングされたキャップ層を前記基板から除去する、
    ことを有する方法。
  11. 前記ボロンドーパント層は酸化物を有し、前記反応ガスは、Ｈ２Ｏ、Ｏ２若しくはＯ３、又はこれらのうちの２つ以上の組合せを含む、請求項１０に記載の方法。
  12. 前記ボロンドーパント層は窒化物を有し、前記反応ガスはＮＨ３を含む、請求項１０に記載の方法。
  13. 前記ボロンドーパント層は酸窒化物を有し、前記反応ガスは、ａ）Ｈ２Ｏ、Ｏ２若しくはＯ３とＮＨ３とを含み、あるいはｂ）ＮＯ、ＮＯ２若しくはＮ２Ｏと必要に応じてのＨ２Ｏ、Ｏ２、Ｏ３及びＮＨ３のうちの１つ以上とを含む、請求項１０に記載の方法。
  14. 前記基板は、前記基板の上にドーパント窓を画成するパターニングされたマスク層を含み、前記ボロンドーパント層は、前記ドーパント窓内の前記基板と直に接触させて堆積される、請求項１０に記載の方法。
  15. 極浅ボロン（Ｂ）ドーパント領域を形成する方法であって、
    隆起フィーチャ又は凹状フィーチャを含む基板を用意し、
    前記隆起フィーチャ、又は前記凹状フィーチャの内面、と直に接触させてボロンドーパント層をコンフォーマルに堆積し、
    前記ボロンドーパント層をパターニングし、且つ
    前記パターニングされたボロンドーパント層から、前記隆起フィーチャ内に、あるいは前記凹状フィーチャ内の前記基板内に、熱処理によってボロンを拡散させることによって、前記隆起フィーチャ内に、あるいは前記凹状フィーチャ内に、前記極浅ボロンドーパント領域を形成する、
    ことを有する方法。
  16. 前記ボロンドーパント層は、ボロンアミド前駆体若しくは有機ボロン前駆体の気体暴露と反応ガスの気体暴露とを交互に行うことを用いて原子層成長（ＡＬＤ）によって堆積された、酸化物、窒化物又は酸窒化物を有する、請求項１５に記載の方法。
  17. 前記パターニングされたボロンドーパント層を前記基板から除去する、
    ことを更に有する請求項１５に記載の方法。
  18. 前記ボロンドーパント層は酸化物を有し、前記反応ガスは、Ｈ２Ｏ、Ｏ２若しくはＯ３、又はこれらのうちの２つ以上の組合せを含む、請求項１６に記載の方法。
  19. 前記ボロンドーパント層は窒化物を有し、前記反応ガスはＮＨ３を含む、請求項１６に記載の方法。
  20. 前記ボロンドーパント層は酸窒化物を有し、前記反応ガスは、ａ）Ｈ２Ｏ、Ｏ２若しくはＯ３とＮＨ３とを含み、あるいはｂ）ＮＯ、ＮＯ２若しくはＮ２Ｏと必要に応じてのＨ２Ｏ、Ｏ２、Ｏ３及びＮＨ３のうちの１つ以上とを含む、請求項１６に記載の方法。
  21. 基板内に極浅ドーパント領域を形成する方法であって、
    前記基板と直に接触させてドーパント層を堆積し、該ドーパント層は、酸化物、窒化物又は酸窒化物を有し、該ドーパント層は、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、タリウム（Ｔｌ）、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）及びビスマス（Ｂｉ）から選択されたドーパントを含有し、
    前記ドーパント層をパターニングし、且つ
    前記パターニングされたドーパント層から前記基板内に熱処理によって前記ドーパントを拡散させることによって、前記基板内に前記極浅ドーパント領域を形成する、
    ことを有する方法。
  22. 前記パターニングされたドーパント層を前記基板から除去する、
    ことを更に有する請求項２１に記載の方法。
  23. 前記ドーパント層の上又は前記パターニングされたドーパント層の上にキャップ層を堆積する、
    ことを更に有する請求項２１に記載の方法。
  24. 前記パターニングされたドーパント層及び前記キャップ層を前記基板から除去する、
    ことを更に有する請求項２３に記載の方法。
  25. 前記ドーパント層は、Ｈ２Ｏ、Ｏ２若しくはＯ３、又はこれらのうちの２つ以上の組合せを含有する反応ガスを用いて原子層成長（ＡＬＤ）によって堆積された酸化物を有する、請求項２１に記載の方法。
  26. 前記ドーパント層は、ＮＨ３を含有する反応ガスを用いて原子層成長（ＡＬＤ）によって堆積された窒化物を有する、請求項２１に記載の方法。
  27. 前記ドーパント層は、ａ）Ｈ２Ｏ、Ｏ２若しくはＯ３とＮＨ３、又はｂ）ＮＯ、ＮＯ２若しくはＮ２Ｏと必要に応じてのＨ２Ｏ、Ｏ２、Ｏ３及びＮＨ３のうちの１つ以上、を含有する反応ガスを用いて原子層成長（ＡＬＤ）によって堆積された酸窒化物を有する、請求項２１に記載の方法。
  28. 前記基板は、Ｓｉ、Ｇｅ、Ｉｎ、Ｇａ、Ａｓ、Ｓｂ、ＧａＡｓ、ＩｎＧａＡｓ、ＩｎＧａＳｂ、又はＳｉｘＧｅ１−ｘを有し、ただし０＜ｘ＜１である、請求項２１に記載の方法。
  29. 前記ドーパント層の厚さは４ｎｍ以下である、請求項２１に記載の方法。
  30. 前記基板は、前記基板の上にドーパント窓を画成するパターニングされたマスク層を含み、前記ドーパント層は、前記ドーパント窓内の前記基板と直に接触させて堆積される、請求項２１に記載の方法。
  31. 隆起フィーチャ内に極浅ドーパント領域を形成する方法であって、
    隆起フィーチャを有する基板を用意し、
    前記隆起フィーチャと直に接触させてドーパント層をコンフォーマルに堆積し、該ドーパント層は、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、タリウム（Ｔｌ）、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）及びビスマス（Ｂｉ）から選択されたドーパントを含有し、
    前記ドーパント層をパターニングし、且つ
    前記パターニングされたドーパント層から前記隆起フィーチャ内に熱処理によって前記ドーパントを拡散させることによって、前記隆起フィーチャ内に前記極浅ドーパント領域を形成する、
    ことを有する方法。
  32. 前記パターニングされたドーパント層を前記基板から除去する、
    ことを更に有する請求項３１に記載の方法。
  33. 前記ドーパント層は、反応ガスを用いて原子層成長（ＡＬＤ）によって堆積された、酸化物、窒化物、又は酸窒化物を有する、請求項３１に記載の方法。
  34. 前記ドーパント層は酸化物を有し、前記反応ガスは、Ｈ２Ｏ、Ｏ２若しくはＯ３、又はこれらのうちの２つ以上の組合せを含む、請求項３３に記載の方法。
  35. 前記ドーパント層は窒化物を有し、前記反応ガスはＮＨ３を含む、請求項３３に記載の方法。
  36. 前記ドーパント層は酸窒化物を有し、前記反応ガスは、ａ）Ｈ２Ｏ、Ｏ２若しくはＯ３とＮＨ３とを含み、あるいはｂ）ＮＯ、ＮＯ２若しくはＮ２Ｏと必要に応じてのＨ２Ｏ、Ｏ２、Ｏ３及びＮＨ３のうちの１つ以上とを含む、請求項３３に記載の方法。
  37. 基板内に極浅ドーパント領域を形成する方法であって、
    前記基板と直に接触させて、原子層成長（ＡＬＤ）により、第１のドーパントを含有する第１のドーパント層を堆積し、
    前記第１のドーパント層をパターニングし、
    前記パターニングされた第１のドーパント層に隣接する前記基板と直に接触させて、ＡＬＤにより、第２のドーパントを含有する第２のドーパント層を堆積し、前記第１及び第２のドーパント層は、酸化物、窒化物又は酸窒化物を有し、前記第１及び第２のドーパント層は、ｎ型ドーパント又はｐ型ドーパントを含有し、ただし、前記第１のドーパント層と前記第２のドーパント層とで同じドーパントを含有せず、前記ｎ型ドーパント及び前記ｐ型ドーパントは、ボロン（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、タリウム（Ｔｌ）、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）及びビスマス（Ｂｉ）から選択され、且つ
    熱処理により、前記第１のドーパント層から前記基板内に前記第１のドーパントを拡散させて、前記基板内に第１の極浅ドーパント領域を形成し、且つ該熱処理により、前記第２のドーパント層から前記基板内に前記第２のドーパントを拡散させて、前記基板内に第２の極浅ドーパント領域を形成する、
    ことを有する方法。
  38. 前記パターニングされた第１のドーパント層及び前記第２のドーパント層を前記基板から除去する、
    ことを更に有する請求項３７に記載の方法。
  39. 前記パターニングされた第１のドーパント層の上にキャップ層を形成する、
    ことを更に有する請求項３７に記載の方法。
  40. 前記パターニングされた第１のドーパント層の上のパターニングされたキャップ層、該パターニングされたキャップ層の上のパターニングされたダミーゲート電極層、及び、前記パターニングされたダミーゲート電極層と、前記パターニングされたキャップ層と、前記パターニングされた第１のドーパント層とに隣接する第１のサイドウォールスペーサ、を形成する、
    ことを更に有する請求項３７に記載の方法。
  41. 前記拡散の後に、前記第２のドーパント層を除去し、且つ前記第１のサイドウォールスペーサ及び前記第２の極浅ドーパント領域に隣接する第２のサイドウォールスペーサを形成する、
    ことを更に有する請求項４０に記載の方法。
  42. 基板内に極浅ドーパント領域を形成する方法であって、
    前記基板の上のパターニングされた層、該パターニングされた層の上のパターニングされたキャップ層、及び、前記基板と、前記パターニングされたキャップ層と、前記パターニングされた層とに隣接するサイドウォールスペーサを形成し、
    前記サイドウォールスペーサに隣接する前記基板と直に接触させて、原子層成長（ＡＬＤ）により、第１のドーパントを含有する第１のドーパント層を堆積し、
    前記第１のドーパント層の上に第１のキャップ層を堆積し、
    前記第１のキャップ層及び前記第１のドーパント層を平坦化し、
    前記パターニングされたキャップ層及び前記パターニングされた層を除去し、
    前記サイドウォールスペーサに隣接する前記基板と直に接触させて、第２のドーパントを含有する第２のドーパント層を堆積し、
    前記第２のドーパント層の上に第２のキャップ層を堆積し、前記第１及び第２のドーパント層は、酸化物、窒化物又は酸窒化物を有し、前記第１及び第２のドーパント層は、ｎ型ドーパント又はｐ型ドーパントを含有し、ただし、前記第１のドーパント層と前記第２のドーパント層とで同じドーパントを含有せず、前記ｎ型ドーパント及び前記ｐ型ドーパントは、ボロン（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、タリウム（Ｔｌ）、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）及びビスマス（Ｂｉ）から選択され、且つ
    熱処理により、前記第１のドーパント層から前記基板内に前記第１のドーパントを拡散させて、前記基板内に第１の極浅ドーパント領域を形成し、且つ該熱処理により、前記第２のドーパント層から前記基板内に前記第２のドーパントを拡散させて、前記基板内に第２の極浅ドーパント領域を形成する、
    ことを有する方法。
  43. 前記第２のキャップ層及び前記第２のドーパント層を平坦化する、
    ことを更に有する請求項４２に記載の方法。
JP2014502829A 2011-03-31 2012-03-30 固相拡散により極浅ドーピング領域を形成する方法 Expired - Fee Related JP6085592B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US13/077,721 US8569158B2 (en) 2011-03-31 2011-03-31 Method for forming ultra-shallow doping regions by solid phase diffusion
US13/077,721 2011-03-31
US13/077,688 2011-03-31
US13/077,688 US8580664B2 (en) 2011-03-31 2011-03-31 Method for forming ultra-shallow boron doping regions by solid phase diffusion
PCT/US2012/031410 WO2012135599A1 (en) 2011-03-31 2012-03-30 Method for forming ultra-shallow doping regions by solid phase diffusion

Publications (2)

Publication Number Publication Date
JP2014513416A true JP2014513416A (ja) 2014-05-29
JP6085592B2 JP6085592B2 (ja) 2017-02-22

Family

ID=46931932

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014502829A Expired - Fee Related JP6085592B2 (ja) 2011-03-31 2012-03-30 固相拡散により極浅ドーピング領域を形成する方法

Country Status (4)

Country Link
JP (1) JP6085592B2 (ja)
KR (2) KR20140023960A (ja)
CN (1) CN103477419B (ja)
WO (1) WO2012135599A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018532272A (ja) * 2015-10-15 2018-11-01 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 共形ドーパント堆積を使用した３ｄ ｓｉ構造における共形ドーピング
JP2019021689A (ja) * 2017-07-12 2019-02-07 富士電機株式会社 半導体装置の製造方法
US10388762B2 (en) 2016-06-06 2019-08-20 Kokusai Electric Corporation Method of manufacturing semiconductor device
JP2022509102A (ja) * 2018-11-21 2022-01-20 アプライド マテリアルズ インコーポレイテッド 一体化された選択的単層ドーピングのための方法及び装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9245754B2 (en) * 2014-05-28 2016-01-26 Mark E. Granahan Simplified charge balance in a semiconductor device
CN104282556B (zh) * 2014-06-23 2017-06-23 上海先进半导体制造股份有限公司 双极型晶体管发射极的掺杂方法
CN106960790A (zh) * 2016-01-11 2017-07-18 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置
US10068981B2 (en) * 2016-03-02 2018-09-04 Lam Research Corporation Rare earth metal surface-activated plasma doping on semiconductor substrates
US10032628B2 (en) * 2016-05-02 2018-07-24 Asm Ip Holding B.V. Source/drain performance through conformal solid state doping
US9881918B1 (en) * 2016-09-30 2018-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. Forming doped regions in semiconductor strips
US10522354B2 (en) * 2017-06-08 2019-12-31 Lam Research Corporation Antimony co-doping with phosphorus to form ultrashallow junctions using atomic layer deposition and annealing
CN107369622B (zh) * 2017-06-30 2020-02-14 上海集成电路研发中心有限公司 一种超浅结的制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS551117A (en) * 1978-06-16 1980-01-07 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
JPH01165113A (ja) * 1987-12-21 1989-06-29 Seiko Instr & Electron Ltd 拡散層の形成方法
JPH097962A (ja) * 1995-06-15 1997-01-10 Hitachi Ltd ボロン不純物層形成方法およびそれを用いて製造された半導体装置
JP2003158263A (ja) * 2001-11-26 2003-05-30 Hitachi Ltd 半導体装置の製造方法
JP2004031529A (ja) * 2002-06-25 2004-01-29 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2006093216A (ja) * 2004-09-21 2006-04-06 Toshiba Corp 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07162014A (ja) * 1993-12-07 1995-06-23 Honda Motor Co Ltd 半導体装置の製造方法
US5994209A (en) * 1996-11-13 1999-11-30 Applied Materials, Inc. Methods and apparatus for forming ultra-shallow doped regions using doped silicon oxide films
JP2000091254A (ja) * 1998-09-11 2000-03-31 Oki Electric Ind Co Ltd Ｚｎ固相拡散方法およびこれを用いた発光素子
KR100704380B1 (ko) * 2005-12-06 2007-04-09 한국전자통신연구원 반도체 소자 제조 방법
US7968440B2 (en) * 2008-03-19 2011-06-28 The Board Of Trustees Of The University Of Illinois Preparation of ultra-shallow semiconductor junctions using intermediate temperature ramp rates and solid interfaces for defect engineering

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS551117A (en) * 1978-06-16 1980-01-07 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
JPH01165113A (ja) * 1987-12-21 1989-06-29 Seiko Instr & Electron Ltd 拡散層の形成方法
JPH097962A (ja) * 1995-06-15 1997-01-10 Hitachi Ltd ボロン不純物層形成方法およびそれを用いて製造された半導体装置
JP2003158263A (ja) * 2001-11-26 2003-05-30 Hitachi Ltd 半導体装置の製造方法
JP2004031529A (ja) * 2002-06-25 2004-01-29 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2006093216A (ja) * 2004-09-21 2006-04-06 Toshiba Corp 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018532272A (ja) * 2015-10-15 2018-11-01 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 共形ドーパント堆積を使用した３ｄ ｓｉ構造における共形ドーピング
US10388762B2 (en) 2016-06-06 2019-08-20 Kokusai Electric Corporation Method of manufacturing semiconductor device
JP2019021689A (ja) * 2017-07-12 2019-02-07 富士電機株式会社 半導体装置の製造方法
JP2022509102A (ja) * 2018-11-21 2022-01-20 アプライド マテリアルズ インコーポレイテッド 一体化された選択的単層ドーピングのための方法及び装置

Also Published As

Publication number Publication date
CN103477419A (zh) 2013-12-25
JP6085592B2 (ja) 2017-02-22
KR20140023960A (ko) 2014-02-27
KR20180070713A (ko) 2018-06-26
CN103477419B (zh) 2017-07-07
WO2012135599A1 (en) 2012-10-04
KR101932897B1 (ko) 2018-12-27

Similar Documents

Publication Publication Date Title
US8877620B2 (en) Method for forming ultra-shallow doping regions by solid phase diffusion
US9012316B2 (en) Method for forming ultra-shallow boron doping regions by solid phase diffusion
JP6085592B2 (ja) 固相拡散により極浅ドーピング領域を形成する方法
KR101852673B1 (ko) 초박형 도핑 영역을 형성하기 위해서 붕소 도펀트의 고체 상 확산을 제어하는 방법
US8703593B2 (en) Techniques for FinFET doping
US8124513B2 (en) Germanium field effect transistors and fabrication thereof
US20110269287A1 (en) Methods for doping fin field-effect transistors
TW201639153A (zh) 半導體結構與其製作方法
JP2004158487A (ja) 半導体装置の製造方法
US20230058186A1 (en) Ultra-shallow dopant and ohmic contact regions by solid state diffusion
JP2010123660A (ja) 絶縁ゲート型半導体装置及びその製造方法
US9978649B2 (en) Solid source doping for source and drain extension doping
CN103943492A (zh) 一种半导体器件及其制备方法
US10290716B2 (en) Semiconductor device having interfacial layer and high κ dielectric layer
US20150137247A1 (en) Semiconductor device and manufacturing method thereof
US20230061683A1 (en) Method of Forming 3-Dimensional Spacer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160805

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170130

R150 Certificate of patent or registration of utility model

Ref document number: 6085592

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees