JPH07162014A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH07162014A JPH07162014A JP30678093A JP30678093A JPH07162014A JP H07162014 A JPH07162014 A JP H07162014A JP 30678093 A JP30678093 A JP 30678093A JP 30678093 A JP30678093 A JP 30678093A JP H07162014 A JPH07162014 A JP H07162014A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion
- source
- semiconductor substrate
- impurity
- cap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】 １回の不純物拡散工程で、拡散深さの異なる
複数の拡散領域を形成する。 【構成】 ＧａＡｓ等の半導体基板１上に形成した例え
ば酸化亜鉛等の拡散源２を例えば二酸化シリコン等で形
成したキャップ３で覆った後、高温加熱処理（例えば６
５０℃，２時間）することで、不純物を半導体基板１内
に拡散させ不純物拡散領域４を形成する。目標とする拡
散深さｄに応じて拡散源２の幅を異ならしめておくこと
で、１回の加熱処理工程で拡散深さｄの異なる不純物拡
散領域４を形成できる。また、拡散源２を覆うキャップ
３の拡散源２からのせり出し幅Ｃを異ならしめておくこ
とでも、１回の加熱処理工程で拡散深さｄの異なる不純
物拡散領域４を形成できる。
複数の拡散領域を形成する。 【構成】 ＧａＡｓ等の半導体基板１上に形成した例え
ば酸化亜鉛等の拡散源２を例えば二酸化シリコン等で形
成したキャップ３で覆った後、高温加熱処理（例えば６
５０℃，２時間）することで、不純物を半導体基板１内
に拡散させ不純物拡散領域４を形成する。目標とする拡
散深さｄに応じて拡散源２の幅を異ならしめておくこと
で、１回の加熱処理工程で拡散深さｄの異なる不純物拡
散領域４を形成できる。また、拡散源２を覆うキャップ
３の拡散源２からのせり出し幅Ｃを異ならしめておくこ
とでも、１回の加熱処理工程で拡散深さｄの異なる不純
物拡散領域４を形成できる。
Description
【０００１】
【産業上の利用分野】この発明は、半導体基板中に拡散
深さの異なる不純物拡散領域を１回の加熱処理で形成で
きるように半導体装置の製造方法に関する。
深さの異なる不純物拡散領域を１回の加熱処理で形成で
きるように半導体装置の製造方法に関する。
【０００２】
【従来の技術】従来、同一半導体基板に拡散深さの異な
る拡散層を形成するには、拡散深さ毎に分けて複数回の
拡散処理を行っている。例えば、図５（ｅ）に示す高耐
圧化領域を備えた縦型構造のＦＥＴ１０１を製造する場
合、図５（ａ）に示すように、例えばｎ−型ＧａＡｓ等
の半導体基板１０２の下面にドレインとなるｎ＋層１０
３を、上面にソースを形成するためのｎ＋層１０４を形
成した後に、上面のｎ＋層１０４を選択エッチングして
図５（ｂ）に示すソース１０５…を形成する。
る拡散層を形成するには、拡散深さ毎に分けて複数回の
拡散処理を行っている。例えば、図５（ｅ）に示す高耐
圧化領域を備えた縦型構造のＦＥＴ１０１を製造する場
合、図５（ａ）に示すように、例えばｎ−型ＧａＡｓ等
の半導体基板１０２の下面にドレインとなるｎ＋層１０
３を、上面にソースを形成するためのｎ＋層１０４を形
成した後に、上面のｎ＋層１０４を選択エッチングして
図５（ｂ）に示すソース１０５…を形成する。
【０００３】次に、半導体基板１０２の上面に二酸化シ
リコン等の拡散マスク１０６を形成し、図５（ｃ）に示
すように各ソース１０５間に選択エッチングによって拡
散窓１０７，１０７を開け、各拡散窓１０７，１０７か
ら半導体基板１０２中に例えば亜鉛等の不純物を拡散さ
せて、比較的浅い拡散深さのｐ＋型のゲート領域１０８
を形成する。
リコン等の拡散マスク１０６を形成し、図５（ｃ）に示
すように各ソース１０５間に選択エッチングによって拡
散窓１０７，１０７を開け、各拡散窓１０７，１０７か
ら半導体基板１０２中に例えば亜鉛等の不純物を拡散さ
せて、比較的浅い拡散深さのｐ＋型のゲート領域１０８
を形成する。
【０００４】次に、半導体基板１０２の上面に再度拡散
マスク１０９を形成した後、図５（ｄ）に示すように高
耐圧化領域を形成する領域に拡散窓１１０，１１０を開
け、各拡散窓１１０，１１０から不純物を拡散させて、
拡散深さの深いｐ＋型の高耐圧化領域１１１を形成す
る。そして、拡散マスク１０９を除去することで図３
（ｅ）に示すＦＥＴ１０１を得る。
マスク１０９を形成した後、図５（ｄ）に示すように高
耐圧化領域を形成する領域に拡散窓１１０，１１０を開
け、各拡散窓１１０，１１０から不純物を拡散させて、
拡散深さの深いｐ＋型の高耐圧化領域１１１を形成す
る。そして、拡散マスク１０９を除去することで図３
（ｅ）に示すＦＥＴ１０１を得る。
【０００５】
【発明が解決しようとする課題】このように拡散窓を開
けて不純物を半導体基板中に拡散させる従来の製造方法
では、拡散種、拡散温度および拡散時間で拡散時間が決
まってしまうため、拡散深さの異なる複数の拡散領域を
形成するには、拡散工程を複数回繰り返す必要がある。
このため、製造工程が長くなるとともに、先に拡散した
ものがその後の加熱処理工程でさらに拡散してしまい所
望の拡散深さが得られなくなるという問題があった。
けて不純物を半導体基板中に拡散させる従来の製造方法
では、拡散種、拡散温度および拡散時間で拡散時間が決
まってしまうため、拡散深さの異なる複数の拡散領域を
形成するには、拡散工程を複数回繰り返す必要がある。
このため、製造工程が長くなるとともに、先に拡散した
ものがその後の加熱処理工程でさらに拡散してしまい所
望の拡散深さが得られなくなるという問題があった。
【０００６】この発明はこのような課題を解決するため
なされたもので、その目的は１回の拡散工程で拡散深さ
の異なる拡散層を形成できる半導体装置の製造方法を提
供することにある。
なされたもので、その目的は１回の拡散工程で拡散深さ
の異なる拡散層を形成できる半導体装置の製造方法を提
供することにある。
【０００７】
【課題を解決するための手段】前記課題を解決するため
請求項１に係る半導体装置の製造方法は、半導体基板上
に目標とする拡散深さに応じて幅を異ならしめた複数の
拡散源を形成する拡散源形成工程と、これらの拡散源を
覆うキャップを形成するキャップ形成工程と、半導体基
板を加熱してこの半導体基板内に不純物領域を形成する
不純物拡散工程とを備えたことを特徴とする。
請求項１に係る半導体装置の製造方法は、半導体基板上
に目標とする拡散深さに応じて幅を異ならしめた複数の
拡散源を形成する拡散源形成工程と、これらの拡散源を
覆うキャップを形成するキャップ形成工程と、半導体基
板を加熱してこの半導体基板内に不純物領域を形成する
不純物拡散工程とを備えたことを特徴とする。
【０００８】請求項２に係る半導体装置の製造方法は、
半導体基板に複数の拡散源を形成する拡散源形成工程
と、これらの拡散源を覆うキャップの拡散源からのせり
出し幅を目標とする拡散深さに応じて異ならしめたキャ
ップを形成するキャップ形成工程と、半導体基板を加熱
してこの半導体基板内に不純物領域を形成する不純物拡
散工程とを備えたことを特徴とする。
半導体基板に複数の拡散源を形成する拡散源形成工程
と、これらの拡散源を覆うキャップの拡散源からのせり
出し幅を目標とする拡散深さに応じて異ならしめたキャ
ップを形成するキャップ形成工程と、半導体基板を加熱
してこの半導体基板内に不純物領域を形成する不純物拡
散工程とを備えたことを特徴とする。
【０００９】
【作用】図１はこの発明に係る半導体装置の製造方法を
説明するための模式断面図である。ガリウム砒素（Ｇａ
Ａｓ）等の半導体基板１上に、酸化亜鉛（ＺｎＯ）もし
くは二酸化珪素入り酸化亜鉛（ＺｎＯ−ＳｉＯ2 ）等の
拡散源２を例えばスパッタリング法で形成し、この拡散
源２を例えばプラズマＣＶＤ法等で形成した二酸化シリ
コン（ＳｉＯ2 ）等からなるキャップ（拡散マスク）３
で覆った後に、高温（例えば６５０℃）で長時間（例え
ば２時間）加熱処理をすることで、拡散源２から半導体
基板１中に不純物を拡散させて不純物拡散領域４を形成
する不純物拡散工程において、拡散源２の幅Ｗと拡散深
さｄの関係、ならびに、キャップ３の拡散源２からのせ
り出し幅Ｃと拡散深さｄの関係について実験測定した結
果、同一の拡散条件であっても拡散源の幅Ｗに応じて拡
散深さｄが深くなること、ならびに、キャップせり出し
幅に応じて拡散深さｄが深くなることが判明した。
説明するための模式断面図である。ガリウム砒素（Ｇａ
Ａｓ）等の半導体基板１上に、酸化亜鉛（ＺｎＯ）もし
くは二酸化珪素入り酸化亜鉛（ＺｎＯ−ＳｉＯ2 ）等の
拡散源２を例えばスパッタリング法で形成し、この拡散
源２を例えばプラズマＣＶＤ法等で形成した二酸化シリ
コン（ＳｉＯ2 ）等からなるキャップ（拡散マスク）３
で覆った後に、高温（例えば６５０℃）で長時間（例え
ば２時間）加熱処理をすることで、拡散源２から半導体
基板１中に不純物を拡散させて不純物拡散領域４を形成
する不純物拡散工程において、拡散源２の幅Ｗと拡散深
さｄの関係、ならびに、キャップ３の拡散源２からのせ
り出し幅Ｃと拡散深さｄの関係について実験測定した結
果、同一の拡散条件であっても拡散源の幅Ｗに応じて拡
散深さｄが深くなること、ならびに、キャップせり出し
幅に応じて拡散深さｄが深くなることが判明した。
【００１０】図２はＧａＡｓ基板中に亜鉛（Ｚｎ）を拡
散した場合の拡散源幅と拡散深さの関係を示すグラフで
ある。横軸は拡散源２の幅（単位μｍ）を対数目盛で、
縦軸は拡散深さｄ（単位μｍ）を示す。パラメータはキ
ャップせり出し幅Ｃ（単位μｍ）である。拡散条件は６
５０℃、２時間である。この特性から拡散条件が同一で
あっても、拡散源２の幅Ｗに応じて拡散深さｄを制御で
きることがわかる。よって、請求項１に係る半導体装置
の製造方法は、目標とする拡散深さに応じて拡散源の幅
を異ならしめた複数の拡散源を形成しておくことで、１
回の加熱処理による不純物拡散工程で拡散深さの異なる
拡散を行うことができる。
散した場合の拡散源幅と拡散深さの関係を示すグラフで
ある。横軸は拡散源２の幅（単位μｍ）を対数目盛で、
縦軸は拡散深さｄ（単位μｍ）を示す。パラメータはキ
ャップせり出し幅Ｃ（単位μｍ）である。拡散条件は６
５０℃、２時間である。この特性から拡散条件が同一で
あっても、拡散源２の幅Ｗに応じて拡散深さｄを制御で
きることがわかる。よって、請求項１に係る半導体装置
の製造方法は、目標とする拡散深さに応じて拡散源の幅
を異ならしめた複数の拡散源を形成しておくことで、１
回の加熱処理による不純物拡散工程で拡散深さの異なる
拡散を行うことができる。
【００１１】図３はキャップせり出し幅と拡散深さの関
係を示すグラフである。横軸はキャップせり出し幅Ｃ
（単位μｍ）、縦軸は拡散深さｄ（単位μｍ）、パラメ
ータは拡散源幅Ｗ（単位μｍ）である。拡散条件は６５
０℃、２時間である。この特性から拡散条件が同一であ
っても、キャップせり出し幅Ｃに応じて拡散深さｄを制
御できることがわかる。よって、請求項２に係る半導体
装置に製造方法は、目標とする拡散深さに応じてキャッ
プのせり出し幅Ｃを異ならしめることで、１回の加熱処
理による不純物拡散工程で拡散深さの異なる拡散を行う
ことができる。
係を示すグラフである。横軸はキャップせり出し幅Ｃ
（単位μｍ）、縦軸は拡散深さｄ（単位μｍ）、パラメ
ータは拡散源幅Ｗ（単位μｍ）である。拡散条件は６５
０℃、２時間である。この特性から拡散条件が同一であ
っても、キャップせり出し幅Ｃに応じて拡散深さｄを制
御できることがわかる。よって、請求項２に係る半導体
装置に製造方法は、目標とする拡散深さに応じてキャッ
プのせり出し幅Ｃを異ならしめることで、１回の加熱処
理による不純物拡散工程で拡散深さの異なる拡散を行う
ことができる。
【００１２】
【実施例】以下この発明の実施例を添付図面に基づいて
説明する。図４はこの発明に係る半導体装置の製造方法
を適用して縦型構造のＦＥＴを製造する場合の工程図で
ある。まず、図４（ａ）に示すように、ｎ−型ＧａＡｓ
等の半導体基板１１の上面および下面に、それぞれソー
スおよびドレインを形成するためのｎ＋層１２，１３を
形成する。次に、上面のｎ＋層１２を選択エッチングし
て、図４（ｂ）に示すソース１４を形成する。ここまで
の工程は図５に示したものと同じである。
説明する。図４はこの発明に係る半導体装置の製造方法
を適用して縦型構造のＦＥＴを製造する場合の工程図で
ある。まず、図４（ａ）に示すように、ｎ−型ＧａＡｓ
等の半導体基板１１の上面および下面に、それぞれソー
スおよびドレインを形成するためのｎ＋層１２，１３を
形成する。次に、上面のｎ＋層１２を選択エッチングし
て、図４（ｂ）に示すソース１４を形成する。ここまで
の工程は図５に示したものと同じである。
【００１３】図４（ｃ）はこの発明に係る各工程を示す
もので、まず、半導体基板１１上に酸化亜鉛もしくは二
酸化珪素入り酸化亜鉛（ＺｎＯとＳｉＯ2 の重量比９：
１）等の拡散源層をスパッタリング法で形成した後、選
択エッチングによって複数の拡散源１５ａ，１５ｂ，１
５ｃ，１５ｄを形成する（拡散源形成工程）。拡散源１
５ａ，１５ｂは加熱処理によって高耐圧化領域１６を形
成するため、拡散源１５ｃ，１５ｄはゲート領域１７を
形成するためのものである。高耐圧化領域１６は比較的
深い拡散深さが必要であり、ゲート領域１７は比較的浅
い拡散深さとする必要がある。このため、高耐圧化領域
形成用の拡散源１５ａ，１５ｂは拡散源幅Ｗａを広く、
ゲート領域形形成用の拡散源１５ｃ，１５ｄは拡散源幅
Ｗｂを狭く形成している。
もので、まず、半導体基板１１上に酸化亜鉛もしくは二
酸化珪素入り酸化亜鉛（ＺｎＯとＳｉＯ2 の重量比９：
１）等の拡散源層をスパッタリング法で形成した後、選
択エッチングによって複数の拡散源１５ａ，１５ｂ，１
５ｃ，１５ｄを形成する（拡散源形成工程）。拡散源１
５ａ，１５ｂは加熱処理によって高耐圧化領域１６を形
成するため、拡散源１５ｃ，１５ｄはゲート領域１７を
形成するためのものである。高耐圧化領域１６は比較的
深い拡散深さが必要であり、ゲート領域１７は比較的浅
い拡散深さとする必要がある。このため、高耐圧化領域
形成用の拡散源１５ａ，１５ｂは拡散源幅Ｗａを広く、
ゲート領域形形成用の拡散源１５ｃ，１５ｄは拡散源幅
Ｗｂを狭く形成している。
【００１４】次いで、半導体基板１１の上面に二酸化シ
リコン等のキャップ層をプラズマＣＶＤ法等で形成し、
このキャップ層を選択エッチングすることで各拡散源１
５ａ〜１５ｄを覆うキャップ１８ａ，１８ｂ，１８ｃ，
１８ｄを形成する（キャップ形成工程）。ここで、深い
拡散が要求される高耐圧化領域形成用の拡散源１５ａ，
１５ｂに対しては、キャップせり出し幅Ｃａを大きく
し、浅い拡散が要求されるゲート領域形形成用の拡散源
１５ｃ，１５ｄに対しては、キャップせり出し幅Ｃｂを
小さく形成している。
リコン等のキャップ層をプラズマＣＶＤ法等で形成し、
このキャップ層を選択エッチングすることで各拡散源１
５ａ〜１５ｄを覆うキャップ１８ａ，１８ｂ，１８ｃ，
１８ｄを形成する（キャップ形成工程）。ここで、深い
拡散が要求される高耐圧化領域形成用の拡散源１５ａ，
１５ｂに対しては、キャップせり出し幅Ｃａを大きく
し、浅い拡散が要求されるゲート領域形形成用の拡散源
１５ｃ，１５ｄに対しては、キャップせり出し幅Ｃｂを
小さく形成している。
【００１５】次に、半導体基板１１を６５０℃の高温で
２時間の間加熱することで、各拡散源１５ａ〜１５ｄか
ら半導体基板１１内へ不純物を拡散させる（不純物拡散
工程）。その後、キャップ１８ａ〜１８ｄならびに拡散
源１５ａ〜１５ｄを除去して図４（ｄ）に示す縦型構造
のＦＥＴ１０を得る。
２時間の間加熱することで、各拡散源１５ａ〜１５ｄか
ら半導体基板１１内へ不純物を拡散させる（不純物拡散
工程）。その後、キャップ１８ａ〜１８ｄならびに拡散
源１５ａ〜１５ｄを除去して図４（ｄ）に示す縦型構造
のＦＥＴ１０を得る。
【００１６】図２および図３に示したように、拡散条件
が同一であっても拡散源幅Ｗならびにキャップせり出し
幅Ｃが大きいほど拡散深さは深くなる。このため、高耐
圧化領域形成用の拡散源１５ａ，１５ｂは拡散源自体の
幅Ｗａを広くするとともに、拡散源自体を覆うキャップ
１８ａ，１８ｂのせり出し幅Ｃａも大きく形成している
ので、加熱による拡散処理を行うことで深さｄａの深い
拡散領域１６が形成される。
が同一であっても拡散源幅Ｗならびにキャップせり出し
幅Ｃが大きいほど拡散深さは深くなる。このため、高耐
圧化領域形成用の拡散源１５ａ，１５ｂは拡散源自体の
幅Ｗａを広くするとともに、拡散源自体を覆うキャップ
１８ａ，１８ｂのせり出し幅Ｃａも大きく形成している
ので、加熱による拡散処理を行うことで深さｄａの深い
拡散領域１６が形成される。
【００１７】これに対してゲート領域形成用の拡散源１
５ｃ，１５ｄは拡散源自体の幅Ｗｂを狭くするととも
に、拡散源自体を覆うキャップ１８ｃ，１８ｄのせり出
し幅Ｃｂを小さく形成しているので、加熱による拡散処
理を行うことで深さｄｂの浅い拡散領域１６が形成され
る。このように、１回の拡散工程で拡散深さの異なる複
数の拡散領域を形成することができる。
５ｃ，１５ｄは拡散源自体の幅Ｗｂを狭くするととも
に、拡散源自体を覆うキャップ１８ｃ，１８ｄのせり出
し幅Ｃｂを小さく形成しているので、加熱による拡散処
理を行うことで深さｄｂの浅い拡散領域１６が形成され
る。このように、１回の拡散工程で拡散深さの異なる複
数の拡散領域を形成することができる。
【００１８】なお、本実施例では拡散源幅Ｗとキャップ
せり出し幅Ｃの両方を異ならしめる方法について説明し
たが、拡散源幅Ｗのみを目標とする拡散深さに応じて異
ならしめる方法でもよいし、キャップせり出し幅Ｃのみ
を目標とする拡散深さに応じて異ならしめてもよい。
せり出し幅Ｃの両方を異ならしめる方法について説明し
たが、拡散源幅Ｗのみを目標とする拡散深さに応じて異
ならしめる方法でもよいし、キャップせり出し幅Ｃのみ
を目標とする拡散深さに応じて異ならしめてもよい。
【００１９】
【発明の効果】以上に説明したように請求項１に係る半
導体装置の製造方法は、拡散源の幅を目標とする拡散深
さに応じて異ならしめておくことで、１回の不純物拡散
工程で拡散深さの異なる拡散領域を形成できる。
導体装置の製造方法は、拡散源の幅を目標とする拡散深
さに応じて異ならしめておくことで、１回の不純物拡散
工程で拡散深さの異なる拡散領域を形成できる。
【００２０】請求項２に係る半導体装置の製造方法は、
拡散源を覆うキャップの拡散源からのせり出し幅を目標
とする拡散深さに応じて異ならしめておくことで、１回
の不純物拡散工程で拡散深さの異なる拡散領域を形成で
きる。
拡散源を覆うキャップの拡散源からのせり出し幅を目標
とする拡散深さに応じて異ならしめておくことで、１回
の不純物拡散工程で拡散深さの異なる拡散領域を形成で
きる。
【図１】この発明に係る半導体装置の製造方法を説明す
るための模式断面図
るための模式断面図
【図２】拡散源幅と拡散深さの関係を示すグラフ
【図３】キャップせり出し幅と拡散深さの関係を示すグ
ラフ
ラフ
【図４】この発明に係る半導体装置の製造方法を適用し
て縦型構造のＦＥＴを製造する場合の工程図
て縦型構造のＦＥＴを製造する場合の工程図
【図５】縦型構造のＦＥＴを製造する場合の従来の工程
図
図
１，１１ 半導体基板 ２，１５ａ，１５ｂ，１５ｃ，１５ｄ 拡散源 ３，１８ａ，１８ｂ，１８ｃ，１８ｄ キャップ ４ 不純物拡散領域 １０ 縦型構造のＦＥＴ １２ ｎ＋層 １３ ドレインとなるｎ＋層 １４ ソース １６ 不純物拡散で形成した高耐圧化領域 １７ 不純物拡散で形成したゲート領域 Ｗ，Ｗａ，Ｗｂ 拡散源幅 Ｃ，Ｃａ，Ｃｂ キャップせり出し幅
Claims (2)
- 【請求項１】 半導体基板上に目標とする拡散深さに応
じて幅を異ならしめた複数の拡散源を形成する拡散源形
成工程と、 これらの拡散源を覆うキャップを形成するキャップ形成
工程と、 半導体基板を加熱してこの半導体基板内に不純物領域を
形成する不純物拡散工程とを備えたことを特徴とする半
導体装置の製造方法。 - 【請求項２】 半導体基板に複数の拡散源を形成する拡
散源形成工程と、 これらの拡散源を覆うキャップの拡散源からのせり出し
幅を目標とする拡散深さに応じて異ならしめたキャップ
を形成するキャップ形成工程と、 半導体基板を加熱してこの半導体基板内に不純物領域を
形成する不純物拡散工程とを備えたことを特徴とする半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30678093A JPH07162014A (ja) | 1993-12-07 | 1993-12-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30678093A JPH07162014A (ja) | 1993-12-07 | 1993-12-07 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07162014A true JPH07162014A (ja) | 1995-06-23 |
Family
ID=17961178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30678093A Withdrawn JPH07162014A (ja) | 1993-12-07 | 1993-12-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07162014A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013535831A (ja) * | 2010-07-29 | 2013-09-12 | アンスティトゥー ナショナル デ サイエンシーズ アプリーク ドゥ リヨン | 電子パワースイッチのための半導体構造 |
| CN103477419A (zh) * | 2011-03-31 | 2013-12-25 | 东京毅力科创株式会社 | 用于通过固相扩散形成超浅掺杂区域的方法 |
| CN104733285A (zh) * | 2013-12-24 | 2015-06-24 | 中国科学院微电子研究所 | 在半导体衬底表面制备锌掺杂超浅结的方法 |
-
1993
- 1993-12-07 JP JP30678093A patent/JPH07162014A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013535831A (ja) * | 2010-07-29 | 2013-09-12 | アンスティトゥー ナショナル デ サイエンシーズ アプリーク ドゥ リヨン | 電子パワースイッチのための半導体構造 |
| CN103477419A (zh) * | 2011-03-31 | 2013-12-25 | 东京毅力科创株式会社 | 用于通过固相扩散形成超浅掺杂区域的方法 |
| CN103477419B (zh) * | 2011-03-31 | 2017-07-07 | 东京毅力科创株式会社 | 用于通过固相扩散形成超浅掺杂区域的方法 |
| CN104733285A (zh) * | 2013-12-24 | 2015-06-24 | 中国科学院微电子研究所 | 在半导体衬底表面制备锌掺杂超浅结的方法 |
| WO2015096304A1 (zh) * | 2013-12-24 | 2015-07-02 | 中国科学院微电子研究所 | 在半导体衬底表面制备锌掺杂超浅结的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3936858A (en) | MOS transistor structure | |
| US4415383A (en) | Method of fabricating semiconductor devices using laser annealing | |
| KR950001151B1 (ko) | 반도체 장치 제조방법 | |
| JPS6237815B2 (ja) | ||
| US4178191A (en) | Process of making a planar MOS silicon-on-insulating substrate device | |
| US5895252A (en) | Field oxidation by implanted oxygen (FIMOX) | |
| US4006046A (en) | Method for compensating for emitter-push effect in the fabrication of transistors | |
| US4358889A (en) | Process for making a late programming enhanced contact ROM | |
| JPH07162014A (ja) | 半導体装置の製造方法 | |
| US4499653A (en) | Small dimension field effect transistor using phosphorous doped silicon glass reflow process | |
| US4054989A (en) | High reliability, low leakage, self-aligned silicon gate FET and method of fabricating same | |
| JPS5817655A (ja) | 半導体装置の製造方法 | |
| US3783046A (en) | Method of making a high-speed shallow junction semiconductor device | |
| CA1161969A (en) | Method of fabricating semiconductor devices using laser annealing | |
| US3969165A (en) | Simplified method of transistor manufacture | |
| JPH0779101B2 (ja) | 半導体装置の製法 | |
| GB2193036A (en) | Fabrication method of semiconductor device | |
| JPS6097662A (ja) | 半導体装置の製造方法 | |
| JPS6341063A (ja) | Ｍｏｓ集積回路の製造方法 | |
| JP2546650B2 (ja) | バイポ−ラトランジスタの製造法 | |
| JP3182887B2 (ja) | 半導体装置の製造方法 | |
| JPH0362947A (ja) | 半導体装置及びその製造方法 | |
| JPS604224A (ja) | 半導体装置の製造方法 | |
| JPH04129276A (ja) | 半導体装置の製造方法 | |
| JPH0354834A (ja) | 集積回路装置用多結晶シリコン膜の不純物ドーピング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010306 |