CN104733285A - 在半导体衬底表面制备锌掺杂超浅结的方法 - Google Patents

在半导体衬底表面制备锌掺杂超浅结的方法 Download PDF

Info

Publication number
CN104733285A
CN104733285A CN201310721825.8A CN201310721825A CN104733285A CN 104733285 A CN104733285 A CN 104733285A CN 201310721825 A CN201310721825 A CN 201310721825A CN 104733285 A CN104733285 A CN 104733285A
Authority
CN
China
Prior art keywords
zinc
semiconductor substrate
substrate surface
ultra
doping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310721825.8A
Other languages
English (en)
Inventor
孙兵
刘洪刚
赵威
王盛凯
常虎东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201310721825.8A priority Critical patent/CN104733285A/zh
Priority to PCT/CN2014/075402 priority patent/WO2015096304A1/zh
Publication of CN104733285A publication Critical patent/CN104733285A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities

Abstract

本发明公开了一种在半导体衬底表面制备锌掺杂超浅结的方法，属于半导体集成技术领域，该方法是将由原子层沉积得到的氧化锌中的锌进行扩散的方式在半导体衬底表面制备锌掺杂的超浅结，该方法包括：清洗半导体衬底表面；在原子层沉积系统中利用原子层沉积的方法在所述半导体衬底上沉积氧化锌层；在所述氧化锌层上沉积帽层；高温退火将所述氧化锌层中的锌原子扩散到半导体衬底表面；去除帽层和残余的氧化锌层。本发明可应用于平面、非平面半导体器件的超浅结的制备，在小尺寸半导体器件掺杂方面具有结深可控、半导体衬底晶格损伤小的优点。

Description

在半导体衬底表面制备锌掺杂超浅结的方法
技术领域
本发明涉及半导体衬底超浅结的制备方法，尤其涉及一种在半导体衬底表面制备锌掺杂超浅结的方法，属于半导体集成技术领域。
背景技术
半导体技术作为信息产业的核心和基础，是衡量一个国家科学技术进步和综合国力的重要标志。在过去的40多年中，CMOS集成技术遵循摩尔定律通过缩小器件的特征尺寸来提高器件的工作速度、增加集成度以及降低成本。然而当MOS器件的栅长缩小到90纳米以下，特别是进入到65纳米及以下节点，要求源/漏区以及源/漏极延伸区相应地变浅，超浅结可以更好的改善器件的短沟道效应，但是随着器件尺寸及性能的进一步提高，结漏电现象是超浅结技术越来越需要解决的问题。
等离子体浸没掺杂、投射式气体浸入激光掺杂、快速汽相掺杂、离子淋浴掺杂和单层原子扩散掺杂等技术相继被提出用以制备超浅结，其中单原子扩散掺杂以其晶格损伤小，掺杂结深可控的优势获得了原来越多的关注。
原子层沉积的方法具有均匀性高、表面覆盖好、自限制表面吸附反应及生长速度精确可控等优点，已经应用于当前CMOS技术栅介质的生长过程中。将原子层沉积和单原子扩散掺杂相结合，有利于实现精确可控的超浅结的制备。
发明内容
(一)要解决的技术问题
本发明目的在于将原子层技术和单原子扩散相结合，从而提供一种在半导体衬底表面制备锌掺杂超浅结的方法。
(二)技术方案
为达到上述目的，本发明提供了一种在半导体衬底表面制备锌掺杂超浅结的方法，是将由原子层沉积得到的氧化锌中的锌进行扩散的方式在半导体衬底表面制备锌掺杂的超浅结，该方法包括：
步骤1：清洗半导体衬底表面；
步骤2：在原子层沉积系统中利用原子层沉积的方法在所述半导体衬底上沉积氧化锌层；
步骤3：在所述氧化锌层上沉积帽层；
步骤4：高温退火将所述氧化锌层中的锌原子扩散到半导体衬底表面；
步骤5：去除帽层和残余的氧化锌层。
上述方案中，步骤1中所述的半导体衬底是硅衬底、锗衬底、硅锗衬底或III-V族化合物半导体衬底。
上述方案中，步骤1中所述的清洗半导体衬底表面，首先利用丙酮和乙醇依次分别超声清洗1-10分钟去除所述半导体衬底表面的有机物及油脂沾污，接着用盐酸、氢氟酸、氨水或氢溴酸清洗所述半导体衬底表面，去除所述半导体衬底表面的自然氧化物。
上述方案中，步骤2中所述的原子层沉积系统，反应腔温度为20℃-500℃，反应腔压力为0.5毫巴-10毫巴。
上述方案中，步骤2中所述利用原子层沉积的方法在所述半导体衬底上沉积氧化锌层，首先向原子层沉积系统反应腔体中通入锌的前驱体源的脉冲，接着用高纯氮气清洗，冲掉反应副产物和残留的锌的前驱体源，然后向原子层沉积系统反应腔体中通入氧的前驱体源的脉冲，并用高纯氮气清洗，冲掉反应副产物和残留的氧的前驱体源，形成一个完整的氧化锌生长周期，通过控制氧化锌生长的周期数来精确控制氧化锌的生长厚度。
上述方案中，步骤2中所述原子层沉积系统中，锌的前驱体源为二乙基锌(Zn(C2H5)2)、二甲基锌(Zn(CH3)2)或醋酸锌(Zn(CH3COO)2)，氧的前驱体源为水(H2O)、氧气(O2)和臭氧(O3)中的一种或多种组合，在原子层沉积氧化锌时，所述锌的前驱体源的脉冲为1毫秒-60秒，所述氧的前驱体源的脉冲时间为1毫秒-60秒。
上述方案中，步骤2中所述的氧化锌层的厚度为1埃-100纳米。
上述方案中，步骤3中所述的帽层是采用原子层沉积、等离子增强化学气相沉积或溅射的方法沉积的，所述帽层为三氧化二铝、二氧化硅或氮化硅，所述帽层的厚度为3埃-200纳米。
上述方案中，步骤4中所述的高温退火，退火温度为400℃-1000℃，所述高温退火的退火时间为1毫秒-1小时。
上述方案中，步骤5中所述的去除帽层和残余的氧化锌层，是通过刻蚀或腐蚀的方式去除帽层和残余的氧化锌层，其中刻蚀或腐蚀采用湿法或干法的方式。
(三)有益效果
本发明的有益效果是：本发明提供的在半导体衬底表面制备锌掺杂超浅结的方法，是在半导体衬底上沉积氧化锌层，在氧化锌层上沉积帽层，然后通过退火的方式将锌扩散到半导体衬底中，采用腐蚀或刻蚀的方式去除帽层，从而形成锌掺杂的超浅结。其中，单原子层扩散具有结深可控、晶格损伤小的优点，而原子层沉积具有表面覆盖性好、生长厚度精确可控、生长温度低、生长厚度均匀性好的优点，本发明将原子层沉积技术和单原子扩散技术相结合，用以制备锌掺杂的半导体衬底超浅结，在超浅结结深控制、超浅结均匀性、半导体衬底表面损伤、掺杂浓度控制等方面具有很大的优势，适用于平面、非平面半导体器件超浅结的制作。
附图说明
图1为依照本发明实施例的在半导体衬底上形成锌掺杂的超浅结的方法流程图；
图2为依照本发明实施例的半导体衬底的结构示意图；
图3为依照本发明实施例的在半导体衬底上沉积氧化锌层后的结构示意图；
图4为依照本发明实施例的在氧化锌层上沉积帽层后的结构示意图；
图5为依照本发明实施例的退火使得锌扩散到半导体衬底表面形成超浅结的示意图；
图6为依照本发明实施例的在半导体衬底表面形成的锌掺杂的超浅结的示意图；
图7为依照本发明实施例的砷化镓衬底锌掺杂的超浅结的方块电阻的测试结果。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
本发明提供的在半导体衬底表面制备锌掺杂超浅结的方法，是在半导体衬底上沉积氧化锌层，在氧化锌层上沉积帽层，然后通过退火的方式将锌扩散到半导体衬底中，采用腐蚀或刻蚀的方式去除帽层，从而形成锌掺杂的超浅结。
如图1所示，图1为依照本发明实施例的在半导体衬底上形成锌掺杂的超浅结的方法流程图，该方法是将由原子层沉积得到的氧化锌中的锌进行扩散的方式在半导体衬底表面制备锌掺杂的超浅结，该方法包括：
步骤1：清洗半导体衬底表面；
步骤2：在原子层沉积系统中利用原子层沉积的方法在所述半导体衬底上沉积氧化锌层；
步骤3：在所述氧化锌层上沉积帽层；
步骤4：高温退火将所述氧化锌层中的锌原子扩散到半导体衬底表面；
步骤5：去除帽层和残余的氧化锌层。
其中，步骤1中所述的半导体衬底是硅衬底、锗衬底、硅锗衬底或III-V化合物半导体衬底。所述的清洗半导体衬底表面，首先利用丙酮和乙醇依次分别超声清洗1-10分钟去除所述半导体衬底表面的有机物及油脂沾污，接着用盐酸、氢氟酸、氨水或氢溴酸清洗所述半导体衬底表面，去除所述半导体衬底表面的自然氧化物。
步骤2中所述的原子层沉积系统，反应腔温度为20℃-500℃，反应腔压力为0.5毫巴-10毫巴。所述利用原子层沉积的方法在所述半导体衬底上沉积氧化锌层，首先向原子层沉积系统反应腔体中通入锌的前驱体源的脉冲，接着用高纯氮气清洗，冲掉反应副产物和残留的锌的前驱体源，然后向原子层沉积系统反应腔体中通入氧的前驱体源的脉冲，并用高纯氮气清洗，冲掉反应副产物和残留的氧的前驱体源，形成一个完整的氧化锌生长周期，通过控制氧化锌生长的周期数来精确控制氧化锌的生长厚度。所述原子层沉积系统中，锌的前驱体源为二乙基锌(Zn(C2H5)2)、二甲基锌(Zn(CH3)2)或醋酸锌(Zn(CH3COO)2)，氧的前驱体源为水(H2O)、氧气(O2)和臭氧(O3)中的一种或多种组合，在原子层沉积氧化锌时，所述锌的前驱体源的脉冲为1毫秒-60秒，所述氧的前驱体源的脉冲时间为1毫秒-60秒。所述的氧化锌层的厚度为1埃-100纳米。
步骤3中所述的帽层是采用原子层沉积、等离子增强化学气相沉积或溅射的方法沉积的，所述帽层为三氧化二铝、二氧化硅或氮化硅，所述帽层的厚度为3埃-200纳米。
步骤4中所述的高温退火，退火温度为400℃-1000℃，所述高温退火的退火时间为1毫秒-1小时。
步骤5中所述的去除帽层和残余的氧化锌层，是通过刻蚀或腐蚀的方式去除帽层和残余的氧化锌层，其中刻蚀或腐蚀采用湿法或干法的方式。
以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本发明的保护范围。本实施例具体描述本发明所提供的一种砷化镓衬底制作锌掺杂超浅结的方法，该方法包括如下步骤：
步骤1：如图2所示，首先利用丙酮和乙醇依次分别超声清洗5分钟去除砷化镓衬底1表面的有机物及油脂沾污，接着用体积比HCl∶H2O＝1∶10的稀盐酸去除所述砷化镓衬底1表面的自然氧化物。
步骤2：如图3所示，所述原子层沉积系统中锌的前驱体源为二乙基锌(Zn(C2H5)2)、氧的前驱体源可以为水(H2O)。所述原子层沉积系统的反应腔温度为250摄氏度，反应腔压力为1.5毫巴，首先向原子层沉积系统反应腔体中通入二乙基锌脉冲，脉冲为200毫秒，紧接着用高纯氮气清洗，紧接着用高纯氮气清洗，高纯氮气的纯度为99.999％，高纯氮气的流量为300sccm，清洗时间为2秒，冲掉反应副产物和残留的二乙基锌，紧着着向原子层沉积系统反应腔体中通入水的脉冲，脉冲时间为200豪秒，紧接着用高纯氮气清洗，紧接着用高纯氮气清洗，高纯氮气的纯度为99.999％，高纯氮气的流量为300sccm，清洗时间为2秒。冲掉反应副产物和残留的水，形成一个完整的氧化锌生长周期，每个生长周期沉积2埃氧化锌，在所述砷化镓衬底1上生长25个生长周期的氧化锌，形成氧化锌层2。
步骤3：如图4所示，利用等离子增强化学气相沉积的方法在所述氧化锌层2上沉积20纳米厚的二氧化硅层3。
步骤4：如图5所示，在600摄氏度下对所述步骤3获得的衬底退火20分钟，将锌扩散到所述砷化镓衬底1中，形成锌掺杂的超浅结4。
步骤5：如图6所示，利用体积比CH3COOH∶NH4F∶H2O＝1∶1∶1的溶液腐蚀40秒去除步骤4所获得的衬底表面的二氧化硅层3，利用体积比HCl∶H2O＝1∶10的溶液腐蚀20秒去除步骤4所获得的衬底残余的氧化锌层2。
如图7所示，测试表明，本实施例将半绝缘的砷化镓衬底的方块电阻从106Ω/□降低到了2100Ω/□。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种在半导体衬底表面制备锌掺杂超浅结的方法，是将由原子层沉积得到的氧化锌中的锌进行扩散的方式在半导体衬底表面制备锌掺杂的超浅结，该方法包括：
步骤1：清洗半导体衬底表面；
步骤2：在原子层沉积系统中利用原子层沉积的方法在所述半导体衬底上沉积氧化锌层；
步骤3：在所述氧化锌层上沉积帽层；
步骤4：高温退火将所述氧化锌层中的锌原子扩散到半导体衬底表面；
步骤5：去除帽层和残余的氧化锌层。
2.根据权利要求1所述的在半导体衬底表面制备锌掺杂超浅结的方法，其特征在于，步骤1中所述的半导体衬底是硅衬底、锗衬底、硅锗衬底或III-V族化合物半导体衬底。
3.根据权利要求1所述的在半导体衬底表面制备锌掺杂超浅结的方法，其特征在于，步骤1中所述的清洗半导体衬底表面，首先利用丙酮和乙醇依次分别超声清洗1-10分钟去除所述半导体衬底表面的有机物及油脂沾污，接着用盐酸、氢氟酸、氨水或氢溴酸清洗所述半导体衬底表面，去除所述半导体衬底表面的自然氧化物。
4.根据权利要求1所述的在半导体衬底表面制备锌掺杂超浅结的方法，其特征在于，步骤2中所述的原子层沉积系统，反应腔温度为20℃-500℃，反应腔压力为0.5毫巴-10毫巴。
5.根据权利要求1所述的在半导体衬底表面制备锌掺杂超浅结的方法，其特征在于，步骤2中所述利用原子层沉积的方法在所述半导体衬底上沉积氧化锌层，首先向原子层沉积系统反应腔体中通入锌的前驱体源的脉冲，接着用高纯氮气清洗，冲掉反应副产物和残留的锌的前驱体源，然后向原子层沉积系统反应腔体中通入氧的前驱体源的脉冲，并用高纯氮气清洗，冲掉反应副产物和残留的氧的前驱体源，形成一个完整的氧化锌生长周期，通过控制氧化锌生长的周期数来精确控制氧化锌的生长厚度。
6.根据权利要求5所述的在半导体衬底表面制备锌掺杂超浅结的方法，其特征在于，步骤2中所述原子层沉积系统中，锌的前驱体源为二乙基锌(Zn(C2H5)2)、二甲基锌(Zn(CH3)2)或醋酸锌(Zn(CH3COO)2)，氧的前驱体源为水(H2O)、氧气(O2)和臭氧(O3)中的一种或多种组合，在原子层沉积氧化锌时，所述锌的前驱体源的脉冲为1毫秒-60秒，所述氧的前驱体源的脉冲时间为1毫秒-60秒。
7.根据权利要求1所述的在半导体衬底表面制备锌掺杂超浅结的方法，其特征在于，步骤2中所述的氧化锌层的厚度为1埃-100纳米。
8.根据权利要求1所述的在半导体衬底表面制备锌掺杂超浅结的方法，其特征在于，步骤3中所述的帽层是采用原子层沉积、等离子增强化学气相沉积或溅射的方法沉积的，所述帽层为三氧化二铝、二氧化硅或氮化硅，所述帽层的厚度为3埃-200纳米。
9.根据权利要求1所述的在半导体衬底表面制备锌掺杂超浅结的方法，其特征在于，步骤4中所述的高温退火，退火温度为400℃-1000℃，所述高温退火的退火时间为1毫秒-1小时。
10.根据权利要求1所述的在半导体衬底表面制备锌掺杂超浅结的方法，其特征在于，步骤5中所述的去除帽层和残余的氧化锌层，是通过刻蚀或腐蚀的方式去除帽层和残余的氧化锌层，其中刻蚀或腐蚀采用湿法或干法的方式。
CN201310721825.8A 2013-12-24 2013-12-24 在半导体衬底表面制备锌掺杂超浅结的方法 Pending CN104733285A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201310721825.8A CN104733285A (zh) 2013-12-24 2013-12-24 在半导体衬底表面制备锌掺杂超浅结的方法
PCT/CN2014/075402 WO2015096304A1 (zh) 2013-12-24 2014-04-15 在半导体衬底表面制备锌掺杂超浅结的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310721825.8A CN104733285A (zh) 2013-12-24 2013-12-24 在半导体衬底表面制备锌掺杂超浅结的方法

Publications (1)

Publication Number Publication Date
CN104733285A true CN104733285A (zh) 2015-06-24

Family

ID=53457088

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310721825.8A Pending CN104733285A (zh) 2013-12-24 2013-12-24 在半导体衬底表面制备锌掺杂超浅结的方法

Country Status (2)

Country Link
CN (1) CN104733285A (zh)
WO (1) WO2015096304A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109037043A (zh) * 2017-06-08 2018-12-18 朗姆研究公司 采用原子层沉积和退火以使锑与磷共掺杂形成超浅结
CN110508155A (zh) * 2019-08-21 2019-11-29 南京大学 一种锌基无机-有机杂化纳米多孔分离膜的制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07162014A (ja) * 1993-12-07 1995-06-23 Honda Motor Co Ltd 半導体装置の製造方法
JPH11145553A (ja) * 1997-11-10 1999-05-28 Hitachi Ltd 半導体レーザ素子及びその作製法
US20080164476A1 (en) * 2007-01-09 2008-07-10 Sang Hee Park METHOD OF MANUFACTURING P-TYPE ZnO SEMICONDUCTOR LAYER USING ATOMIC LAYER DEPOSITION AND THIN FILM TRANSISTOR INCLUDING THE P-TYPE ZnO SEMICONDUCTOR LAYER
US20120252197A1 (en) * 2011-03-31 2012-10-04 Tokyo Electron Limited Method for forming ultra-shallow boron doping regions by solid phase diffusion
CN103193261A (zh) * 2013-04-08 2013-07-10 长春理工大学 一种制备p型ZnO纳米线的方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091254A (ja) * 1998-09-11 2000-03-31 Oki Electric Ind Co Ltd Ｚｎ固相拡散方法およびこれを用いた発光素子
US8569158B2 (en) * 2011-03-31 2013-10-29 Tokyo Electron Limited Method for forming ultra-shallow doping regions by solid phase diffusion
CN102938371B (zh) * 2012-11-28 2016-01-20 中国科学院微电子研究所 一种在p型Ge衬底制备n+/p型超浅结的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07162014A (ja) * 1993-12-07 1995-06-23 Honda Motor Co Ltd 半導体装置の製造方法
JPH11145553A (ja) * 1997-11-10 1999-05-28 Hitachi Ltd 半導体レーザ素子及びその作製法
US20080164476A1 (en) * 2007-01-09 2008-07-10 Sang Hee Park METHOD OF MANUFACTURING P-TYPE ZnO SEMICONDUCTOR LAYER USING ATOMIC LAYER DEPOSITION AND THIN FILM TRANSISTOR INCLUDING THE P-TYPE ZnO SEMICONDUCTOR LAYER
US20120252197A1 (en) * 2011-03-31 2012-10-04 Tokyo Electron Limited Method for forming ultra-shallow boron doping regions by solid phase diffusion
CN103193261A (zh) * 2013-04-08 2013-07-10 长春理工大学 一种制备p型ZnO纳米线的方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109037043A (zh) * 2017-06-08 2018-12-18 朗姆研究公司 采用原子层沉积和退火以使锑与磷共掺杂形成超浅结
CN109037043B (zh) * 2017-06-08 2024-03-29 朗姆研究公司 一种处理衬底的方法
CN110508155A (zh) * 2019-08-21 2019-11-29 南京大学 一种锌基无机-有机杂化纳米多孔分离膜的制备方法

Also Published As

Publication number Publication date
WO2015096304A1 (zh) 2015-07-02

Similar Documents

Publication Publication Date Title
CN102332395B (zh) 一种选择性淀积栅氧和栅电极的方法
TWI691081B (zh) 用於半導體表面氣相硫鈍化之系統及方法
CN106158636B (zh) 晶体管及其形成方法
US20220238748A1 (en) Solar cell and preparation method therefor, method for processing n-type doped silicon film, and semiconductor device
CN102931068A (zh) 一种锗基mosfet栅介质的制备方法
SE0900641L (sv) Förfarande för framställning av halvledaranordning
CN104733285A (zh) 在半导体衬底表面制备锌掺杂超浅结的方法
CN109411342A (zh) 一种碳化硅沟槽刻蚀方法
CN103928312B (zh) 图案的形成方法
CN106486365B (zh) 半导体器件的形成方法
CN104992972B (zh) 基于soi衬底的横向纳米线叉指结构晶体管及制备方法
CN103451611A (zh) 适用于栅介质层的低漏电流HfO2 薄膜的制备方法
CN102938371B (zh) 一种在p型Ge衬底制备n+/p型超浅结的方法
CN104966673A (zh) 一种改善Al2O3/InP MOS电容界面特性及漏电特性的界面钝化方法
CN104499054B (zh) 硅基高晶体质量InAsSb平面纳米线的生长方法
CN107359127A (zh) 蓝宝石衬底的Fe掺杂自旋场效应晶体管及其制造方法
CN102723268A (zh) 一种制备自对准镍硅化物的方法
Ditshego et al. Top-down fabrication process of ZnO NWFETs
KR20230013132A (ko) 마이크로led 피처들의 사전 세척 및 캡슐화
CN103928346B (zh) 外延生长形成n型重掺杂漂移层台面的umosfet器件制备方法
CN102054696A (zh) 形成源漏极的方法
TWI754684B (zh) 用於半導體表面之氣相鈍化的系統及方法
CN107634097B (zh) 一种石墨烯场效应晶体管及其制造方法
Geng et al. Effect of water flow rate on properties of zinc oxide thin films prepared using spatial atomic layer deposition
CN103311120A (zh) 一种生长高介电常数电介质叠层的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150624

RJ01 Rejection of invention patent application after publication