CN102938371B - 一种在p型Ge衬底制备n+/p型超浅结的方法 - Google Patents

一种在p型Ge衬底制备n+/p型超浅结的方法 Download PDF

Info

Publication number
CN102938371B
CN102938371B CN201210495667.4A CN201210495667A CN102938371B CN 102938371 B CN102938371 B CN 102938371B CN 201210495667 A CN201210495667 A CN 201210495667A CN 102938371 B CN102938371 B CN 102938371B
Authority
CN
China
Prior art keywords
type
substrate
ultra
shallow junctions
cap layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210495667.4A
Other languages
English (en)
Other versions
CN102938371A (zh
Inventor
刘洪刚
韩乐
薛百清
孙兵
王盛凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201210495667.4A priority Critical patent/CN102938371B/zh
Publication of CN102938371A publication Critical patent/CN102938371A/zh
Application granted granted Critical
Publication of CN102938371B publication Critical patent/CN102938371B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种在p型Ge衬底制备n+/p型超浅结的方法，包括：去除p型Ge衬底表面的自然氧化层，以形成激活的Ge表面；对激活的Ge表面进行硫钝化处理，利用Ge表面化学吸附作用构成Ge表面的硫吸附层；在Ge衬底上低温外延或者生长帽层；采用快速退火工艺将硫吸附层中的硫原子扩散进Ge衬底内；腐蚀掉帽层从而得到硫掺杂的n+/p型超浅结。利用本发明，能够实现在Ge衬底上的n+/p型超浅结，且工艺设备较为简单，耗费较小，易于进行大规模操作，解决了在Ge衬底结构上实现纳米尺度的浅掺杂，并满足了不同掺杂分布的要求。

Description

一种在p型Ge衬底制备n+/p型超浅结的方法
技术领域
本发明涉及半导体技术领域，具体涉及一种在p型Ge衬底制备n+/p型超浅结的方法。
背景技术
对于Ge基MOSFET来说，器件尺寸缩减已经成为其发展的主要驱动力之一。结深与栅长不断地减小不仅能够获得更快的晶体管速度，还能实现更高的封装密度。其中，实现Ge基结构纳米尺度的掺杂，在源漏扩展区制备超浅结，是一种不错的努力方向。超浅结的结深一般是介于1纳米至100纳米之间。
传统的离子注入工艺局限于很难将注入范围控制在纳米尺度，空间分布相对随机以及与纳米结构材料不兼容。另一方面，固体源扩散工艺难以获取较理想的均匀性和控制掺杂剂的计量。且离子注入容易引起损伤、沟道效应、屏蔽效应。
为了解决传统工艺带来的问题以及达到如此精妙的控制，自限制与自组装工艺的集成是一种不错的选择。其中，单分子层掺杂(monolayerdoping，MLD)一种易于实施、可靠的方法，就是利用晶体Ge丰富的表面化学作用和自限制单分子层构建反应。MLD工艺对于不同纳米结构材料的p型和n型掺杂都同样适用，不论是自顶向下或者是自底向上技术也同样适用。这种方法一项重要的特性就是，它利用自限制反应在Ge的表面形成一个高度统一的单分子层，即一层附属的包含掺杂元素的分子层。接着，通过快速退火步骤，形成纳米尺度掺杂的分布。单位区域内掺杂剂浓度可以通过前驱分子的大小来调谐，越小的分子可以实现越高的浓度。而快速退火的时间和温度则主要影响着超浅结的结深。
所以，可以通过将硫源的选择和快速退火的条件控制相结合，以满足不同掺杂浓度和掺杂分布的要求。
发明内容
(一)要解决的技术问题
有鉴于此，本发明的主要目的在于提供一种在p型Ge衬底制备n+/p型超浅结的方法，以解决在Ge衬底结构上实现纳米尺度的浅掺杂，并满足不同掺杂分布的要求。
(二)技术方案
为达到上述目的，本发明提供了一种在p型Ge衬底制备n+/p型超浅结的方法，包括：
步骤1：去除p型Ge衬底表面的自然氧化层，以形成激活的Ge表面；
步骤2：对激活的Ge表面进行硫钝化处理，利用Ge表面化学吸附作用构成Ge表面的硫吸附层；
步骤3：在Ge衬底上低温外延或者生长帽层；
步骤4：采用快速退火工艺将硫吸附层中的硫原子扩散进Ge衬底内；
步骤5：腐蚀掉帽层从而得到硫掺杂的n+/p型超浅结。
上述方案中，步骤1中所述p型Ge衬底是p型Ge、GOI以及外延Ge半导体衬底中的一种。
上述方案中，步骤2中所述对激活的Ge表面进行硫钝化处理，采用的硫源是(NH4)2S、(NH4)2Sx、Na2S、H2S中的一种或多种的任意混合物。
上述方案中，步骤2中所述对激活的Ge表面进行硫钝化处理，在常温下进行硫钝化处理的时间为1分钟～3小时。
上述方案中，步骤3中所述帽层采用的材料是Al2O3、SiO2、Si3N4中的一种或多种组合。所述帽层材料采用低温生长，使用原子层沉积、化学气相沉积或者分子束外延方法，帽层厚度为1nm～100nm。
上述方案中，步骤4中所述快速退火工艺的时间为1秒～3分钟，温度范围200℃～850℃。
上述方案中，步骤5中所述腐蚀掉帽层，采用干法或湿法腐蚀。
上述方案中，该方法适用于制作Ge基的MOS电容、MOSFET、FinFET器件以及含有p-n结的Ge基器件。
(三)有益效果
本发明提供了一种简单易行、控制方便的在p型Ge衬底制备n+/p型超浅结的方法，这种方法能够实现在Ge衬底上的n+/p型超浅结，且工艺设备较为简单，耗费较小，易于进行大规模操作，解决了在Ge衬底结构上实现纳米尺度的浅掺杂，并满足了不同掺杂分布的要求。且不论是自顶向下或者是自底向上技术同样适用，此种制作超浅结的方法还适用于制作Ge基MOS电容、FinFET器件以及其他含p-n结的Ge基器件。
附图说明
图1是依照本发明实施例的在p型Ge衬底制备n+/p型超浅结的方法流程图；
图2a至图2e是依照本发明实施例的在p型Ge衬底制备n+/p型超浅结的工艺流程图；
图3a至图3e是依照本发明实施例的将在p型Ge衬底制备n+/p型超浅结的方法应用于制作MOSFET器件的工艺流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
为了解决在Ge衬底结构上实现纳米尺度的浅掺杂，同时传统的实现Ge衬底上超浅结工艺在结均匀性、可靠性和连续工艺集成方面有所欠缺的问题，本发明提供了一种在p型Ge衬底上实现n+/p型超浅结的新型分子层掺杂方法，将快速退火的条件控制和前驱的分子设计相结合，以满足不同掺杂分布的要求。
如图1所示，图1是依照本发明实施例的在p型Ge衬底制备n+/p型超浅结的方法流程图，该方法包括以下步骤：
步骤1：去除p型Ge衬底表面的自然氧化层，以形成激活的Ge表面；
步骤2：对激活的Ge表面进行硫钝化处理，利用Ge表面化学吸附作用构成Ge表面的硫吸附层；
步骤3：在Ge衬底上低温外延或者生长帽层；
步骤4：采用快速退火工艺将硫吸附层中的硫原子扩散进Ge衬底内；
步骤5：腐蚀掉帽层从而得到硫掺杂的n+/p型超浅结。
其中，步骤1中所述p型Ge衬底是p型Ge、GOI以及外延Ge半导体衬底中的一种。步骤2中所述对激活的Ge表面进行硫钝化处理，采用的硫源是(NH4)2S、(NH4)2Sx、Na2S、H2S中的一种或多种的任意混合物。步骤2中所述对激活的Ge表面进行硫钝化处理，在常温下进行硫钝化处理的时间为1分钟～3小时。步骤3中所述帽层采用的材料是Al2O3、SiO2、Si3N4中的一种或多种组合。所述帽层材料采用低温生长，使用原子层沉积、化学气相沉积或者分子束外延方法，帽层厚度为1nm～100nm。步骤4中所述快速退火工艺的时间为1秒～3分钟，温度范围200℃～850℃。步骤5中所述腐蚀掉帽层，采用干法或湿法腐蚀。
图2a至图2e示出了依照本发明实施例的在p型Ge衬底制备n+/p型超浅结的工艺流程图，具体包括以下步骤：
如图2a所示，先去除Ge衬底101表面的自然氧化层，形成激活的锗表面；去除Ge衬底101表面的自然氧化层可以选用HCl或者HF处理。
如图2b所示，可选(NH4)2S溶液对激活的锗表面进行硫钝化处理，利用锗表面化学吸附效应构成锗表面的硫吸附层102。
如图2c和图2d所示，在Ge衬底101上外延或者生长一层帽层103，保护硫吸附层，然后采用快速退火技术将硫吸附层中的硫原子扩散进体锗内，形成激活的硫离子。
如图2e所示，用干法或湿法腐蚀掉帽层103层，从而得到含有硫掺杂的n+/p型超浅结104。
本发明提供的这种制作超浅结的方法还适用于制作Ge基MOS电容、FinFET器件以及其他含p-n结的Ge基器件。图3a至图3e示出了依照本发明实施例的将在p型Ge衬底制备n+/p型超浅结的方法应用于制作MOSFET器件的工艺流程图，具体包括以下步骤：
如图3a所示，在使用锗衬底201之前要先进行表面预处理，以得到较为洁净的表面。
如图3b所示，在Ge衬底表面生长一层SiO2作为绝缘层202，并在SiO2绝缘层202上沉积金属作为栅电极203，并刻蚀掉两侧的SiO2。
接着如图3c所示，利用本发明提供制备超浅结的方法在栅电极两侧制作源漏区域的超浅结204，然后如图3e所示，在源漏区域上制作源漏电极205，一般的Ge基MOSFET即制作完成。
本发明提供了一种在p型Ge衬底制备n+/p型超浅结的思路和方法，以上所述的具体实施例，对本发明的目的、技术方案进一步说明和阐述。但应该强调的是，以上所述实施例仅为本发明的较佳实例而已，并非用于限定本发明的保护范围。但凡本领域普通技术人员根据本发明所揭示内容所作的等效修饰或变化，皆应纳入权利要求书中记载的保护范围内。

Claims (5)

1.一种在p型Ge衬底制备n+/p型超浅结的方法，其特征在于，包括：
步骤1：去除p型Ge衬底表面的自然氧化层，以形成激活的Ge表面；其中，所述p型Ge衬底是绝缘体上Ge以及外延Ge半导体衬底中的一种；
步骤2：对激活的Ge表面进行硫钝化处理，利用Ge表面化学吸附作用构成Ge表面的硫吸附层，其中，硫钝化处理采用的硫源是(NH4)2S、(NH4)2Sx、Na2S、H2S中的一种或多种的任意混合物，在常温下进行硫钝化处理的时间为1分钟～3小时；
步骤3：在Ge衬底上生长帽层；
步骤4：采用快速退火工艺将硫吸附层中的硫原子扩散进Ge衬底内，其中，所述快速退火工艺的时间为1秒～3分钟，温度范围200℃～850℃；
步骤5：腐蚀掉帽层从而得到硫掺杂的n+/p型超浅结。
2.根据权利要求1所述的在p型Ge衬底制备n+/p型超浅结的方法，其特征在于，步骤3中所述帽层采用的材料是Al2O3、SiO2、Si3N4中的一种或多种组合。
3.根据权利要求2所述的在p型Ge衬底制备n+/p型超浅结的方法，其特征在于，所述帽层材料使用原子层沉积、化学气相沉积或者分子束外延方法生长，帽层厚度为1nm～100nm。
4.根据权利要求1所述的在p型Ge衬底制备n+/p型超浅结的方法，其特征在于，步骤5中所述腐蚀掉帽层，采用干法或湿法腐蚀。
5.根据权利要求1所述的在p型Ge衬底制备n+/p型超浅结的方法，其特征在于，该方法适用于制作Ge基的MOS电容、MOSFET或FinFET器件。
CN201210495667.4A 2012-11-28 2012-11-28 一种在p型Ge衬底制备n+/p型超浅结的方法 Active CN102938371B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210495667.4A CN102938371B (zh) 2012-11-28 2012-11-28 一种在p型Ge衬底制备n+/p型超浅结的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210495667.4A CN102938371B (zh) 2012-11-28 2012-11-28 一种在p型Ge衬底制备n+/p型超浅结的方法

Publications (2)

Publication Number Publication Date
CN102938371A CN102938371A (zh) 2013-02-20
CN102938371B true CN102938371B (zh) 2016-01-20

Family

ID=47697261

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210495667.4A Active CN102938371B (zh) 2012-11-28 2012-11-28 一种在p型Ge衬底制备n+/p型超浅结的方法

Country Status (1)

Country Link
CN (1) CN102938371B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104733285A (zh) * 2013-12-24 2015-06-24 中国科学院微电子研究所 在半导体衬底表面制备锌掺杂超浅结的方法
CN106847696B (zh) * 2015-12-07 2020-05-08 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
CN108735576A (zh) * 2017-04-25 2018-11-02 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543751A (zh) * 2011-12-06 2012-07-04 南京大学 等效氧化物厚度为亚纳米的Ge基MOS器件的制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100397370B1 (ko) * 2001-10-29 2003-09-13 한국전자통신연구원 얕은 접합을 갖는 집적회로의 제조 방법
US8697467B2 (en) * 2010-07-26 2014-04-15 The Regents Of The University Of California Surface and gas phase doping of III-V semiconductors

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543751A (zh) * 2011-12-06 2012-07-04 南京大学 等效氧化物厚度为亚纳米的Ge基MOS器件的制备方法

Also Published As

Publication number Publication date
CN102938371A (zh) 2013-02-20

Similar Documents

Publication Publication Date Title
CN104051502B (zh) 通过阳极化形成具有介质隔离的体SiGe鳍片
CN100463215C (zh) 场效应晶体管及其制作方法
CN102738179B (zh) 一种SOI应变SiGe CMOS集成器件及制备方法
CN103311305B (zh) 硅基横向纳米线多面栅晶体管及其制备方法
CN102983171B (zh) 垂直无结环栅mosfet器件的结构及其制造方法
KR20130125699A (ko) 도펀트 층을 갖는 ⅲ-ⅴ 화합물 반도체 디바이스 및 이의 제조 방법
CN103871893A (zh) 具有超陡逆行阱的体鳍片fet及其制造方法
CN102916048A (zh) 一种基于体硅材料的无结硅纳米线晶体管及其制备方法
CN102938371B (zh) 一种在p型Ge衬底制备n+/p型超浅结的方法
CN106158636A (zh) 晶体管及其形成方法
CN104576391B (zh) 一种pmos器件及其制备方法
CN104037083A (zh) 一种半导体器件的制造方法
CN108538911A (zh) 优化的l型隧穿场效应晶体管及其制备方法
CN104916539A (zh) 一种制作半导体器件的方法
CN103000499B (zh) 一种锗硅硼外延层生长方法
CN103137445B (zh) 形成Finfet掺杂鳍状物的方法
CN104638002B (zh) 场效应晶体管、半导体器件及其制造方法
CN105047719A (zh) 基于InAsN-GaAsSb材料的交错型异质结隧穿场效应晶体管
CN104992972A (zh) 基于soi衬底的横向纳米线叉指结构晶体管及制备方法
CN102468123B (zh) 一种利用NiAl合金外延生长NiSiGe材料的方法
US7968434B2 (en) Method of forming of a semiconductor film, method of manufacture of a semiconductor device and a semiconductor device
CN103219275B (zh) 具有高弛豫和低缺陷密度的SGOI或sSOI的制备方法
CN105070763B (zh) Soi叉指结构衬底ⅲ‑ⅴ族材料沟道薄膜晶体管及制备方法
CN104465377B (zh) Pmos晶体管及其形成方法
CN103700581A (zh) 一种制作金属与n型半导体锗源漏接触的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant