CN109411342A - 一种碳化硅沟槽刻蚀方法 - Google Patents

一种碳化硅沟槽刻蚀方法 Download PDF

Info

Publication number
CN109411342A
CN109411342A CN201811288688.2A CN201811288688A CN109411342A CN 109411342 A CN109411342 A CN 109411342A CN 201811288688 A CN201811288688 A CN 201811288688A CN 109411342 A CN109411342 A CN 109411342A
Authority
CN
China
Prior art keywords
mask layer
epitaxial wafer
silicon carbide
sio
sic epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811288688.2A
Other languages
English (en)
Inventor
邵锦文
侯同晓
张佳
孙致祥
贾仁需
元磊
张秋洁
刘学松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qinhuangdao Jinghe Science And Technology Research Institute Co Ltd
Original Assignee
Qinhuangdao Jinghe Science And Technology Research Institute Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qinhuangdao Jinghe Science And Technology Research Institute Co Ltd filed Critical Qinhuangdao Jinghe Science And Technology Research Institute Co Ltd
Priority to CN201811288688.2A priority Critical patent/CN109411342A/zh
Publication of CN109411342A publication Critical patent/CN109411342A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明涉及一种碳化硅沟槽刻蚀方法，包括以下步骤：步骤1：在SiC外延片上生长SiO2掩膜层；步骤2：利用所述SiO2掩膜层对所述SiC外延片进行第一刻蚀；步骤3：在所述SiC外延片上沉积Ni掩膜层；步骤4：剥离所述SiO2掩膜层及其表面的Ni掩膜层；步骤5：利用所述Ni掩膜层对所述SiC外延片进行第二刻蚀，形成SiC沟槽；步骤6：去除所述Ni掩膜层。本申请提出了一种在SiC外延片上形成U型SiC沟槽的顶部和底部都为圆角的方法，既可以降低器件工作时SiC沟槽底部的电场集中导致的栅氧化层提前击穿，同时也可以降低SiC沟槽顶部直角导致的栅极和源极漏电的问题。

Description

一种碳化硅沟槽刻蚀方法
技术领域
本发明属于功率器件的制造方法技术领域，具体涉及一种碳化硅沟槽刻蚀方法。
背景技术
碳化硅金属氧化物半导体场效应晶体管(MOSFET)是一种广泛使用的碳化硅功率器件。其中将控制信号提供给栅电极，该栅电极通过插入的绝缘体将半导体表面分开，所述绝缘体如二氧化硅。通过多数载流子的传输进行电流传导，而不需要在双极型晶体管工作时使用少数载流子注入。碳化硅MOSFET能够提供非常大的安全工作区，并且多个单元结构能够并行使用。
现有技术中，一般刻蚀工艺会在沟槽底部形成微沟槽的结构，如图1所示，在形成微沟槽后通入腐蚀性气体，会产生横向微小钻蚀。这样，碳化硅金属氧化物半导体场效应晶体管器件工作时，SiC沟槽底部的电场集中则会提前击穿栅氧化层，同时SiC沟槽顶部直角加大了栅极和源极漏电的问题。
因此，如何优化SiC沟槽顶部的直角结构是本领域技术人员急需解决的技术问题。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种碳化硅沟槽刻蚀方法。具体的实现方法如下:
本发明实施例提供了一种碳化硅沟槽刻蚀方法，包括以下步骤：
步骤1：在SiC外延片上生长SiO2掩膜层；
步骤2：利用所述SiO2掩膜层对所述SiC外延片进行第一刻蚀；
步骤3：在所述SiC外延片上沉积Ni掩膜层；
步骤4：剥离所述SiO2掩膜层及其表面的Ni掩膜层；
步骤5：利用所述Ni掩膜层对所述SiC外延片进行第二刻蚀，形成SiC沟槽；
步骤6：去除所述Ni掩膜层。
在本发明的一个实施例中，所述步骤1之前还包括：清洗SiC外延片。
在本发明的一个实施例中，所述步骤1具体为：
步骤11：400℃条件下在SiC外延片上生长1～2μm SiO2掩膜；
步骤12：在所述SiO2掩膜上涂布1～2μm光刻胶，并通过光刻、显影形成光刻图形；
步骤13：以光刻胶为掩膜刻蚀所述SiO2掩膜，形成SiO2掩膜层；
步骤14：去除光刻胶。
在本发明的一个实施例中，所述第一刻蚀和所述第二刻蚀为干法刻蚀，刻蚀气体为CF4或SF6。
在本发明的一个实施例中，所述步骤2包括：
步骤21：在1mTorr～50mTorr压力下，通入速率为10sccm～80sccm的SF6或CF4，速率为5sccm～40sccm的O2，持续时间2～10分钟；
步骤22：通入氯气和氧化性气体进行沟槽退火，其中，氯气的速率为10sccm～100sccm，氧化性气体的速率为20sccm～100sccm，载体气体的速率为20sccm～100sccm。
在本发明的一个实施例中，所述氧化性气体是氧气、一氧化氮或二氧化氮。
在本发明的一个实施例中，所述步骤3包括：
利用磁控溅射法在所述SiC外延片上沉积50～200nm Ni掩膜层。
在本发明的一个实施例中，所述步骤4包括：
将沉积有Ni掩膜层的SiC外延片在缓冲氧化物刻蚀液中浸泡2～10min，去除SiO2掩膜层及其上面的Ni掩膜层。
在本发明的一个实施例中，所述缓冲氧化物刻蚀液中NH4F：HF＝7：1。
在本发明的一个实施例中，所述步骤6包括：
将所述SiC外延片在HF酸浸泡2～10min，去除Ni掩膜层。
与现有技术相比，本发明的有益效果：
本发明实施例提出一种在沟槽底部形成微沟槽，进一步在形成微沟槽后通入腐蚀性气体，产生横向微小钻蚀，微沟槽在下一步刻蚀SiC栅槽时，反转形成沟槽的顶部圆角；又因为使用带斜角的掩膜层干法刻蚀SiC，能够形成底部圆滑的SiC沟槽，这样SiC沟槽的顶部和底部都为圆角，既可以降低器件工作时SiC沟槽底部的电场集中导致的栅氧化层提前击穿，同时也可以降低SiC沟槽顶部直角导致的栅极和源极漏电的问题，提高了沟槽栅SiCMOSFET的栅氧化层的可靠性。
附图说明
图1为现有的SiC沟槽的结构示意图；
图2为本申请提供的碳化硅沟槽刻蚀方法的流程图；
图3a-图3k为本申请提供的碳化硅沟槽刻蚀方法的工艺过程示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
参见附图所示，图2为本申请提供的碳化硅沟槽刻蚀方法的流程图；图3a-图3k为本申请提供的碳化硅沟槽刻蚀方法的工艺过程示意图。
具体的，碳化硅沟槽结构用于隔离半导体衬底上的半导体器件，通过在碳化硅外延片上形成沟槽，并在沟槽中填充介质材料而成。
如图2所示，本发明实施例中碳化硅沟槽刻蚀方法如下：
步骤1：在SiC外延片上生长SiO2掩膜层；
步骤2：利用所述SiO2掩膜层对所述SiC外延片进行第一刻蚀；
步骤3：在所述SiC外延片上沉积Ni掩膜层；
步骤4：剥离所述SiO2掩膜层及其表面的Ni掩膜层；
步骤5：利用所述Ni掩膜层对所述SiC外延片进行第二刻蚀，形成SiC沟槽；
步骤6：去除所述Ni掩膜层。
具体的，在步骤1之前还包括清洗SiC外延片。SiC外延片如图3a所示，使用RCA标准清洗法，去除SiC外延片表面可能存在的有机物、颗粒和金属杂质等污染物。这些污染物的存在会影响沟槽SiC MOSFET器件的电学特性。
进一步地，使用等离子体化学气相沉积法，在400℃条件下，在SiC外延片上生长1～2μm SiO2掩膜层，如图3b所示；掩膜层是用作刻蚀SiC外延片时，非刻蚀区的保护层。
然后在SiO2掩膜上涂布1～2μm光刻胶，如图3c所示；并通过光刻、显影形成光刻图形,如图3d所示；该光刻图形对应于SiO2掩膜的非刻蚀区，然后以光刻胶为掩膜刻蚀SiO2掩膜，形成SiO2掩膜层,如图3e所示；然后去除光刻胶,如图3f所示。
进一步地，如图3g所示,利用所述SiO2掩膜层对所述SiC外延片进行第一刻蚀，形成微沟槽，第一刻蚀为干法刻蚀，具体是在1mTorr压力下，通入10sccm的SF6和5sccm的O2，持续通入2分钟。其中，微沟槽的高度不超过
需要说明的是，在形成微沟槽后通入腐蚀性气体，使得微沟槽底部边角产生横向微小钻蚀。
进一步地，利用氯气和氧气对微沟槽进行退火，将形成SiC微沟槽的SiC外延片放入石英管中，加热至900℃的退火温度，然后通入10sccm的氯气、20sccm的氧气和20sccm载体气体，具体的载体气体是氩气，保持10分钟，然后停止通入氯气，持续通入30sccm氧气和20sccm氩气，保持20分钟。
退火完成后，在微沟槽和SiC外延片上表面利用磁控溅射法沉积一层50nm Ni掩膜层，如图3h所示，Ni掩膜层一部分覆盖微沟槽，另一部分覆盖第一刻蚀时，非刻蚀区的保护层SiO2掩膜层。
需要说明的是，由于微沟槽的底面上有横向微小钻蚀，因此在微沟槽的底部沉积的掩膜层的边角依附该横向微小钻蚀形成斜角。
进一步的，将沉积有Ni掩膜层的SiC外延片在缓冲氧化物刻蚀液中浸泡2～10min，去除SiO2掩膜层及其上面的Ni掩膜层，如图3i所示。缓冲氧化物刻蚀液中NH4F：HF＝7：1。使用缓冲氧化物刻蚀液能够将SiO2掩膜层去除，从而去除SiO2掩膜层上面的Ni掩膜层，而覆盖在微沟槽上的Ni掩膜层则不受影响。
剥离SiO2掩膜层后的SiC外延片上覆盖有Ni掩膜层，利用Ni掩膜层对非刻蚀区进行保护，对所述SiC外延片进行第二刻蚀，形成SiC沟槽，如图3j所示；在进行第二刻蚀时，微沟槽的底部反转形成SiC沟槽的顶部，微沟槽上的横向微小钻蚀形成SiC沟槽的顶部圆角，进一步的，由于微沟槽上的Ni掩膜层带有斜角，因此进行第二刻蚀时，能够形成底部圆滑的SiC沟槽。
需要说明的是，第二刻蚀的刻蚀工艺和第一刻蚀的刻蚀工艺是相同的，具体的可以根据实际需求进行参数调整，在此不在赘述。
退火完成后，使用HF酸浸泡SiC外延片2～10min，去除Ni掩膜层，如图3k所示。
实施例二
在上述实施例的基础上，本实施例对第一刻蚀和第二刻蚀进行具体说明如下：
第一刻蚀/第二刻蚀具体为：
在1mTorr压力下，通入10sccm的CF4和5sccm的O2，持续通入2分钟。
进一步地，利用氯气和氧气对微沟槽进行退火，将形成SiC微沟槽的SiC外延片放入石英管中，加热至900℃的退火温度，然后通入10sccm的氯气、20sccm的氧气和20sccm载体气体，具体的载体气体是氩气，保持10分钟，然后停止通入氯气，持续通入30sccm氧气和20sccm氩气，保持20分钟。
实施例三
在上述实施例的基础上，本实施例对第一刻蚀和第二刻蚀进行具体说明如下：
第一刻蚀/第二刻蚀具体为：
在50mTorr压力下，通入80sccm的SF6或CF4、40sccm的O2，持续通入10分钟。
进一步地，利用氯气和一氧化氮对微沟槽进行退火，将形成SiC沟槽的SiC外延片放入石英管中，加热至800℃的退火温度，然后通入100sccm的氯气、100sccm的一氧化氮和100sccm载体气体，具体的载体气体是氩气，保持6分钟，然后停止通入氯气，持续通入30sccm一氧化氮和20sccm氩气，保持20分钟。
实施例四
在上述实施例的基础上，本实施例对第一刻蚀和第二刻蚀进行具体说明如下：
第一刻蚀/第二刻蚀具体为：
在25mTorr压力下，通入50sccm的CF4和25sccm的O2，持续通入10分钟。
进一步地，利用氯气和二氧化氮对微沟槽进行退火，将形成SiC沟槽的SiC外延片放入石英管中，加热至700℃的退火温度，然后通入50sccm的氯气、60sccm的二氧化氮和70sccm载体气体，具体的载体气体是氩气，保持8分钟，然后停止通入氯气，持续通入20sccm二氧化氮和30sccm氩气，保持20分钟。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种碳化硅沟槽刻蚀方法，其特征在于，包括以下步骤：
步骤1：在SiC外延片上生长SiO2掩膜层；
步骤2：利用所述SiO2掩膜层对所述SiC外延片进行第一刻蚀；
步骤3：在所述SiC外延片上沉积Ni掩膜层；
步骤4：剥离所述SiO2掩膜层及其表面的Ni掩膜层；
步骤5：利用所述Ni掩膜层对所述SiC外延片进行第二刻蚀，形成SiC沟槽；
步骤6：去除所述Ni掩膜层。
2.根据权利要求1所述的碳化硅沟槽刻蚀方法，其特征在于，所述步骤1之前还包括：清洗SiC外延片。
3.根据权利要求1所述的碳化硅沟槽刻蚀方法，其特征在于，所述步骤1具体为：
步骤11：400℃条件下在SiC外延片上生长1～2μm SiO2掩膜；
步骤12：在所述SiO2掩膜上涂布1～2μm光刻胶，并通过光刻、显影形成光刻图形；
步骤13：以光刻胶为掩膜刻蚀所述SiO2掩膜，形成SiO2掩膜层；
步骤14：去除光刻胶。
4.根据权利要求1所述的碳化硅沟槽刻蚀方法，其特征在于，所述第一刻蚀和所述第二刻蚀为干法刻蚀，刻蚀气体为CF4或SF6。
5.根据权利要求4所述的碳化硅沟槽刻蚀方法，其特征在于，所述步骤2包括：
步骤21：在1mTorr～50mTorr压力下，通入速率为10sccm～80sccm的SF6或CF4，速率为5sccm～40sccm的O2，持续时间2～10分钟；
步骤22：通入氯气和氧化性气体进行沟槽退火，其中，氯气的速率为10sccm～100sccm，氧化性气体的速率为20sccm～100sccm，载体气体的速率为20sccm～100sccm。
6.根据权利要求5所述的碳化硅沟槽刻蚀方法，其特征在于，所述氧化性气体是氧气、一氧化氮或二氧化氮。
7.根据权利要求1所述的碳化硅沟槽刻蚀方法，其特征在于，所述步骤3包括：
利用磁控溅射法在所述SiC外延片上沉积50～200nm Ni掩膜层。
8.根据权利要求1所述的碳化硅沟槽刻蚀方法，其特征在于，所述步骤4包括：
将沉积有Ni掩膜层的SiC外延片在缓冲氧化物刻蚀液中浸泡2～10min，去除SiO2掩膜层及其上面的Ni掩膜层。
9.根据权利要求8所述的碳化硅沟槽刻蚀方法，其特征在于，所述缓冲氧化物刻蚀液中NH4F：HF＝7：1。
10.根据权利要求1所述的碳化硅沟槽刻蚀方法，其特征在于，所述步骤6包括：
将所述SiC外延片在HF酸浸泡2～10min，去除Ni掩膜层。
CN201811288688.2A 2018-10-31 2018-10-31 一种碳化硅沟槽刻蚀方法 Pending CN109411342A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811288688.2A CN109411342A (zh) 2018-10-31 2018-10-31 一种碳化硅沟槽刻蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811288688.2A CN109411342A (zh) 2018-10-31 2018-10-31 一种碳化硅沟槽刻蚀方法

Publications (1)

Publication Number Publication Date
CN109411342A true CN109411342A (zh) 2019-03-01

Family

ID=65470729

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811288688.2A Pending CN109411342A (zh) 2018-10-31 2018-10-31 一种碳化硅沟槽刻蚀方法

Country Status (1)

Country Link
CN (1) CN109411342A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110098119A (zh) * 2019-04-01 2019-08-06 西安电子科技大学 一种碳化硅刻蚀方法
CN111071986A (zh) * 2019-12-30 2020-04-28 北京航空航天大学 一种激光改性辅助制备碳化硅多级微结构的方法及一种加速度传感器
CN113651292A (zh) * 2021-10-21 2021-11-16 绍兴中芯集成电路制造股份有限公司 在腔体内形成膜层的方法及电子器件的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105405749A (zh) * 2015-11-02 2016-03-16 株洲南车时代电气股份有限公司 一种刻蚀碳化硅的方法
CN105428214A (zh) * 2015-11-17 2016-03-23 中国工程物理研究院电子工程研究所 一种碳化硅斜角台面刻蚀方法
CN108074800A (zh) * 2016-11-16 2018-05-25 株洲中车时代电气股份有限公司 碳化硅半导体基材沟槽栅蚀刻方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105405749A (zh) * 2015-11-02 2016-03-16 株洲南车时代电气股份有限公司 一种刻蚀碳化硅的方法
CN105428214A (zh) * 2015-11-17 2016-03-23 中国工程物理研究院电子工程研究所 一种碳化硅斜角台面刻蚀方法
CN108074800A (zh) * 2016-11-16 2018-05-25 株洲中车时代电气股份有限公司 碳化硅半导体基材沟槽栅蚀刻方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110098119A (zh) * 2019-04-01 2019-08-06 西安电子科技大学 一种碳化硅刻蚀方法
CN111071986A (zh) * 2019-12-30 2020-04-28 北京航空航天大学 一种激光改性辅助制备碳化硅多级微结构的方法及一种加速度传感器
CN111071986B (zh) * 2019-12-30 2023-05-16 北京航空航天大学 一种激光改性辅助制备碳化硅多级微结构的方法及一种加速度传感器
CN113651292A (zh) * 2021-10-21 2021-11-16 绍兴中芯集成电路制造股份有限公司 在腔体内形成膜层的方法及电子器件的制备方法

Similar Documents

Publication Publication Date Title
CN109411342A (zh) 一种碳化硅沟槽刻蚀方法
CN109461648A (zh) 一种碳化硅器件制造方法
CN103560078B (zh) 一种精确控制碳化硅高温离子注入掩模陡直性的方法
JP2014038953A (ja) ダイヤモンド半導体装置及びその製造方法
CN106128942A (zh) 一种消除碳化硅器件终端刻蚀中微掩膜的方法
CN109449085A (zh) 一种抗浪涌能力增强型的4H-SiC肖特基二极管及其制备方法
CN114256065A (zh) SiC MOSFET器件的栅氧化层的制作方法
CN106876256A (zh) SiC双槽UMOSFET器件及其制备方法
CN103928524B (zh) 带有n型漂移层台面的碳化硅umosfet器件及制作方法
CN114220735A (zh) 一种功率半导体器件的制作方法及功率半导体器件
CN102446724B (zh) 一种制作栅极的方法
CN103928345B (zh) 离子注入形成n型重掺杂漂移层台面的umosfet制备方法
CN104616978A (zh) 一种碳化硅功率器件终端结构的制作方法
CN104282550B (zh) 肖特基二极管的制造方法
CN103928346B (zh) 外延生长形成n型重掺杂漂移层台面的umosfet器件制备方法
CN109243973A (zh) 一种刻蚀碳化硅的方法
US10204940B2 (en) Array substrate, its manufacturing method thereof and a liquid crystal display panel
CN106298486B (zh) 半导体器件的制备方法
CN108231560A (zh) 一种控制电极制备方法及mosfet功率器件
CN101807527B (zh) 一种SiC MESFET栅极制作方法
CN104425243B (zh) 一种肖特基二极管的制造工艺方法
CN103811556A (zh) 硅衬底的三氧化二铝栅介质双栅石墨烯晶体管及制备方法
CN107342312B (zh) 纳米线结构的制作方法
CN105355550B (zh) Iii族氮化物低损伤刻蚀方法
CN106158614B (zh) 半导体器件的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190301

RJ01 Rejection of invention patent application after publication