CN114220735A - 一种功率半导体器件的制作方法及功率半导体器件 - Google Patents
一种功率半导体器件的制作方法及功率半导体器件 Download PDFInfo
- Publication number
- CN114220735A CN114220735A CN202111537622.4A CN202111537622A CN114220735A CN 114220735 A CN114220735 A CN 114220735A CN 202111537622 A CN202111537622 A CN 202111537622A CN 114220735 A CN114220735 A CN 114220735A
- Authority
- CN
- China
- Prior art keywords
- conductive type
- layer
- well region
- type well
- epitaxial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 59
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 229910010271 silicon carbide Inorganic materials 0.000 claims abstract description 33
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 31
- 238000005530 etching Methods 0.000 claims abstract description 27
- 229920002120 photoresistant polymer Polymers 0.000 claims description 34
- 238000000034 method Methods 0.000 claims description 27
- 238000005468 ion implantation Methods 0.000 claims description 15
- 238000001259 photo etching Methods 0.000 claims description 12
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 9
- 229910052799 carbon Inorganic materials 0.000 claims description 9
- 239000011248 coating agent Substances 0.000 claims description 8
- 238000000576 coating method Methods 0.000 claims description 8
- 238000000137 annealing Methods 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 4
- 230000005669 field effect Effects 0.000 claims description 3
- 229910044991 metal oxide Inorganic materials 0.000 claims description 3
- -1 silicon carbide metal oxide Chemical class 0.000 claims description 3
- 230000005684 electric field Effects 0.000 abstract description 7
- 230000015556 catabolic process Effects 0.000 abstract description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 11
- 230000008569 process Effects 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 210000004027 cell Anatomy 0.000 description 6
- 239000002184 metal Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 229910052759 nickel Inorganic materials 0.000 description 5
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- 229910018503 SF6 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000002791 soaking Methods 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 2
- 229960000909 sulfur hexafluoride Drugs 0.000 description 2
- BMYNFMYTOJXKLE-UHFFFAOYSA-N 3-azaniumyl-2-hydroxypropanoate Chemical compound NCC(O)C(O)=O BMYNFMYTOJXKLE-UHFFFAOYSA-N 0.000 description 1
- 101100269850 Caenorhabditis elegans mask-1 gene Proteins 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 210000003850 cellular structure Anatomy 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供了一种功率半导体器件的制作方法及功率半导体器件，解决了碳化硅功率半导体容易沟槽底角形成电场集中，从而导致栅氧击穿失效的问题。功率半导体器件的制作方法包括：提供一衬底；在衬底上形成第一外延层；在第一外延层的上表面形成第一导电类型阱区；在第一导电类型阱区的部分区域形成第一导电类型掺杂层和第二导电类型掺杂层；在第一导电类型阱区的上表面形成第二外延层；刻蚀第二外延层、第一导电类型阱区、第一导电类型掺杂层和第二导电类型掺杂层以形成斜坡结构，斜坡结构沿第二外延层的侧壁向第二导电类型掺杂层延伸；在第二外延层的上表面形成栅氧层；在栅氧层上形成栅极和源极，在衬底远离第一外延层的一侧形成漏极。
Description
技术领域
本发明涉及半导体技术领域，具体涉及一种功率半导体器件的制作方法及功率半导体器件。
背景技术
碳化硅(SiC)是第三代宽禁带半导体材料，具有良好的物理性能和电学性能，非常适合用于制造电力电子器件，特别是高功率、高压和高温应用环境中具有广泛应用前景。
传统沟槽栅碳化硅功率半导体元胞结构如图1a和图1b所示。相比于传统平面栅碳化硅功率半导体元胞结构，传统沟槽栅碳化硅功率半导体元胞结构一方面有利于缩小元胞尺寸从而增加沟道密度，另一方面利用碳化硅功率半导体(11-20)面的高沟道反型迁移率。然而，由于沟槽栅碳化硅功率半导体体内的电场强度远高于硅沟槽栅功率半导体，当沟槽栅碳化硅功率半导体处于阻断状态时，容易在沟槽底角形成电场集中，从而导致栅氧击穿失效。
发明内容
有鉴于此，本发明实施例提供了一种功率半导体器件的制作方法及功率半导体器件，解决了碳化硅功率半导体容易沟槽底角形成电场集中，从而导致栅氧击穿失效的问题。
本发明一实施例提供的一种功率半导体器件的制作方法及功率半导体器件包括：
提供一衬底；
在所述衬底上形成第一外延层；
在所述第一外延层的上表面进行离子注入，以在所述第一外延层的部分区域形成第一导电类型阱区，所述第一导电类型阱区从所述第一外延层上表面的部分区域向所述衬底方向延伸预设深度；
对所述第一导电类型阱区的上表面进行离子注入，以在所述第一导电类型阱区的部分区域形成第一导电类型掺杂层和第二导电类型掺杂层，所述第一导电类型掺杂层和所述第二导电类型掺杂层位于所述第一导电类型阱区的部分上表面，且沿所述第一导电类型阱区的上表面向所述衬底方向延伸预设深度；所述第一导电类型掺杂层在所述第一导电类型阱区上的投影位于所述第一导电类型阱区的边缘处；所述第一导电类型阱区的上表面、所述第一导电类型掺杂层的上表面和所述第二导电类型掺杂层的上表面均位于同一平面。
在所述第一导电类型阱区的上表面、所述第一导电类型掺杂层的上表面和所述第二导电类型掺杂层的上表面形成第二外延层；
刻蚀所述第二外延层、所述第一导电类型阱区、所述第一导电类型掺杂层和所述第二导电类型掺杂层以形成斜坡结构，所述斜坡结构沿所述第二外延层的侧壁向所述第二导电类型掺杂层延伸；
在所述第二外延层的上表面、所述第一导电类型阱区的上表面、所述第一导电类型掺杂层的上表面和所述第二导电类型掺杂层的上表面形成栅氧层；
在所述栅氧层上形成栅极和源极，所述源极穿过所述栅氧层与所述第一导电类型掺杂层的上表面和所述第二导电类型掺杂层的上表面接触；
在所述衬底远离所述第一外延层的一侧形成漏极。
在一种实施方式中，所述对所述第一导电类型阱区的上表面进行离子注入，以在所述第一导电类型阱区的部分区域形成第一导电类型掺杂层和第二导电类型掺杂层的步骤包括：
在所述第一外延层的表面形成第一掩膜层；
在所述第一掩膜层上涂覆光刻胶，对所述光刻胶进行光刻显影以形成第一光刻图形；
以所述光刻胶为掩膜对所述第一掩膜层进行刻蚀以形成第一掩膜刻蚀图形，并去除光刻胶；
以所述第一掩膜层为掩膜对所述第一导电类型阱区的上表面进行离子注入，以在所述第一导电类型阱区的部分区域形成第一导电类型掺杂层和第二导电类型掺杂层，并去除所述第一掩膜层。
在一种实施方式中，在所述在所述第一导电类型阱区的部分区域形成第一导电类型掺杂层和第二导电类型掺杂层的步骤之后还包括：
在所述第一外延层的上表面、所述第一导电类型阱区的上表面、所述第一导电类型掺杂层的上表面和所述第二导电类型掺杂层的上表面沉积碳膜，退火并去除碳膜。
在一种实施方式中，所述第二外延层的厚度为2um～3um。
在一种实施方式中，所述刻蚀所述第二外延层、所述第一导电类型阱区、所述第一导电类型掺杂层和所述第二导电类型掺杂层以形成斜坡结构的步骤包括：
在所述第二外延层上形成第二掩膜层；
并在所述第二掩膜层上涂覆光刻胶，对所述光刻胶进行光刻显影以形成光刻图形；
以所述光刻胶为掩膜对所述第二掩膜层进行刻蚀以形成第二掩膜刻蚀图形，并去除光刻胶；刻蚀后的所述第二掩膜层的侧壁向所述第二外延层的边缘延伸出预设坡度。
以所述第二掩膜层为掩膜对所述第二外延层、所述第一导电类型阱区、所述第一导电类型掺杂层和所述第二导电类型掺杂层以形成斜坡结构，并去除所述第二掩膜层。
在一种实施方式中，在所述刻蚀所述第二外延层、所述第一导电类型阱区、所述第一导电类型掺杂层和所述第二导电类型掺杂层以形成斜坡结构的步骤之后，还包括：对所述斜坡结构的顶部和底部进行圆滑处理。
在一种实施方式中，所述第一外延层和所述第二外延层的材质均为碳化硅，所述第一外延层和所述第二外延层的中含有碳化硅的浓度相等。
在一种实施方式中，所述衬底为碳化硅衬底。
一种功率半导体器件，包括：
衬底，位于所述衬底上表面的第一外延层，以及位于所述衬底下表面的漏极；
形成在所述第一外延层部分区域的第一导电类型阱区，所述第一导电类型阱区从所述第一外延层上表面的部分区域向所述衬底方向延伸预设深度；
所述第一导电类型阱区内形成有第一导电类型掺杂层和第二导电类型掺杂层，所述第一导电类型掺杂层和所述第二导电类型掺杂层位于所述第一导电类型阱区的部分上表面，且沿所述第一导电类型阱区的上表面向所述衬底方向延伸预设深度；所述第一导电类型掺杂层在所述第一导电类型阱区上的投影位于所述第一导电类型阱区的边缘处；所述第一导电类型阱区的上表面、所述第一导电类型掺杂层的上表面和所述第二导电类型掺杂层的上表面均位于同一平面；
在所述第一导电类型阱区的上表面、所述第一导电类型掺杂层的上表面和所述第二导电类型掺杂层的上表面形成有第二外延层，其中所述功率半导体器件包括斜坡结构，所述斜坡结构沿所述第二外延层的侧壁贯穿所述第一导电类型阱区、所述第一导电类型掺杂层向所述第二导电类型掺杂层延伸；
在所述第二外延层的上表面、所述第一导电类型阱区的上表面、所述第一导电类型掺杂层的上表面和所述第二导电类型掺杂层的上表面形成有栅氧层；
在所述栅氧层上形成有栅极和源极，所述源极穿过所述栅氧层与所述第一导电类型掺杂层的上表面和所述第二导电类型掺杂层的上表面接触；
在所述衬底远离所述第一外延层的一侧形成有漏极。
在一种实施方式中，所述功率半导体器件包括碳化硅金属氧化物半导体场效应晶体管。
本发明实施例提供的一种功率半导体器件的制作方法及功率半导体器件，通过离子注入、外延生长、湿法刻蚀、干法刻蚀和栅氧生长等工艺形成Fin栅MOS，具有Fin栅MOS结构中的碳化硅功率半导体中无需进行高结深P+阱注入，有效降低了工艺制作成本，同时利用湿法刻蚀工艺和干法刻蚀工艺形成楔形掩膜，再刻蚀出碳化硅的(0-33-8)面并在该面形成Fin栅结构，从而能够有效降低导通电阻。
附图说明
图1a～图1b所示为现有技术中的传统沟槽栅碳化硅功率半导体元胞结构示意图。
图2所示为本发明一实施例提供的一种功率半导体器件的制作方法的流程图。
图3a～图3v所示为本发明一实施例提供的一种功率半导体器件工艺制作过程的示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
针对由于沟槽栅碳化硅功率半导体体内的电场强度远高于硅沟槽栅功率半导体，当沟槽栅碳化硅功率半导体处于阻断状态时，容易在沟槽底角形成电场集中，从而导致栅氧击穿失效的问题，现有技术中，通常对于传统沟槽栅碳化硅功率半导体元胞结构，无论是非对称沟槽结构还是双沟槽结构都采用了一个高结深P+阱屏蔽碳化硅体内高电场强度对栅氧的影响。但高结深P+阱一方面增加了工艺制作成本，另一方面阻碍了沟槽栅碳化硅功率半导体元胞尺寸的进一步缩小。
针对上述问题，本发明提供的一种功率半导体器件的制作方法及功率半导体器件，通过离子注入、外延生长、湿法刻蚀、干法刻蚀和栅氧生长等工艺形成Fin栅MOS，具有Fin栅MOS结构中的碳化硅功率半导体中无需进行高结深P+阱注入，有效降低了工艺制作成本，同时利用湿法刻蚀工艺和干法刻蚀工艺形成楔形掩膜，再刻蚀出碳化硅的(0-33-8)面并在该面形成Fin栅结构，从而能够有效降低导通电阻。具体的实施方式如下述实施例中所述。
本实施例提供了一种功率半导体器件的制作方法，如图1所示，所述功率半导体器件的制作方法包括：
步骤01:提供一衬底。
可选地，衬底为碳化硅衬底。
步骤02:在所述衬底上形成第一外延层。参考图3a所示。
可选地，第一外延层的材料为碳化硅。
在沉积完第一外延层后可使用RCA标准清洗进行，目的是为了去除第一外延层表面可能存在的有机物、颗粒和金属杂质等污染物，从而提高碳化硅器件的可靠性。
步骤03:在所述第一外延层的上表面进行离子注入，以在所述第一外延层的部分区域形成第一导电类型阱区(P-Well)，所述第一导电类型阱区从所述第一外延层上表面的部分区域向所述衬底方向延伸预设深度。
步骤04:对所述第一导电类型阱区的上表面进行离子注入，以在所述第一导电类型阱区的部分区域形成第一导电类型掺杂层和第二导电类型掺杂层，所述第一导电类型掺杂层和所述第二导电类型掺杂层位于所述第一导电类型阱区的部分上表面，且沿所述第一导电类型阱区的上表面向所述衬底方向延伸预设深度；所述第一导电类型掺杂层在所述第一导电类型阱区上的投影位于所述第一导电类型阱区的边缘处；所述第一导电类型阱区的上表面、所述第一导电类型掺杂层的上表面和所述第二导电类型掺杂层的上表面均位于同一平面。
其中，所述对所述第一导电类型阱区的上表面进行离子注入，以在所述第一导电类型阱区的部分区域形成第一导电类型掺杂层和第二导电类型掺杂层的步骤包括：
步骤031:在所述第一外延层的表面形成第一掩膜层。参考图3b所示。
可选地，使用化学气相淀积设备，在400℃的条件下，在第一外延层上生长1μm～2μm第一掩膜层。其中第一掩膜层的材质可以为二氧化硅。
步骤032:在所述第一掩膜层上涂覆光刻胶，对所述光刻胶进行光刻显影以形成第一光刻图形。
可选地，在第一掩膜层上涂覆1μm～2μm光刻胶。然后通过光刻、显影形成第一光刻图形，参考图3c和3d所示。
步骤033:以所述光刻胶为掩膜对所述第一掩膜层进行刻蚀以形成第一掩膜刻蚀图形，并去除光刻胶。
以光刻胶为掩膜版，可选地，在30mTorr～200mTorr压力下，通入10sccm～80sccm的三氟甲烷和5sccm～40sccm的氧气，持续120秒～600秒，最后去除光刻胶掩膜，参考图3e、3f所示。
步骤034:以所述第一掩膜层为掩膜对所述第一导电类型阱区的上表面进行离子注入，以在所述第一导电类型阱区的部分区域形成第一导电类型掺杂层和第二导电类型掺杂层，并去除所述第一掩膜层。
以二氧化硅层为第一掩膜层，分别对所述第一导电类型阱区的上表面进行离子注入依次形成第一导电类型阱区、第一导电类型掺杂层和第二导电类型掺杂层。参考图3g、图3h、图3i所示。各区域离子注入完成后，在常温下，使用7：1的BOE(缓冲氧化硅刻蚀液)浸泡10～15分钟，去除第一掩膜层。
可选地，第一导电类型为p型，第二导电类型为n型。
在所述在所述第一导电类型阱区的部分区域形成第一导电类型掺杂层和第二导电类型掺杂层的步骤之后还包括：在所述第一外延层的上表面、所述第一导电类型阱区的上表面、所述第一导电类型掺杂层的上表面和所述第二导电类型掺杂层的上表面沉积碳膜，退火并去除碳膜。
可选地，使用碳膜溅射设备在整个晶圆上沉积20nm～50nm碳膜，然后使用激活退火炉，在1500℃～1800℃下退火30min～60min。最后去除碳膜，参考图3j和图3k所示。
步骤05:在所述第一导电类型阱区的上表面、所述第一导电类型掺杂层的上表面和所述第二导电类型掺杂层的上表面形成第二外延层。
使用RCA标准进行清洗，去除所述第一导电类型阱区的上表面、所述第一导电类型掺杂层的上表面和所述第二导电类型掺杂层的上表面的颗粒等杂质，然后采用外延生长技术，在所述第一导电类型阱区的上表面、所述第一导电类型掺杂层的上表面和所述第二导电类型掺杂层的上表面生长出第二层外延层。形成第二层外延层以便源极沟槽刻蚀形成Fin栅结构。参考图3l所示。
可选地，第二外延层的厚度为2um～3um。
可选地，所述第一外延层和所述第二外延层的材质均为碳化硅，所述第一外延层和所述第二外延层的中含有碳化硅的浓度相等。
步骤06:刻蚀所述第二外延层、所述第一导电类型阱区、所述第一导电类型掺杂层和所述第二导电类型掺杂层以形成斜坡结构，所述斜坡结构沿所述第二外延层的侧壁向所述第二导电类型掺杂层延伸。
其中，所述刻蚀所述第二外延层、所述第一导电类型阱区、所述第一导电类型掺杂层和所述第二导电类型掺杂层以形成斜坡结构的步骤包括：
步骤061:在所述第二外延层上形成第二掩膜层。
可选地，首先使用RCA标准进行清洗第二外延层的表面，以去除第二外延层表面的颗粒、金属等杂质。然后使用化学气相淀积设备，在400℃条件下，在碳化硅外延片上生长2μm～3μm的第二掩膜层。参考图3m所示。
步骤062:在所述第二掩膜层上涂覆光刻胶，对所述光刻胶进行光刻显影以形成光刻图形。
在二氧化硅掩膜上涂覆1μm～2μm光刻胶，然后通过光刻、显影形成光刻图形，可选地，坚膜温度为100～130℃，坚膜时间为20～60min。参考图3n和图3o所示。
步骤063:以所述光刻胶为掩膜对所述第二掩膜层进行刻蚀以形成第二掩膜刻蚀图形，并去除光刻胶；刻蚀后的所述第二掩膜层的侧壁向所述第二外延层的边缘延伸出预设坡度。
可选地，在常温下，使用7：1的BOE(缓冲氧化硅刻蚀液)浸泡10min～12min，刻蚀出第二掩膜层图形，然后去除光刻胶。参考图3p和图3q所示。
步骤064:以所述第二掩膜层为掩膜对所述第二外延层、所述第一导电类型阱区、所述第一导电类型掺杂层和所述第二导电类型掺杂层以形成斜坡结构，并去除所述第二掩膜层。
以第二掩膜层为掩膜刻蚀碳化硅，可选地，在1mTorr～50mTorr压力下，通入10sccm～80sccm的六氟化硫和5sccm～40sccm的氧气，持续50～150秒。然后停止通入六氟化硫,通入10sccm～100sccm的氯气，持续20～100秒，然后去除第二掩膜层。参考图3r所示。
在所述刻蚀所述第二外延层、所述第一导电类型阱区、所述第一导电类型掺杂层和所述第二导电类型掺杂层以形成斜坡结构的步骤之后，还包括：对所述斜坡结构的顶部和底部进行圆滑处理。可选地，在1400℃～1800℃下，使用氢气退火5min～10min，使得沟槽顶部和底部变得圆化；参考图3s所示。
步骤07：在所述第二外延层的上表面、所述第一导电类型阱区的上表面、所述第一导电类型掺杂层的上表面和所述第二导电类型掺杂层的上表面形成栅氧层。
可选地，首先使用RCA标准清洗第二外延层的表面，以去除表面颗粒、金属等杂质。然后使用高温栅氧炉，在1500℃～1800℃下，通入5sccm～40sccm的氧气，持续时间30min，生长40～50nm栅氧层。参考图3t所示。
步骤08：在所述栅氧层上形成栅极和源极，所述源极穿过所述栅氧层与所述第一导电类型掺杂层的上表面和所述第二导电类型掺杂层的上表面接触。
可选地，使用炉管淀积
多晶硅，经涂光刻胶、曝光、显影后，以光刻胶为掩膜层，在30mTorr～200mTorr压力下，通入10sccm～80sccm的氯气和5sccm～40sccm的氢溴酸，持续120～400秒钟，最后去除光刻胶掩膜。参考图3u所示。
步骤09:在所述衬底远离所述第一外延层的一侧形成漏极。
经涂光刻胶、曝光、显影后，以光刻胶为掩膜层，在30mTorr～200mTorr压力下，通入10sccm～80sccm的三氟甲烷和5sccm～40sccm的氧气，持续120～300秒，刻蚀出源极孔。在源极孔中溅射Ni金属，然后在900～1200℃下快速退火5～10分钟，之后采用镍刻蚀液(15％硝酸)腐蚀掉未反应的镍，腐蚀时间5～8min，形成源极欧姆接触。将晶圆正面朝下在晶圆背面溅射镍金属，并在900～1200℃下快速退火5～10min，之后采用镍刻蚀液(15％HNO3)腐蚀掉未反应的镍，腐蚀时间5～8min，形成漏极欧姆接触。参考图3v所示。
本实施例提供一种功率半导体器件，参考图3v所示，所述功率半导体器件包括：衬底，位于所述衬底上表面的第一外延层，以及位于所述衬底下表面的漏极；形成在所述第一外延层部分区域的第一导电类型阱区，所述第一导电类型阱区从所述第一外延层上表面的部分区域向所述衬底方向延伸预设深度；所述第一导电类型阱区内形成有第一导电类型掺杂层和第二导电类型掺杂层，所述第一导电类型掺杂层和所述第二导电类型掺杂层位于所述第一导电类型阱区的部分上表面，且沿所述第一导电类型阱区的上表面向所述衬底方向延伸预设深度；所述第一导电类型掺杂层在所述第一导电类型阱区上的投影位于所述第一导电类型阱区的边缘处；所述第一导电类型阱区的上表面、所述第一导电类型掺杂层的上表面和所述第二导电类型掺杂层的上表面均位于同一平面；在所述第一导电类型阱区的上表面、所述第一导电类型掺杂层的上表面和所述第二导电类型掺杂层的上表面形成有第二外延层，其中所述功率半导体器件包括斜坡结构，所述斜坡结构沿所述第二外延层的侧壁贯穿所述第一导电类型阱区、所述第一导电类型掺杂层向所述第二导电类型掺杂层延伸；在所述第二外延层的上表面、所述第一导电类型阱区的上表面、所述第一导电类型掺杂层的上表面和所述第二导电类型掺杂层的上表面形成有栅氧层；在所述栅氧层上形成有栅极和源极，所述源极穿过所述栅氧层与所述第一导电类型掺杂层的上表面和所述第二导电类型掺杂层的上表面接触；在所述衬底远离所述第一外延层的一侧形成有漏极。
可以理解，功率半导体器件可以为碳化硅金属氧化物半导体场效应晶体管，或者该功率半导体器件的类型是可以进行选择的，本发明对功率半导体器件的类型不做限定。
在本申请所提供的几个实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
以上结合具体实施例描述了本申请的基本原理，但是，需要指出的是，在本申请中提及的优点、优势、效果等仅是示例而非限制，不能认为这些优点、优势、效果等是本申请的各个实施例必须具备的。另外，上述公开的具体细节仅是为了示例的作用和便于理解的作用，而非限制，上述细节并不限制本申请为必须采用上述具体的细节来实现。
本申请中涉及的器件、装置、设备、系统的方框图仅作为例示性的例子并且不意图要求或暗示必须按照方框图示出的方式进行连接、布置、配置。如本领域技术人员将认识到的，可以按任意方式连接、布置、配置这些器件、装置、设备、系统。
还需要指出的是，在本申请的装置、设备和方法中，各部件或各步骤是可以分解和/或重新组合的。这些分解和/或重新组合应视为本申请的等效方案。
提供所公开的方面的以上描述以使本领域的任何技术人员能够做出或者使用本申请。对这些方面的各种修改对于本领域技术人员而言是非常显而易见的，并且在此定义的一般原理可以应用于其他方面而不脱离本申请的范围。因此，本申请不意图被限制到在此示出的方面，而是按照与在此公开的原理和新颖的特征一致的最宽范围。
本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。本申请实施例中所有方向性指示(诸如上、下、左、右、前、后、顶、底……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
另外，在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种功率半导体器件的制作方法，其特征在于，包括：
提供一衬底；
在所述衬底上形成第一外延层；
在所述第一外延层的上表面进行离子注入，以在所述第一外延层的部分区域形成第一导电类型阱区，所述第一导电类型阱区从所述第一外延层上表面的部分区域向所述衬底方向延伸预设深度；
对所述第一导电类型阱区的上表面进行离子注入，以在所述第一导电类型阱区的部分区域形成第一导电类型掺杂层和第二导电类型掺杂层，所述第一导电类型掺杂层和所述第二导电类型掺杂层位于所述第一导电类型阱区的部分上表面，且沿所述第一导电类型阱区的上表面向所述衬底方向延伸预设深度；所述第一导电类型掺杂层在所述第一导电类型阱区上的投影位于所述第一导电类型阱区的边缘处；所述第一导电类型阱区的上表面、所述第一导电类型掺杂层的上表面和所述第二导电类型掺杂层的上表面均位于同一平面；
在所述第一导电类型阱区的上表面、所述第一导电类型掺杂层的上表面和所述第二导电类型掺杂层的上表面形成第二外延层；
刻蚀所述第二外延层、所述第一导电类型阱区、所述第一导电类型掺杂层和所述第二导电类型掺杂层以形成斜坡结构，所述斜坡结构沿所述第二外延层的侧壁向所述第二导电类型掺杂层延伸；
在所述第二外延层的上表面、所述第一导电类型阱区的上表面、所述第一导电类型掺杂层的上表面和所述第二导电类型掺杂层的上表面形成栅氧层；
在所述栅氧层上形成栅极和源极，所述源极穿过所述栅氧层与所述第一导电类型掺杂层的上表面和所述第二导电类型掺杂层的上表面接触；
在所述衬底远离所述第一外延层的一侧形成漏极。
2.根据权利要求1所述的功率半导体器件的制作方法，其特征在于，所述对所述第一导电类型阱区的上表面进行离子注入，以在所述第一导电类型阱区的部分区域形成第一导电类型掺杂层和第二导电类型掺杂层的步骤包括：
在所述第一外延层的表面形成第一掩膜层；
在所述第一掩膜层上涂覆光刻胶，对所述光刻胶进行光刻显影以形成第一光刻图形；
以所述光刻胶为掩膜对所述第一掩膜层进行刻蚀以形成第一掩膜刻蚀图形，并去除光刻胶；
以所述第一掩膜层为掩膜对所述第一导电类型阱区的上表面进行离子注入，以在所述第一导电类型阱区的部分区域形成第一导电类型掺杂层和第二导电类型掺杂层，并去除所述第一掩膜层。
3.根据权利要求1所述的功率半导体器件的制作方法，其特征在于，在所述在所述第一导电类型阱区的部分区域形成第一导电类型掺杂层和第二导电类型掺杂层的步骤之后还包括：
在所述第一外延层的上表面、所述第一导电类型阱区的上表面、所述第一导电类型掺杂层的上表面和所述第二导电类型掺杂层的上表面沉积碳膜，退火并去除碳膜。
4.根据权利要求1所述的功率半导体器件的制作方法，其特征在于，所述第二外延层的厚度为2um～3um。
5.根据权利要求1所述的功率半导体器件的制作方法，其特征在于，所述刻蚀所述第二外延层、所述第一导电类型阱区、所述第一导电类型掺杂层和所述第二导电类型掺杂层以形成斜坡结构的步骤包括：
在所述第二外延层上形成第二掩膜层；
在所述第二掩膜层上涂覆光刻胶，对所述光刻胶进行光刻显影以形成光刻图形；
以所述光刻胶为掩膜对所述第二掩膜层进行刻蚀以形成第二掩膜刻蚀图形，并去除光刻胶；刻蚀后的所述第二掩膜层的侧壁向所述第二外延层的边缘延伸出预设坡度；
以所述第二掩膜层为掩膜对所述第二外延层、所述第一导电类型阱区、所述第一导电类型掺杂层和所述第二导电类型掺杂层以形成斜坡结构，并去除所述第二掩膜层。
6.根据权利要求1所述的功率半导体器件的制作方法，其特征在于，在所述刻蚀所述第二外延层、所述第一导电类型阱区、所述第一导电类型掺杂层和所述第二导电类型掺杂层以形成斜坡结构的步骤之后，还包括：对所述斜坡结构的顶部和底部进行圆滑处理。
7.根据权利要求1所述的功率半导体器件的制作方法，其特征在于，所述第一外延层和所述第二外延层的材质均为碳化硅，所述第一外延层和所述第二外延层的中含有碳化硅的浓度相等。
8.根据权利要求1所述的功率半导体器件的制作方法，其特征在于，所述衬底为碳化硅衬底。
9.一种功率半导体器件，其特征在于，包括：
衬底，位于所述衬底上表面的第一外延层，以及位于所述衬底下表面的漏极；
形成在所述第一外延层部分区域的第一导电类型阱区，所述第一导电类型阱区从所述第一外延层上表面的部分区域向所述衬底方向延伸预设深度；
所述第一导电类型阱区内形成有第一导电类型掺杂层和第二导电类型掺杂层，所述第一导电类型掺杂层和所述第二导电类型掺杂层位于所述第一导电类型阱区的部分上表面，且沿所述第一导电类型阱区的上表面向所述衬底方向延伸预设深度；所述第一导电类型掺杂层在所述第一导电类型阱区上的投影位于所述第一导电类型阱区的边缘处；所述第一导电类型阱区的上表面、所述第一导电类型掺杂层的上表面和所述第二导电类型掺杂层的上表面均位于同一平面；
在所述第一导电类型阱区的上表面、所述第一导电类型掺杂层的上表面和所述第二导电类型掺杂层的上表面形成有第二外延层，其中所述功率半导体器件包括斜坡结构，所述斜坡结构沿所述第二外延层的侧壁贯穿所述第一导电类型阱区、所述第一导电类型掺杂层向所述第二导电类型掺杂层延伸；
在所述第二外延层的上表面、所述第一导电类型阱区的上表面、所述第一导电类型掺杂层的上表面和所述第二导电类型掺杂层的上表面形成有栅氧层；
在所述栅氧层上形成有栅极和源极，所述源极穿过所述栅氧层与所述第一导电类型掺杂层的上表面和所述第二导电类型掺杂层的上表面接触；
在所述衬底远离所述第一外延层的一侧形成有漏极。
10.根据权利要求9所述的功率半导体器件，其特征在于，所述功率半导体器件包括碳化硅金属氧化物半导体场效应晶体管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111537622.4A CN114220735A (zh) | 2021-12-15 | 2021-12-15 | 一种功率半导体器件的制作方法及功率半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111537622.4A CN114220735A (zh) | 2021-12-15 | 2021-12-15 | 一种功率半导体器件的制作方法及功率半导体器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114220735A true CN114220735A (zh) | 2022-03-22 |
Family
ID=80702611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111537622.4A Pending CN114220735A (zh) | 2021-12-15 | 2021-12-15 | 一种功率半导体器件的制作方法及功率半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114220735A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115425089A (zh) * | 2022-11-07 | 2022-12-02 | 广东芯聚能半导体有限公司 | 半导体结构及其制备方法 |
| CN116190432A (zh) * | 2023-04-20 | 2023-05-30 | 湖北九峰山实验室 | SiC功率器件及其制备方法 |
-
2021
- 2021-12-15 CN CN202111537622.4A patent/CN114220735A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115425089A (zh) * | 2022-11-07 | 2022-12-02 | 广东芯聚能半导体有限公司 | 半导体结构及其制备方法 |
| CN116190432A (zh) * | 2023-04-20 | 2023-05-30 | 湖北九峰山实验室 | SiC功率器件及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6841436B2 (en) | Method of fabricating SiC semiconductor device | |
| CN112164654B (zh) | 集成肖特基二极管的功率器件及其制造方法 | |
| CN105810722B (zh) | 一种碳化硅mosfet器件及其制备方法 | |
| CN109742148B (zh) | 碳化硅umosfet器件及其制备方法 | |
| CN102668049B (zh) | 制造碳化硅半导体器件的方法 | |
| CN114220735A (zh) | 一种功率半导体器件的制作方法及功率半导体器件 | |
| JPH0744272B2 (ja) | トランジスタ製造方法 | |
| CN116994956B (zh) | 一种碳化硅功率器件及其制备方法、芯片 | |
| CN114335144A (zh) | 一种SiC MOSFET结构及其制造方法 | |
| US6653192B1 (en) | Method of manufacturing semiconductor devices using nitrification | |
| CN118248555B (zh) | 集成异质结二极管的mosfet功率器件及其制造方法 | |
| CN113937005A (zh) | 金属氧化物半导体晶体管的制造方法 | |
| JP2024091772A (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| WO2021042611A1 (zh) | 一种碳化硅半导体器件终端及其制造方法 | |
| WO2014102994A1 (ja) | 炭化珪素半導体装置及びその製造方法 | |
| JP5526493B2 (ja) | トレンチゲート型半導体装置およびその製造方法 | |
| CN106876471B (zh) | 双槽umosfet器件 | |
| CN213212168U (zh) | 一种沟槽型mosfet器件 | |
| JP2006074024A (ja) | 炭化珪素半導体装置及びその製造方法 | |
| US9590083B2 (en) | ITC-IGBT and manufacturing method therefor | |
| TW200418128A (en) | High density trench power MOSFET structure and method thereof | |
| CN111509037A (zh) | 一种带有槽型jfet的碳化硅mos器件及其制备工艺 | |
| JP2008294048A (ja) | 炭化珪素半導体装置の製造方法及びこの製造方法を用いて製造された炭化珪素半導体装置 | |
| CN110556415B (zh) | 一种高可靠性外延栅的SiC MOSFET器件及其制备方法 | |
| JP7294156B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |