CN116190432A - SiC功率器件及其制备方法 - Google Patents

SiC功率器件及其制备方法 Download PDF

Info

Publication number
CN116190432A
CN116190432A CN202310427602.4A CN202310427602A CN116190432A CN 116190432 A CN116190432 A CN 116190432A CN 202310427602 A CN202310427602 A CN 202310427602A CN 116190432 A CN116190432 A CN 116190432A
Authority
CN
China
Prior art keywords
type region
type
layer
gate
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310427602.4A
Other languages
English (en)
Other versions
CN116190432B (zh
Inventor
王丹丹
王宽
沈晓安
麦志洪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hubei Jiufengshan Laboratory
Original Assignee
Hubei Jiufengshan Laboratory
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hubei Jiufengshan Laboratory filed Critical Hubei Jiufengshan Laboratory
Priority to CN202310427602.4A priority Critical patent/CN116190432B/zh
Publication of CN116190432A publication Critical patent/CN116190432A/zh
Application granted granted Critical
Publication of CN116190432B publication Critical patent/CN116190432B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thyristors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供了一种SiC功率器件及其制备方法，该SiC功率器件包括：N+型SiC衬底、N‑型SiC漂移层、P型区、P+型区、N+型区、栅绝缘层、铝电极和设置于栅极沟槽内的N型多晶硅栅电极；栅极沟槽的底部与侧壁构成的角落处的栅氧位置上设置有由单层或多层High‑K电介质材料构成的保护结构。在本发明实施例中，通过在栅极沟槽的底部与侧壁构成的角落处的栅氧位置上设置保护结构，将角落处的栅氧位置的电场部分转移到保护结构，能够有效减小设置有保护结构的栅氧位置的电场强度，使其击穿电压进一步提高，进而提高SiC功率器件的可靠性。

Description

SiC功率器件及其制备方法
技术领域
本发明涉及半导体器件技术领域，尤其涉及一种SiC功率器件及其制备方法。
背景技术
SiC（碳化硅）是一种第三代半导体材料，具有强临界击穿电场、高热导率和宽禁带等特点，这使得SiC功率器件具有高温、高压和高频等显著性能优势，在电力电子系统中具有广阔应用前景。
但是，SiC功率器件的栅极沟槽内底部角落的氧化层在关断时往往需要承受较大的电场强度，当超过氧化层所能承受的范围时，容易导致器件破坏性失效，进而影响器件的可靠性。对于氧化层需要承受较大的电场强度而影响器件可靠性的问题，目前主要通过在SiC功率器件的源极沟槽底部形成P+型区，从而减小栅极沟槽内底部角落的氧化层所承受的电场强度；或者通过将SiC功率器件的P-体区单侧下移，半包裹栅极沟槽底部，下移的P-体区和N-型漂移层形成PN结，从而利用PN结中的耗尽层减小栅极沟槽内底部角落的氧化层的电场强度。但上述减小栅极沟槽内底部角落的氧化层电场强度的方式均需要注入P+型区，而注入的P+型区存在工艺复杂、均一性、稳定性差等问题。
因此，目前亟需一种能够减小栅极沟槽内底部角落的氧化层电场强度的高可靠性SiC功率器件。
发明内容
有鉴于此，本发明实施例提供一种SiC功率器件及其制备方法，以实现减小SiC功率器件栅极沟槽内底部角落的氧化层的电场强度，进而提高器件可靠性的目的。
为实现上述目的，本发明实施例提供如下技术方案：
本发明实施例第一方面公开了一种SiC功率器件，所述SiC功率器件包括：N+型SiC衬底、N-型SiC漂移层、P型区、P+型区、N+型区、栅绝缘层、铝电极和设置于栅极沟槽内的N型多晶硅栅电极；
所述栅极沟槽的底部与侧壁构成的角落处的栅氧位置上设置有由单层或多层High-K电介质材料构成的保护结构。
可选的，由所述P型区、N+型区和P+型区对称分布于所述栅极沟槽的两侧；
可选的，由所述P型区、N+型区和P+型区非对称分布于所述栅极沟槽的两侧，且其中一侧P+型区包裹部分所述栅极沟槽的底部；
可选的，所述High-K电介质材料的介电常数K大于等于3.9。
可选的，所述High-K电介质材料包括Y2O3、Y2TiO5、Yb2O3、HfO2、ZrO2、TiO2、Si3N4、Al2O3中的一种或多种。
可选的，所述保护结构包括由Oxide/Nitride/Oxide构成的ONO结构，其中，Oxide为High-K电介质氧化物，Nitride为High-K电介质氮化物。
可选的，由单层或多层High-K电介质材料构成的保护结构面向所述栅极沟槽内部的一面为倾斜面，所述倾斜面与分别接触到的所述栅极沟槽的侧壁和底部形成90°至150°的倾斜角度。
本发明实施例第二方面公开了一种SiC功率器件的制备方法，所述方法用于制备本发明实施例第一方面公开的SiC功率器件，所述方法包括：
提供N+型SiC衬底；
在所述N+型SiC衬底上形成N-型SiC漂移层；
在所述N-型SiC漂移层的顶部通过离子注入形成P型区；
对所述P型区分别进行离子注入，形成P+型区和N+型区；
在经过高温退火后，对形成所述P+型区和N+型区的外延片进行栅极沟槽刻蚀，并在所述栅极沟槽内生长栅氧；
在所述栅极沟槽的底部与侧壁构成的角落处的栅氧位置上形成由单层或多层High-K电介质材料构成的保护结构；
在所述栅极沟槽内形成N型多晶硅栅电极；
在所述N型多晶硅栅电极上形成栅绝缘层；
在所述栅绝缘层上形成铝电极。
可选的，对所述P型区分别进行离子注入，形成P+型区和N+型区包括：
对所述P型区分别进行离子注入，形成两边对称的P+型区和N+型区；
相应的，对形成所述P+型区和N+型区的外延片进行栅极沟槽刻蚀包括：
对所述N+型区、P型区和N-型SiC漂移层进行栅极沟槽刻蚀，使所述栅极沟槽的两个底角位于所述N-型SiC漂移层，使所述P型区、N+型区和P+型区对称分布于所述栅极沟槽的两侧。
或者，对所述P型区分别进行离子注入，形成P+型区和N+型区包括：
对所述P型区分别进行离子注入，形成两边非对称的P+型区和N+型区；
相应的，对形成所述P+型区和N+型区的外延片进行栅极沟槽刻蚀包括：
对所述N+型区、P型区、P+型区和N-型SiC漂移层进行栅极沟槽刻蚀，使所述栅极沟槽的一个底角位于所述N-型SiC漂移层，另一个底角位于所述P+型区，使所述P型区、N+型区和P+型区非对称分布于所述栅极沟槽的两侧。
可选的，在所述栅极沟槽的底部与侧壁构成的角落处的栅氧位置上形成由单层或多层High-K电介质材料构成的保护结构，包括：
确定所述栅极沟槽内栅氧的电场分布需求，基于所述电场分布需求确定需设置保护结构的位置，以及构成所述保护结构的High-K电介质材料的K值、厚度、与接触到的所述栅极沟槽的侧壁和底部的角度，所述K值大于等于3.9；
根据确定的K值选取High-K电介质材料，按照确定的厚度，以及接触到的所述栅极沟槽的侧壁和底部的角度，在所述需设置保护结构的位置形成对应的保护结构。
可选的，构成所述保护结构的High-K电介质材料包括Y2O3、Y2TiO5、Yb2O3、HfO2、ZrO2、TiO2、Si3N4、Al2O3中的一种或多种。
可选的，在所述栅极沟槽的底部与侧壁构成的角落处的栅氧位置上形成由单层或多层High-K电介质材料构成的保护结构，包括：
利用spacer etch工艺在栅极沟槽的底部与侧壁构成的角落处生成由Oxide/Nitride/Oxide构成的ONO结构，其中，Oxide为High-K电介质氧化物，Nitride为High-K电介质氮化物。
基于上述本发明实施例提供的SiC功率器件及其制备方法，所述SiC功率器件包括：N+型SiC衬底、N-型SiC漂移层、P型区、P+型区、N+型区、栅绝缘层、铝电极和设置于栅极沟槽内的N型多晶硅栅电极；所述栅极沟槽的底部与侧壁构成的角落处的栅氧位置上设置有由单层或多层High-K电介质材料构成的保护结构。在本发明实施例中，通过在栅极沟槽的底部与侧壁构成的角落处的栅氧位置上设置保护结构，将角落处的栅氧位置的电场部分转移到保护结构，能够有效减小设置有保护结构的栅氧位置的电场强度，使其击穿电压进一步提高，进而提高SiC功率器件的可靠性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例提供的一种SiC功率器件的结构示意图；
图2为本发明实施例提供的另一种SiC功率器件的结构示意图；
图3为本发明实施例提供的一种保护结构为ONO结构的SiC功率器件的结构示意图；
图4至图6为本发明实施例提供的不同的ONO结构的结构示意图；
图7为本发明实施例提供的一种设置有ONO结构时栅极沟槽不同位置处倾斜角度的变化对电场的影响的示意图；
图8为本发明实施例提供的一种保护结构为ONO结构时P0、P1、P2、P3、P4和P5点的位置示意图；
图9为本发明实施例提供的一种设置有由HfO2材料构成的保护结构时栅极沟槽不同位置处倾斜角度的变化对电场的影响的示意图；
图10为本发明实施例提供的一种保护结构由HfO2材料构成时P0、P1、P2、P3、P4和P5点的位置示意图；
图11为本发明实施例提供的一种SiC功率器件的制备方法流程示意图；
图12为本发明实施例提供的一种形成N-型SiC漂移层后的结构示意图；
图13为本发明实施例提供的一种形成P型区后的结构示意图；
图14为本发明实施例提供的一种形成P+型区后的结构示意图；
图15为本发明实施例提供的一种形成N+型区后的结构示意图；
图16为本发明实施例提供的一种形成退火层后的结构示意图；
图17为本发明实施例提供的一种形成栅极沟槽后的结构示意图；
图18为本发明实施例提供的一种沉积构成ONO保护结构后的结构示意图；
图19为本发明实施例提供的一种形成保护结构后的结构示意图；
图20为本发明实施例提供的一种形成栅绝缘层后的结构示意图；
图21为本发明实施例提供的一种形成铝电极后的结构示意图。
其中，N+型SiC衬底1、N-型SiC漂移层2、P型区3、P+型区4、N+型区5、退火层6、栅氧层7、ONO结构8、第一保护层81、第二保护层82、第三保护层83、N型多晶硅栅电极9、栅绝缘层10、钛/氮化钛层11、铝电极12。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本申请中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
参照图1，本发明实施例提供了一种SiC功率器件，该SiC功率器件为非对称沟槽结构，包括：N+型SiC衬底1、N-型SiC漂移层2、P型区3、P+型区4、N+型区5、栅绝缘层10、铝电极12和设置于栅极沟槽内的N型多晶硅栅电极9。
N-型SiC漂移层2位于N+型SiC衬底1上，P型区3、P+型区4、N+型区5位于N-型SiC漂移层2中，且该P型区3、N+型区5和P+型区4非对称分布于该栅极沟槽的两侧，且其中一侧P+型区4包裹部分该栅极沟槽的底部。
栅绝缘层10位于N型多晶硅栅电极9上，铝电极12位于栅绝缘层10上，作为源电极。
在本发明一实施例中，栅绝缘层10上可以形成钛/氮化钛层11，如果栅绝缘层10上形成有钛/氮化钛层11，则铝电极12位于钛/氮化钛层11上，作为源电极；同时，可以在铝电极12上形成图形化的SiNx/SiO2层，得到图形化的SiNx/SiO2层之后，可以在图形化的SiNx/SiO2层上形成图形化的聚酰亚胺，从而达到钝化及电极键合效果。
进一步，还可以在背离N-型SiC漂移层2的N+型SiC衬底1一侧形成铝电极，作为漏电极。
在本发明实施例中，栅氧沟槽中的栅氧层7可以为SiO2栅氧。该栅极沟槽内设置有保护结构，该保护结构位于栅极沟槽内需加固的栅氧位置，该保护结构由单层或多层High-K电介质材料构成。
在本发明一实施例中，该栅极沟槽内需加固的栅氧位置通常为栅极沟槽的角落，即由栅极沟槽的底部与侧壁构成的角落。
在本发明一实施例中，参照图1，该保护结构包括由Oxide/Nitride/Oxide构成的ONO结构8，其中，Oxide为High-K电介质氧化物，Nitride为High-K电介质氮化物。
具体的，由Oxide/Nitride/Oxide构成的ONO结构8包括三层保护层，分别为第一保护层、第二保护层和第三保护层。其中，第一保护层由High-K电介质氧化物构成，第二保护层位于该第一保护层上，由High-K电介质氮化物构成，第三保护层位于该第二保护层上，由High-K电介质氧化物构成。
在本发明的一个实施例中，该High-K电介质氧化物可以为SiOx，该High-K电介质氮化物可以为SiNx。
需要说明的是，在构建ONO结构8的过程中，栅氧层7可以作为ONO结构8的第一保护层。
参照图2，本发明实施例提供了另一种SiC功率器件，该SiC功率器件为对称沟槽结构，与图1公开的非对称沟槽结构的SiC功率器件的不同在于，P型区3、N+型区5和P+型区4对称分布于该栅极沟槽的两侧。
需要说明的是，在实际应用中，栅极沟槽内保护结构的具体位置、层数、形状以及厚度等可以根据需要进行设置，且该保护结构可以根据需要应用于任何沟槽结构器件，不仅限于图1和图2所示的保护结构。
在本发明实施例中，通过在栅极沟槽的底部与侧壁构成的角落处的栅氧位置上设置保护结构，将角落处的栅氧位置的电场部分转移到保护结构，能够有效减小设置有保护结构的栅氧位置的电场强度，使其击穿电压进一步提高，进而提高SiC功率器件的可靠性。
基于上述本发明实施例，构成该保护结构的High-K电介质材料的介电常数K大于等于3.9。
具体的，使用High-K电介质材料形成的保护结构可以有效降低栅极沟槽内栅氧最大场强，High-K电介质材料的介电常数K越大，对栅氧的保护效果越好。
基于上述本发明实施例，构成保护结构的High-K电介质材料包括但不限于Y2O3、Y2TiO5、Yb2O3、HfO2、ZrO2、TiO2、Si3N4、Al2O3中的一种或多种。
也就是说，可以在栅极沟槽的底部与侧壁构成的角落处的栅氧位置上设置由Y2O3、Y2TiO5、Yb2O3、HfO2、ZrO2、TiO2、Si3N4、Al2O3中的一种或多种材料构成的保护结构。
进一步的，除了图1和图2所示的保护结构，由High-K电介质材料构成的保护结构还可以为任意需要的形状。
其中，该保护结构可以为长方体。
具体的，该长方体的保护结构可以由SiO2或Al2O3材料构成，该长方体的保护结构的厚度为40nm，长度取值范围为40nm至820nm。
分别对未设置保护结构、设置由SiO2材料构成的长方体保护结构和设置由Al2O3材料构成的长方体保护结构的SiC功率器件进行仿真，以了解在不同结构下，相同位置的场强变化。其中，仿真时Vgs=0V，Vds=1200V。即栅电极和源电极之间的电压为0V，漏电极和源电极之间的电压为1200V。
通过仿真发现，与未设置保护结构的SiC功率器件相比，SiC功率器件设置由SiO2材料构成的长方体保护结构时，角落处的P0点场强明显减小，且基本不随由SiO2材料构成的长方体保护结构长度的变化而变化，水平位置的P1点场强随由SiO2材料构成的长方体保护结构长度的增加而减小，在进入P+型区后降为0，垂直位置的P2点场强随由SiO2材料构成的长方体保护结构长度的增加而增加，并逐渐超过水平位置的P1点场强，成为场强最大的位置。
而SiC功率器件设置由Al2O3材料构成的长方体保护结构时，P0、P1和P2点场强变化趋势与SiO2材料的相同，但栅氧最大场强相较于SiO2材料的明显减小。
另外，通过仿真发现，针对栅氧最大场强，栅极沟槽内底部整体设置有保护结构不如局部设置有保护结构的效果好。
进一步的，该保护结构还可以为正方体。
具体的，该正方体的保护结构可以由Al2O3材料构成。
对设置有由Al2O3材料构成的正方体保护结构的SiC功率器件进行仿真，仿真时Vgs=0V，Vds=1200V，正方体保护结构的厚度取值范围为40nm至80nm，小于等于栅极沟槽的高度。
通过仿真发现，栅氧最大场强随保护结构厚度的增加而降低。
在本发明实施例中，可以将保护结构设置为长方体或正方体，并通过调节其长度和/或厚度得到不同的电场分布。
基于上述本发明实施例，保护结构可以具有倾斜面。
在本发明的一个实施例中，由单层或多层High-K电介质材料构成的保护结构面向栅极沟槽内部的一面为倾斜面，该倾斜面与分别接触到的栅极沟槽的侧壁和底部形成90°至150°的倾斜角度。
在本发明实施例中，保护结构面向栅极沟槽内部的一面可以设置为倾斜面，使该倾斜面与分别接触到的栅极沟槽的侧壁和底部形成特定的倾斜角度。
为了将本发明实施例的目的、技术方案和优点描述完整、清晰，下面将通过具体的实施例，对本发明实施例中的技术方案进行清楚、完整地描述。
如图3所示为本发明实施例提供的一种保护结构为ONO结构的SiC功率器件的结构示意图，以图3中标注的具体物理参数对未设置保护结构以及保护结构为ONO结构的SiC功率器件进行Sentaurus建模并仿真，仿真时Vgs=0V，Vds=1200V，ONO结构以角落处的栅氧层7为第一保护层81，其由SiO2材料构成，第二保护层82由Si3N4材料构成、第三保护层83同样由SiO2材料构成。
其中，ONO结构的倾斜面和厚度如图4至图7所示。
具体的，图4中ONO结构的倾斜面与接触的侧壁形成的倾斜角度为90°。
图5中ONO结构的倾斜面与接触的侧壁形成的倾斜角度为120°。
图6中ONO结构的倾斜面与接触的侧壁形成的倾斜角度为150°。
图4至图6中构成ONO结构的第一保护层81、第二保护层82和第三保护层83在预设方向上的厚度分别为50nm、25nm和50nm。其中，该预设方向可以为经过栅极沟槽的侧壁与底部的交点且与栅极沟槽的底部成特定角度的方向。
在对未设置保护结构的SiC功率器件进行仿真得到的电场分布中，栅极沟槽的侧壁与底部构成的角落处（1.525，1.375）点的栅氧承受的场强为2.28MV/cm，栅极沟槽的侧壁上（1.475，0.75）点的栅氧承受的场强为0.05MV/cm。
需要说明的是，本申请文件在未特别说明的情况下，坐标均是以器件网格结构左上为原点设定。
本发明实施例提供的一种对设置有ONO结构的保护结构且ONO结构的倾斜面与接触的侧壁形成的倾斜角度为90°的SiC功率器件进行仿真得到的电场分布中，场强1.38MV/cm对应角落处的P1点；场强1.44MV/cm对应非角落处的P2点；场强0.556MV/cm对应非角落处的P3点；场强0.01MV/cm对应非角落处的P4点。
栅极沟槽的侧壁与底部构成的角落处的P1点的栅氧承受的场强为1.38MV/cm，与未设置保护结构的SiC功率器件相比，栅极沟槽的侧壁与底部构成的角落处栅氧承受的场强有明显的减小。
为本发明实施例提供的一种对设置有ONO结构的保护结构且ONO结构的倾斜面与接触的侧壁形成的倾斜角度为120°的SiC功率器件进行仿真得到的电场分布中，场强1.8MV/cm对应角落处的P1点；场强1.3MV/cm对应非角落处的P2点；场强2.2MV/cm对应非角落处的P3点；场强0.056MV/cm对应非角落处的P4点。
由此可知，栅极沟槽的侧壁与底部构成的角落处P1点的栅氧承受的场强为1.8MV/cm，与未设置保护结构的SiC功率器件相比，栅极沟槽的侧壁与底部构成的角落处栅氧承受的场强有明显的减小。
本发明实施例提供的一种对设置有ONO结构的保护结构且ONO结构的倾斜面与接触的侧壁形成的倾斜角度为150°的SiC功率器件进行仿真得到的电场分布中，场强1.6MV/cm对应角落处的P1点；场强1.2MV/cm对应非角落处的P2点；场强2.4MV/cm对应非角落处的P3点；场强0.051MV/cm对应非角落处的P4点。
由此可知，栅极沟槽的侧壁与底部构成的角落处的P1点栅氧承受的场强为1.6MV/cm，与未设置保护结构的SiC功率器件相比，栅极沟槽的侧壁与底部构成的角落处栅氧承受的场强有明显的减小。
如图7所示为本发明实施例提供的一种设置有ONO结构时栅极沟槽不同位置处倾斜角度的变化对电场的影响的示意图。具体包括在P0、P1、P2、P3、P4和P5点时，倾斜角度的变化对电场的影响，其中，P0、P1、P2、P3、P4和P5点的位置如图8所示。
由图7可知，随着ONO结构的倾斜面与接触到的侧壁形成的倾斜角度的增加，P3点和P5点场强增大，P4点场强减小，P0、P1和P2点场强无明显变化。
通过图7的仿真结果进行计算可知，与未设置保护结构的SiC功率器件相比，SiC功率器件设置有ONO结构的保护结构时，P0点场强减小28.7%，P1点场强减小59.2%，达到降低栅极沟槽角落处栅氧承受的场强的目的。
另外，通过仿真发现，当ONO结构的厚度不变时，随着ONO结构的倾斜面与接触到的侧壁形成的倾斜角度的增加，ONO结构面向栅极沟槽内的倾斜面边缘接触到的侧壁的接触点和ONO结构面向栅极沟槽内的倾斜面边缘接触到的底部的接触点，均逐渐远离栅极沟槽侧壁与底部构成的角落，且ONO结构面向栅极沟槽内的倾斜面边缘接触到的侧壁的接触点和ONO结构面向栅极沟槽内的倾斜面边缘接触到的底部的接触点之间的间隔增大。
同时，随着ONO结构的倾斜面与接触到的侧壁形成的倾斜角度的增加，场强最高的点向右平移，最大电场强度逐渐减小，从130°开始，设置有ONO结构的SiC功率器件的最大场强值小于无ONO结构的SiC功率器件的最大场强值。
也就是说，与未设置ONO结构的SiC功率器件相比，设置有ONO结构的SiC功率器件在ONO结构的倾斜面与接触到的侧壁形成的倾斜角度的取值范围为130°至150°时，随着倾斜角度的增大，最大电场强度逐渐减小。因此，ONO结构的倾斜面与接触到的侧壁形成大的的倾斜角度可以使栅极沟槽角落处的栅氧承受更小的场强。
进一步的，对未设置保护结构的SiC功率器件进行仿真得到的电场与电力线与对设置有ONO结构的SiC功率器件进行仿真得到的电场与电力线进行比较。
与未设置保护结构的SiC功率器件相比，SiC功率器件在栅极沟槽角落处设置有ONO结构的保护结构时，栅极沟槽角落处的电场部分转移到了ONO结构，有效的减小了栅极沟槽角落处栅氧承受的场强。
在本发明的一个实施例中，将图3中ONO结构的保护结构替换为由HfO2材料构成的保护结构进行建模并仿真。具体为，将第二保护层82和第三保护层83替换为由HfO2材料构成的保护结构进行建模并仿真。
同样的，由HfO2材料构成的保护结构面向栅极沟槽内部的一面为倾斜面，该倾斜面与分别接触到的侧壁和底部形成取值范围为90°至150°的倾斜角度。
如图9所示为本发明实施例提供的一种设置有由HfO2材料构成的保护结构时栅极沟槽不同位置处倾斜角度的变化对电场的影响的示意图。具体包括在P0、P1、P2、P3、P4和P5点时，倾斜角度的变化对电场的影响。
其中，P0、P1、P2、P3、P4和P5点的位置如图10所示。另外，图10中Oxide可以为SiO2栅氧。
由图9可知，随着由HfO2材料构成的保护结构的倾斜面与接触到的侧壁形成的倾斜角度的增加，P3点场强增加，P0、P1、P2、P4和P5点场强变化不明显。
另外，通过图9的仿真结果进行计算可知，与未设置保护结构的SiC功率器件相比，SiC功率器件设置有由HfO2材料构成的保护结构时，P0点场强减小19.6%，P1点场强减小49.6%，由此可知，SiC功率器件设置有由HfO2材料构成的保护结构可以降低栅极沟槽角落处栅氧承受的场强。
另外，在保护结构厚度固定的前提下，栅氧承受的最大场强跟倾斜角度存在依赖关系，但没有明显规律。
基于上述本发明实施例提供的SiC功率器件，本发明实施例还提供了一种SiC功率器件的制备方法，如图11所示该方法包括：
S11：提供N+型SiC衬底。
S12：在该N+型SiC衬底上形成N-型SiC漂移层。
在S12具体执行过程中，在该N+型SiC衬底上进行外延生长，形成N-型SiC漂移层。
如图12所示为本发明实施例提供的一种形成N-型SiC漂移层后的结构示意图。由图12可知，N-型SiC漂移层2形成于该N+型SiC衬底1上。
S13：在该N-型SiC漂移层的顶部通过离子注入形成P型区。
在S13具体执行过程中，可以利用离子注入技术，从该N-型SiC漂移层的顶部进行离子注入，形成P型区。
如图13所示为本发明实施例提供的一种形成P型区后的结构示意图。由图13可知，该P型区3形成于N-型SiC漂移层2的顶部，且长度与N-型SiC漂移层2的长度相同。
S14：对该P型区分别进行离子注入，形成P+型区和N+型区。
在S14具体执行过程中，可以利用离子注入技术，从P型区顶部进行离子注入，形成P+型区，然后再从P型区顶部进行离子注入，形成N+型区。
或者，可以利用离子注入技术，从P型区顶部进行离子注入，形成P+型区，然后再从P型区和P+型区的顶部进行离子注入，形成N+型区。
在本发明的一个实施例中，对P型区分别进行离子注入，形成P+型区和N+型区包括：对P型区分别进行离子注入，形成两边对称的P+型区和N+型区。或者，对P型区分别进行离子注入，形成两边非对称的P+型区和N+型区。
如图14所示为本发明实施例提供的一种形成P+型区后的结构示意图。
在图14中，可以利用离子注入技术，通过掩蔽层从P型区3顶部进行离子注入，形成P+型区4。其中，P+型区4的两个底角位于N-型SiC漂移层2中。
形成图14所示的P+型区4之后，进一步形成N+型区。
如图15所示为本发明实施例提供的一种形成N+型区后的结构示意图。
在图15中，可以利用离子注入技术，通过掩蔽层从P型区3和P+型区4的顶部进行离子注入，形成两个N+型区5。其中，一个N+型区5的两个底角均位于P+型区4，另一个N+型区5的一个底角位于P+型区4，另一个底角位于P型区3上。
S15：在经过高温退火后，对形成P+型区和N+型区的外延片进行栅极沟槽刻蚀，并在栅极沟槽内生长栅氧。
在S15具体执行过程中，首先在具有P+型区和N+型区的外延片上形成退火层并进行高温退火。
如图16所示为本发明实施例提供的一种形成退火层后的结构示意图。
在图16中，首先可以采用碳材料在具有P+型区4和N+型区5的外延片上形成退火层6并进行高温退火，经过高温退火后，去除该退火层6。
然后，对形成P+型区4和N+型区5的外延片进行刻蚀，得到具有一定深度的栅极沟槽，并在栅极沟槽内生长栅氧。
在本发明的一个实施例中，若形成两边对称的P+型区和N+型区，对形成P+型区和N+型区的外延片进行栅极沟槽刻蚀包括：
对N+型区、P型区和N-型SiC漂移层进行栅极沟槽刻蚀，使栅极沟槽的两个底角位于N-型SiC漂移层，使P型区、N+型区和P+型区对称分布于栅极沟槽的两侧。
在本发明的一个实施例中，若形成两边非对称的P+型区和N+型区，对形成P+型区和N+型区的外延片进行栅极沟槽刻蚀包括：
对N+型区、P型区、P+型区和N-型SiC漂移层进行栅极沟槽刻蚀，使栅极沟槽的一个底角位于N-型SiC漂移层，另一个底角位于P+型区，使P型区、N+型区和P+型区非对称分布于栅极沟槽的两侧。
如图17所示为本发明实施例提供的一种形成栅极沟槽后的结构示意图。
在图17中，可以利用硬掩模图形化沟槽工艺对形成P+型区4和N+型区5的外延片进行栅极沟槽刻蚀，使栅极沟槽的一个底角位于N-型SiC漂移层2，另一个底角位于P+型区4。
形成栅极沟槽以后，在该栅极沟槽内生长栅氧构成栅氧层。
S16：在栅极沟槽的底部与侧壁构成的角落处的栅氧位置上形成由单层或多层High-K电介质材料构成的保护结构。
在S16具体执行过程中，可以选择一种或多种High-K电介质材料在栅极沟槽的底部与侧壁构成的角落处的栅氧位置上形成保护结构。
其中，High-K电介质材料的介电常数K的取值范围可以是大于等于3.9。
进一步的，该保护结构可以选择不同的High-K电介质材料构成特定的结构。
例如，利用spacer etch工艺在栅极沟槽的底部与侧壁构成的角落处生成由Oxide/Nitride/Oxide构成的ONO结构，从而得到包括ONO结构的保护结构，其中，Oxide为High-K电介质氧化物，Nitride为High-K电介质氮化物。
具体的，可以利用spacer etch工艺在栅极沟槽的底部与侧壁构成的角落处生成包括三层保护层的ONO结构，其中，第一保护层由High-K电介质氧化物构成，第二保护层生长在第一保护层上，由High-K电介质氮化物构成，第三保护层生长在第二保护层上，由High-K电介质氧化物构成。
或者，该保护结构可以选择包括Y2O3、Y2TiO5、Yb2O3、HfO2、ZrO2、TiO2、Si3N4、Al2O3中的一种或多种High-K电介质材料构成特定的结构。
如图18所示为本发明实施例提供的一种沉积构成ONO保护结构后的结构示意图。
在图18中，可以利用成熟CMOS spacer etch工艺，首先在具有栅极沟槽的外延片上生长一层TEOS，以该TEOS作为前驱体形成SiOx的第一保护层81，同时为栅极沟槽的栅氧层7。
例如利用热氧化法于700℃下在具有栅极沟槽的外延片上生长一层100Å的TEOS，以该100Å的TEOS作为前驱体形成SiOx的第一保护层81，同时为栅极沟槽的栅氧层7。
或者利用热氧化法于700℃下在具有栅极沟槽的外延片上生长一层500Å左右的TEOS，以该500Å左右的TEOS作为前驱体形成SiOx的第一保护层81，同时为栅极沟槽的栅氧层7。
其中，spacer etch是标准CMOS工艺，工艺步骤及参数等针对不同High-K电介质材料会有不同，但是基本工艺流程是一致的。
形成SiOx的第一保护层81之后，在SiOx的第一保护层81上沉积一层250Å左右的SiN，以该250Å左右的SiN作为前驱体形成SiNx的第二保护层82。
其中，SiNx的第二保护层82不能太厚，太厚会对SiOx的第一保护层81造成损伤，即SiOx的第一保护层81会支撑不住。但是CMOS spacer etch工艺又要求有一定的厚度，所以，还需要在SiNx的第二保护层82上生长一层TEOS。
例如，在形成SiNx的第二保护层82之后，在SiNx的第二保护层82上生长一层取值范围为510Å至610Å的TEOS，以该取值范围为510Å至610Å的TEOS作为前驱体形成SiOx的第三保护层83。
需要说明的是，TEOS为四乙氧基硅烷，x值在不同SiOx和SiNx工艺制备技术中是开放的。但是，对于SiOx，x通常小于等于2，SiNx一般指Si3N4，但实际情况下化学计量比可变。
如图19所示为本发明实施例提供的一种形成保护结构后的结构示意图。
首先对图18中SiOx的第三保护层83和SiNx的第二保护层82进行干法刻蚀。
即从SiOx的第三保护层83干刻到SiOx的第一保护层81上停止，其中，SiOx的第一保护层81可以作为SiNx的第二保护层82的刻蚀阻挡层。
其中，对SiOx的第三保护层83的刻蚀可以为L-形刻蚀。
干刻结束后，对图18中SiOx的第一保护层81进行湿法刻蚀。
刻蚀完成后，在预设条件下进行化学去胶清洗CRS，清洗后得到图19中由SiOx的第一保护层81、SiNx的第二保护层82和SiOx的第三保护层83构成的ONO结构。
其中，预设条件包括采用H2SO4与H2O2混合的SPM溶液清洗10分钟并采用NH4OH、H2O2和H2O混合的SC1溶液清洗5分钟。
S17：在栅极沟槽内形成N型多晶硅栅电极。
在S17具体执行过程中，在栅极沟槽内形成N型多晶硅栅电极之后，可以对N型多晶硅栅电极进行化学机械抛光CMP，使该N型多晶硅栅电极表面平坦化。
S18：在N型多晶硅栅电极上形成栅绝缘层。
在S18具体执行过程中，可以在N型多晶硅栅电极上沉积SiO2并进行图形化，得到栅绝缘层。
如图20所示为本发明实施例提供的一种形成栅绝缘层后的结构示意图。
由图20可知，栅绝缘层10位于N型多晶硅栅电极9上，且位于N+型区5和P+型区4上。
另外，形成栅绝缘层10后，还可以在栅绝缘层10上形成钛/氮化钛层11。
S19：在栅绝缘层上形成铝电极。
在S19具体执行过程中，可以直接在栅绝缘层上形成铝电极，作为源电极，并在背离N-型SiC漂移层的N+型SiC衬底一侧形成铝电极，作为漏电极。
需要说明的是，如果栅绝缘层上形成有钛/氮化钛层，则在钛/氮化钛层上形成铝电极，作为源电极，并在背离N-型SiC漂移层的N+型SiC衬底一侧形成铝电极，作为漏电极。
如图21为本发明实施例提供的一种形成铝电极后的结构示意图。
由图21可知，铝电极12形成在钛/氮化钛层11上，作为源电极。
另外，可以在铝电极12上形成SiNx/SiO2层并进行图形化，得到图形化的SiNx/SiO2层之后，可以在SiNx/SiO2层上形成聚酰亚胺并进行图形化，从而达到钝化及电极键合效果。
在本发明实施例中，通过在栅极沟槽的底部与侧壁构成的角落处的栅氧位置上设置保护结构，将角落处的栅氧位置的电场部分转移到保护结构，能够有效减小设置有保护结构的栅氧位置的电场强度，使其击穿电压进一步提高，进而提高SiC功率器件的可靠性。
需要说明的是，在本申请的描述中，需要理解的是，术语“上”、“下”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。当一个组件被认为是“连接”另一个组件，它可以是直接连接到另一个组件或者可能同时存在居中设置的组件。
还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括上述要素的物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (12)

1.一种SiC功率器件，其特征在于，所述SiC功率器件包括：N+型SiC衬底、N-型SiC漂移层、P型区、P+型区、N+型区、栅绝缘层、铝电极和设置于栅极沟槽内的N型多晶硅栅电极；
所述栅极沟槽的底部与侧壁构成的角落处的栅氧位置上设置有由单层或多层High-K电介质材料构成的保护结构。
2.根据权利要求1所述的SiC功率器件，其特征在于，
由所述P型区、N+型区和P+型区对称分布于所述栅极沟槽的两侧。
3.根据权利要求1所述的SiC功率器件，其特征在于，
由所述P型区、N+型区和P+型区非对称分布于所述栅极沟槽的两侧，且其中一侧P+型区包裹部分所述栅极沟槽的底部。
4.根据权利要求1至3中任一项所述的SiC功率器件，其特征在于，
所述High-K电介质材料的介电常数K大于等于3.9。
5.根据权利要求1至3中任一项所述的SiC功率器件，其特征在于，
所述High-K电介质材料包括Y2O3、Y2TiO5、Yb2O3、HfO2、ZrO2、TiO2、Si3N4、Al2O3中的一种或多种。
6.根据权利要求1至3中任一项所述的SiC功率器件，其特征在于，所述保护结构包括由Oxide/Nitride/Oxide构成的ONO结构，其中，Oxide为High-K电介质氧化物，Nitride为High-K电介质氮化物。
7.根据权利要求1至3中任一项所述的SiC功率器件，其特征在于，由单层或多层High-K电介质材料构成的保护结构面向所述栅极沟槽内部的一面为倾斜面，所述倾斜面与分别接触到的所述栅极沟槽的侧壁和底部形成90°至150°的倾斜角度。
8.一种SiC功率器件的制备方法，其特征在于，所述方法用于制备权利要求1至7中任一项所述的SiC功率器件，所述方法包括：
提供N+型SiC衬底；
在所述N+型SiC衬底上形成N-型SiC漂移层；
在所述N-型SiC漂移层的顶部通过离子注入形成P型区；
对所述P型区分别进行离子注入，形成P+型区和N+型区；
在经过高温退火后，对形成所述P+型区和N+型区的外延片进行栅极沟槽刻蚀，并在所述栅极沟槽内生长栅氧；
在所述栅极沟槽的底部与侧壁构成的角落处的栅氧位置上形成由单层或多层High-K电介质材料构成的保护结构；
在所述栅极沟槽内形成N型多晶硅栅电极；
在所述N型多晶硅栅电极上形成栅绝缘层；
在所述栅绝缘层上形成铝电极。
9.根据权利要求8所述的方法，其特征在于，对所述P型区分别进行离子注入，形成P+型区和N+型区包括：
对所述P型区分别进行离子注入，形成两边对称的P+型区和N+型区；
相应的，对形成所述P+型区和N+型区的外延片进行栅极沟槽刻蚀包括：
对所述N+型区、P型区和N-型SiC漂移层进行栅极沟槽刻蚀，使所述栅极沟槽的两个底角位于所述N-型SiC漂移层，使所述P型区、N+型区和P+型区对称分布于所述栅极沟槽的两侧；
或者，对所述P型区分别进行离子注入，形成P+型区和N+型区包括：
对所述P型区分别进行离子注入，形成两边非对称的P+型区和N+型区；
相应的，对形成所述P+型区和N+型区的外延片进行栅极沟槽刻蚀包括：
对所述N+型区、P型区、P+型区和N-型SiC漂移层进行栅极沟槽刻蚀，使所述栅极沟槽的一个底角位于所述N-型SiC漂移层，另一个底角位于所述P+型区，使所述P型区、N+型区和P+型区非对称分布于所述栅极沟槽的两侧。
10.根据权利要求8或9所述的方法，其特征在于，在所述栅极沟槽的底部与侧壁构成的角落处的栅氧位置上形成由单层或多层High-K电介质材料构成的保护结构，包括：
确定所述栅极沟槽内栅氧的电场分布需求，基于所述电场分布需求确定需设置保护结构的位置，以及构成所述保护结构的High-K电介质材料的K值、厚度、与接触到的所述栅极沟槽的侧壁和底部的角度，所述K值大于等于3.9；
根据确定的K值选取High-K电介质材料，按照确定的厚度，以及接触到的所述栅极沟槽的侧壁和底部的角度，在所述需设置保护结构的位置形成对应的保护结构。
11.根据权利要求10所述的方法，其特征在于，构成所述保护结构的High-K电介质材料包括Y2O3、Y2TiO5、Yb2O3、HfO2、ZrO2、TiO2、Si3N4、Al2O3中的一种或多种。
12.根据权利要求8所述的方法，其特征在于，在所述栅极沟槽的底部与侧壁构成的角落处的栅氧位置上形成由单层或多层High-K电介质材料构成的保护结构，包括：
利用spacer etch工艺在栅极沟槽的底部与侧壁构成的角落处生成由Oxide/Nitride/Oxide构成的ONO结构，其中，Oxide为High-K电介质氧化物，Nitride为High-K电介质氮化物。
CN202310427602.4A 2023-04-20 2023-04-20 SiC功率器件及其制备方法 Active CN116190432B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310427602.4A CN116190432B (zh) 2023-04-20 2023-04-20 SiC功率器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310427602.4A CN116190432B (zh) 2023-04-20 2023-04-20 SiC功率器件及其制备方法

Publications (2)

Publication Number Publication Date
CN116190432A true CN116190432A (zh) 2023-05-30
CN116190432B CN116190432B (zh) 2023-07-25

Family

ID=86442626

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310427602.4A Active CN116190432B (zh) 2023-04-20 2023-04-20 SiC功率器件及其制备方法

Country Status (1)

Country Link
CN (1) CN116190432B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140167151A1 (en) * 2012-12-19 2014-06-19 Industrial Technology Research Institute Stepped trench mosfet and method of fabricating the same
CN104247026A (zh) * 2012-04-19 2014-12-24 株式会社电装 碳化硅半导体装置及其制造方法
CN105047721A (zh) * 2015-08-26 2015-11-11 国网智能电网研究院 一种碳化硅沟槽栅功率MOSFETs器件及其制备方法
JP2015230932A (ja) * 2014-06-04 2015-12-21 三菱電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2018181933A (ja) * 2017-04-05 2018-11-15 サンケン電気株式会社 半導体装置
CN111146280A (zh) * 2020-01-17 2020-05-12 厦门芯一代集成电路有限公司 一种提高功率器件耐压和开关时间性能的栅极构造
CN213366605U (zh) * 2020-11-30 2021-06-04 苏州硅能半导体科技股份有限公司 耐击穿mosfet器件
CN114220735A (zh) * 2021-12-15 2022-03-22 株洲中车时代半导体有限公司 一种功率半导体器件的制作方法及功率半导体器件
CN114899239A (zh) * 2022-07-12 2022-08-12 深圳芯能半导体技术有限公司 一种碳化硅mosfet及其制备方法
CN115810546A (zh) * 2022-12-28 2023-03-17 龙腾半导体股份有限公司 一种具有高k介质的屏蔽栅沟槽MOSFET的制造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104247026A (zh) * 2012-04-19 2014-12-24 株式会社电装 碳化硅半导体装置及其制造方法
US20140167151A1 (en) * 2012-12-19 2014-06-19 Industrial Technology Research Institute Stepped trench mosfet and method of fabricating the same
JP2015230932A (ja) * 2014-06-04 2015-12-21 三菱電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN105047721A (zh) * 2015-08-26 2015-11-11 国网智能电网研究院 一种碳化硅沟槽栅功率MOSFETs器件及其制备方法
JP2018181933A (ja) * 2017-04-05 2018-11-15 サンケン電気株式会社 半導体装置
CN111146280A (zh) * 2020-01-17 2020-05-12 厦门芯一代集成电路有限公司 一种提高功率器件耐压和开关时间性能的栅极构造
CN213366605U (zh) * 2020-11-30 2021-06-04 苏州硅能半导体科技股份有限公司 耐击穿mosfet器件
CN114220735A (zh) * 2021-12-15 2022-03-22 株洲中车时代半导体有限公司 一种功率半导体器件的制作方法及功率半导体器件
CN114899239A (zh) * 2022-07-12 2022-08-12 深圳芯能半导体技术有限公司 一种碳化硅mosfet及其制备方法
CN115810546A (zh) * 2022-12-28 2023-03-17 龙腾半导体股份有限公司 一种具有高k介质的屏蔽栅沟槽MOSFET的制造方法

Also Published As

Publication number Publication date
CN116190432B (zh) 2023-07-25

Similar Documents

Publication Publication Date Title
KR101929870B1 (ko) 차폐된 게이트 ｍｏｓｆｅｔ 소자의 인터-폴리 유전체
WO2017043608A1 (ja) 半導体装置
US8853817B2 (en) Isolation structure profile for gap filing
US20150021685A1 (en) Semiconductor device and manufacturing method of the same
WO2013117077A1 (zh) 一种沟槽场效应器件及其制备方法
KR102309993B1 (ko) 얇은 절연체 상의 반도체(soi) 기판을 형성하기 위한 방법
CN104517848A (zh) Ldmos晶体管结构及其形成方法
US20130134550A1 (en) Semiconductor device and method of manufacturing the same
CN105655284A (zh) 沟槽隔离结构的形成方法
CN103839791A (zh) 应用于沟槽型mos器件的沟槽栅的制备方法
CN116190432B (zh) SiC功率器件及其制备方法
US20170012114A1 (en) FinFET Having Isolation Structure and Method of Forming the Same
CN111435678B (zh) 环栅晶体管的制备方法
CN109103106B (zh) 横向扩散金属氧化物半导体的制备方法
CN111430239A (zh) 基于表面处理及氧化工艺的GaN器件及其制备方法
CN116013989A (zh) 具有SiO2阻挡层的垂直结构Ga2O3晶体管及制备方法
CN116387361A (zh) SiO2阻挡层Ga2O3垂直UMOS晶体管及其制备方法
US10141429B2 (en) FinFET having isolation structure and method of forming the same
CN114256077A (zh) 低压分离栅沟槽mos器件的制作方法
CN110867380B (zh) 半导体器件的形成方法
CN112466747B (zh) 沟槽栅及沟槽栅功率器件的制作方法
KR20110084733A (ko) 최적화된 채널 영역을 갖는 모스 트랜지스터들을 구비하는 반도체 소자들 및 그 제조방법들
WO2023206986A1 (zh) 碳化硅半导体器件及其制作方法
CN116435336B (zh) 沟槽型mosfet电场保护结构及制备方法
CN113394097B (zh) 半导体器件结构的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant