CN213366605U - 耐击穿mosfet器件 - Google Patents
耐击穿mosfet器件 Download PDFInfo
- Publication number
- CN213366605U CN213366605U CN202022826936.3U CN202022826936U CN213366605U CN 213366605 U CN213366605 U CN 213366605U CN 202022826936 U CN202022826936 U CN 202022826936U CN 213366605 U CN213366605 U CN 213366605U
- Authority
- CN
- China
- Prior art keywords
- type
- doped
- groove
- type source
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015556 catabolic process Effects 0.000 title claims abstract description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 38
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- 235000012239 silicon dioxide Nutrition 0.000 claims description 6
- 230000005684 electric field Effects 0.000 abstract description 4
- 239000000969 carrier Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本实用新型公开一种耐击穿MOSFET器件，其中掺杂P型基极区上部内且位于沟槽的周边具有第一重掺杂N型源极区，一介质层覆盖于沟槽上并延伸至第一重掺杂N型源极区内侧边缘的上方；沟槽内下部具有第二N型源极部，此沟槽内上部具有栅极部，所述栅极部与沟槽之间填充有第一氧化硅层，所述第二N型源极部与沟槽之间填充有第二氧化硅层，所述第二N型源极部和栅极部之间通过第三氧化硅层隔离；第二N型源极部下端的左拐角处和右拐角处的第二氧化硅层内分别设置有第一弧形高介电层、第二弧形高介电层。本发明耐击穿MOSFET器件缓和了沟槽拐角处的电场强度，提高了器件抗击穿的耐受能力。
Description
技术领域
本实用新型涉及MOSFET器件技术领域，尤其涉及一种耐击穿MOSFET器件。
背景技术
MOSFET（金属氧化物半导体场效应晶体管）分为增强型和耗尽型，其中增强型是指当VGS（栅源电压）为0 时，管子呈截止状态，当加上合适的VGS 后，多数载流子被吸引到栅极，从而使多晶栅极下的载流子增强，形成导电沟道，这种MOS管称为增强型MOS管。
发明内容
本实用新型的目的是提供一种耐击穿MOSFET器件，该耐击穿MOSFET器件缓和了沟槽拐角处的电场强度，提高了器件抗击穿的耐受能力。
为达到上述目的，本实用新型采用的技术方案是：一种耐击穿MOSFET器件，包括：位于硅片下表面的重掺杂N型漏极区和位于硅片上表面的中掺杂P型基极区，所述重掺杂N型漏极区和中掺杂P型基极区之间具有一轻掺杂N型漂移区，一位于中掺杂P型基极区中沟槽延伸至轻掺杂N型漂移区下部，所述中掺杂P型基极区上部内且位于沟槽的周边具有第一重掺杂N型源极区，一介质层覆盖于沟槽上并延伸至第一重掺杂N型源极区内侧边缘的上方；
所述沟槽内下部具有第二N型源极部，此沟槽内上部具有栅极部，所述栅极部与沟槽之间填充有第一氧化硅层，所述第二N型源极部与沟槽之间填充有第二氧化硅层，所述第二N型源极部和栅极部之间通过第三氧化硅层隔离，所述栅极部与沟槽之间的第一氧化硅层的宽度从上往下逐渐变宽，相应地栅极部的宽度从上往下逐渐变窄；
所述第二N型源极部下端的左拐角处和右拐角处的第二氧化硅层内分别设置有第一弧形高介电层、第二弧形高介电层。
上述技术方案中进一步改进的方案如下：
1. 上述方案中，所述第一弧形高介电层的竖直部位于第二N型源极部外侧面与沟槽内壁之间，所述第一弧形高介电层的水平部位于第二N型源极部底部与沟槽底部之间。
2. 上述方案中，所述第二弧形高介电层的竖直部位于第二N型源极部外侧面与沟槽内壁之间，所述第二弧形高介电层的水平部位于第二N型源极部底部与沟槽底部之间。
3. 上述方案中，所述中掺杂P型基极区的深度与轻掺杂N型漂移区的深度之比在1：3~5之间的范围。
由于上述技术方案的运用，本实用新型与现有技术相比具有下列优点：
本实用新型耐击穿MOSFET器件，其第二N型源极部下端的左拐角处和右拐角处的第二氧化硅层内分别设置有第一弧形高介电层、第二弧形高介电层，缓和了沟槽拐角处的电场强度，提高了器件抗击穿的耐受能力；还有，其栅极部与沟槽之间的第一氧化硅层的宽度从上往下逐渐变宽，相应地栅极部的宽度从上往下逐渐变窄，改善了MOSFET器件开关速度。
附图说明
附图1为本实用新型耐击穿MOSFET器件结构示意图。
以上附图中：1、硅片；2、重掺杂N型漏极区；3、中掺杂P型基极区；4、轻掺杂N型漂移区；5、沟槽；6、第一重掺杂N型源极区；7、上金属层；8、第二N型源极部；9、栅极部；10、第一氧化硅层；11、第二氧化硅层；12、介质层；13、下金属层；14、第三氧化硅层；151、第一弧形高介电层；152、第二弧形高介电层；16、竖直部；17、水平部。
具体实施方式
在本实用新型的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制；术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性；此外，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。
实施例1：一种耐击穿MOSFET器件，包括：位于硅片1下表面的重掺杂N型漏极区2和位于硅片1上表面的中掺杂P型基极区3，所述重掺杂N型漏极区2和中掺杂P型基极区3之间具有一轻掺杂N型漂移区4，一位于中掺杂P型基极区3中沟槽5延伸至轻掺杂N型漂移区4下部，所述中掺杂P型基极区3上部内且位于沟槽5的周边具有第一重掺杂N型源极区6，一介质层12覆盖于沟槽5上并延伸至第一重掺杂N型源极区6内侧边缘的上方；
所述沟槽5内下部具有第二N型源极部8，此沟槽5内上部具有栅极部9，所述栅极部9与沟槽5之间填充有第一氧化硅层10，所述第二N型源极部8与沟槽5之间填充有第二氧化硅层11，所述第二N型源极部8和栅极部9之间通过第三氧化硅层14隔离，所述栅极部9与沟槽5之间的第一氧化硅层10的宽度从上往下逐渐变宽，相应地栅极部9的宽度从上往下逐渐变窄；
所述第二N型源极部8下端的左拐角处和右拐角处的第二氧化硅层11内分别设置有第一弧形高介电层151、第二弧形高介电层152。
上述中掺杂P型基极区3的深度与轻掺杂N型漂移区4的深度之比在1：3.5之间的范围。
实施例2：一种耐击穿MOSFET器件，包括：位于硅片1下表面的重掺杂N型漏极区2和位于硅片1上表面的中掺杂P型基极区3，所述重掺杂N型漏极区2和中掺杂P型基极区3之间具有一轻掺杂N型漂移区4，一位于中掺杂P型基极区3中沟槽5延伸至轻掺杂N型漂移区4下部，所述中掺杂P型基极区3上部内且位于沟槽5的周边具有第一重掺杂N型源极区6，一介质层12覆盖于沟槽5上并延伸至第一重掺杂N型源极区6内侧边缘的上方；
所述沟槽5内下部具有第二N型源极部8，此沟槽5内上部具有栅极部9，所述栅极部9与沟槽5之间填充有第一氧化硅层10，所述第二N型源极部8与沟槽5之间填充有第二氧化硅层11，所述第二N型源极部8和栅极部9之间通过第三氧化硅层14隔离，所述栅极部9与沟槽5之间的第一氧化硅层10的宽度从上往下逐渐变宽，相应地栅极部9的宽度从上往下逐渐变窄；
所述第二N型源极部8下端的左拐角处和右拐角处的第二氧化硅层11内分别设置有第一弧形高介电层151、第二弧形高介电层152。
上述第一弧形高介电层151的竖直部16位于第二N型源极部8外侧面与沟槽5内壁之间，所述第一弧形高介电层151的水平部17位于第二N型源极部8底部与沟槽5底部之间。
上述第二弧形高介电层152的竖直部16位于第二N型源极部8外侧面与沟槽5内壁之间，所述第二弧形高介电层152的水平部17位于第二N型源极部8底部与沟槽5底部之间。
上述中掺杂P型基极区3的深度与轻掺杂N型漂移区4的深度之比在1：4.6。
采用上述耐击穿MOSFET器件时，其第二N型源极部下端的左拐角处和右拐角处的第二氧化硅层内分别设置有第一弧形高介电层、第二弧形高介电层，缓和了沟槽拐角处的电场强度，提高了器件抗击穿的耐受能力；还有，其栅极部与沟槽之间的第一氧化硅层的宽度从上往下逐渐变宽，相应地栅极部的宽度从上往下逐渐变窄，改善了MOSFET器件开关速度。
上述实施例只为说明本实用新型的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本实用新型的内容并据以实施，并不能以此限制本实用新型的保护范围。凡根据本实用新型精神实质所作的等效变化或修饰，都应涵盖在本实用新型的保护范围之内。
Claims (4)
1.一种耐击穿MOSFET器件，其特征在于：包括：位于硅片（1）下表面的重掺杂N型漏极区（2）和位于硅片（1）上表面的中掺杂P型基极区（3），所述重掺杂N型漏极区（2）和中掺杂P型基极区（3）之间具有一轻掺杂N型漂移区（4），一位于中掺杂P型基极区（3）中沟槽（5）延伸至轻掺杂N型漂移区（4）下部，所述中掺杂P型基极区（3）上部内且位于沟槽（5）的周边具有第一重掺杂N型源极区（6），一介质层（12）覆盖于沟槽（5）上并延伸至第一重掺杂N型源极区（6）内侧边缘的上方；
所述沟槽（5）内下部具有第二N型源极部（8），此沟槽（5）内上部具有栅极部（9），所述栅极部（9）与沟槽（5）之间填充有第一氧化硅层（10），所述第二N型源极部（8）与沟槽（5）之间填充有第二氧化硅层（11），所述第二N型源极部（8）和栅极部（9）之间通过第三氧化硅层（14）隔离，所述栅极部（9）与沟槽（5）之间的第一氧化硅层（10）的宽度从上往下逐渐变宽，相应地栅极部（9）的宽度从上往下逐渐变窄；
所述第二N型源极部（8）下端的左拐角处和右拐角处的第二氧化硅层（11）内分别设置有第一弧形高介电层（151）、第二弧形高介电层（152）。
2.根据权利要求1所述的耐击穿MOSFET器件，其特征在于：所述第一弧形高介电层（151）的竖直部（16）位于第二N型源极部（8）外侧面与沟槽（5）内壁之间，所述第一弧形高介电层（151）的水平部（17）位于第二N型源极部（8）底部与沟槽（5）底部之间。
3.根据权利要求1所述的耐击穿MOSFET器件，其特征在于：所述第二弧形高介电层（152）的竖直部（16）位于第二N型源极部（8）外侧面与沟槽（5）内壁之间，所述第二弧形高介电层（152）的水平部（17）位于第二N型源极部（8）底部与沟槽（5）底部之间。
4.根据权利要求1所述的耐击穿MOSFET器件，其特征在于：所述中掺杂P型基极区（3）的深度与轻掺杂N型漂移区（4）的深度之比在1：3~5之间的范围。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202022826936.3U CN213366605U (zh) | 2020-11-30 | 2020-11-30 | 耐击穿mosfet器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202022826936.3U CN213366605U (zh) | 2020-11-30 | 2020-11-30 | 耐击穿mosfet器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN213366605U true CN213366605U (zh) | 2021-06-04 |
Family
ID=76137267
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202022826936.3U Active CN213366605U (zh) | 2020-11-30 | 2020-11-30 | 耐击穿mosfet器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN213366605U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116190432A (zh) * | 2023-04-20 | 2023-05-30 | 湖北九峰山实验室 | SiC功率器件及其制备方法 |
-
2020
- 2020-11-30 CN CN202022826936.3U patent/CN213366605U/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116190432A (zh) * | 2023-04-20 | 2023-05-30 | 湖北九峰山实验室 | SiC功率器件及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8294235B2 (en) | Edge termination with improved breakdown voltage | |
| US8441046B2 (en) | Topside structures for an insulated gate bipolar transistor (IGBT) device to achieve improved device performances | |
| US10199455B2 (en) | Dual-gate trench IGBT with buried floating P-type shield | |
| US10686062B2 (en) | Topside structures for an insulated gate bipolar transistor (IGBT) device to achieve improved device performances | |
| US7554153B2 (en) | Power semiconductor device | |
| CN213366605U (zh) | 耐击穿mosfet器件 | |
| US11749751B2 (en) | Lateral DMOS with integrated Schottky diode | |
| CN213366604U (zh) | 垂直结构mos半导体器件 | |
| CN213988891U (zh) | Mos型功率半导体器件 | |
| CN212810310U (zh) | 沟槽型mos晶体管 | |
| CN211654830U (zh) | 沟槽型大功率mosfet器件 | |
| CN212161822U (zh) | 功率mosfet器件 | |
| CN212342640U (zh) | 沟槽mos场效应晶体管 | |
| CN212161821U (zh) | 高可靠性垂直功率mos器件 | |
| CN212342637U (zh) | 垂直功率mos半导体器件 | |
| CN213583799U (zh) | 垂直型金氧半场效晶体管器件 | |
| CN213583800U (zh) | 深沟槽功率mos半导体器件 | |
| CN212342638U (zh) | 中低压沟槽型mos器件 | |
| CN213583802U (zh) | 高可靠性沟槽功率mos晶体管 | |
| CN213988890U (zh) | 低功耗功率mos场效应管 | |
| CN213366601U (zh) | 金氧半场效晶体管器件 | |
| CN213583801U (zh) | 垂直功率mos半导体器件 | |
| CN213546299U (zh) | 垂直型高压功率mos器件 | |
| CN212342639U (zh) | 大功率mosfet器件 | |
| CN213583798U (zh) | 功率mosfet器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240206 Address after: 518000 Room 201, building A, 1 front Bay Road, Shenzhen Qianhai cooperation zone, Shenzhen, Guangdong Patentee after: Shenzhen Hemeiyuan Technology Co.,Ltd. Country or region after: China Address before: Room 501, building nw20, Suzhou nano City, 99 Jinjihu Avenue, Suzhou Industrial Park, Suzhou, Jiangsu, 215011 Patentee before: SUZHOU SILIKRON SEMICONDUCTOR TECHNOLOGY CO.,LTD. Country or region before: China |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240322 Address after: Room 306, Building 2, No.1 Qingshan Road, High tech Zone, Suzhou City, Jiangsu Province, 215100 Patentee after: New Silicon Microelectronics (Suzhou) Co.,Ltd. Country or region after: China Address before: 518000 Room 201, building A, 1 front Bay Road, Shenzhen Qianhai cooperation zone, Shenzhen, Guangdong Patentee before: Shenzhen Hemeiyuan Technology Co.,Ltd. Country or region before: China |