CN212342640U - 沟槽mos场效应晶体管 - Google Patents

沟槽mos场效应晶体管 Download PDF

Info

Publication number
CN212342640U
CN212342640U CN202021217031.XU CN202021217031U CN212342640U CN 212342640 U CN212342640 U CN 212342640U CN 202021217031 U CN202021217031 U CN 202021217031U CN 212342640 U CN212342640 U CN 212342640U
Authority
CN
China
Prior art keywords
doped
type
region
groove
base region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202021217031.XU
Other languages
English (en)
Inventor
陈译
陆佳顺
杨洁雯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Silicon Microelectronics Suzhou Co ltd
Original Assignee
Suzhou Silikron Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Silikron Semiconductor Technology Co ltd filed Critical Suzhou Silikron Semiconductor Technology Co ltd
Priority to CN202021217031.XU priority Critical patent/CN212342640U/zh
Application granted granted Critical
Publication of CN212342640U publication Critical patent/CN212342640U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本实用新型公开一种沟槽MOS场效应晶体管,所述MOS器件包括至少2个MOS器件单胞,所述MOS器件单胞进一步包括:位于硅片下表面的重掺杂N型漏极区和位于硅片上表面的中掺杂P型基极区;所述沟槽内下部具有第二N型源极部,此沟槽内上部具有栅极部,所述第二N型源极部和栅极部与沟槽之间填充有第一氧化硅层,所述第二N型源极部和栅极部之间通过第二氧化硅层隔离;相邻所述MOS器件单胞之间的中掺杂P型基极区内具有一N掺杂深阱部,此N掺杂深阱部的上端延伸至中掺杂P型基极区的上表面。本发明沟槽MOS场效应晶体管增加耐压的情况下,将关断时将导通电阻降低。

Description

沟槽MOS场效应晶体管
技术领域
本实用新型涉及MOSFET器件技术领域,尤其涉及一种沟槽MOS场效应晶体管。
背景技术
MOSFET(金属氧化物半导体场效应晶体管)分为增强型和耗尽型,其中增强型是指当VGS(栅源电压)为0 时,管子呈截止状态,当加上合适的VGS 后,多数载流子被吸引到栅极,从而使多晶栅极下的载流子增强,形成导电沟道,这种MOS管称为增强型MOS管。
发明内容
本实用新型的目的是提供一种沟槽MOS场效应晶体管,该沟槽MOS场效应晶体管可提高轻掺杂N型漂移区的掺杂浓度,增加耐压的情况下,将关断时将导通电阻降低。
为达到上述目的,本实用新型采用的技术方案是:一种沟槽MOS场效应晶体管,所述MOS器件包括至少2个MOS器件单胞,所述MOS器件单胞进一步包括:位于硅片下表面的重掺杂N型漏极区和位于硅片上表面的中掺杂P型基极区,所述重掺杂N型漏极区和中掺杂P型基极区之间具有一轻掺杂N型漂移区,一位于中掺杂P型基极区中沟槽延伸至轻掺杂N型漂移区下部,所述中掺杂P型基极区上部内且位于沟槽的周边具有第一重掺杂N型源极区,一介质层覆盖于沟槽上并延伸至第一重掺杂N型源极区内侧边缘的上方,一上金属层位于中掺杂P型基极区和第一重掺杂N型源极区外侧边缘的上方,一下金属层位于重掺杂N型漏极区与轻掺杂N型漂移区相背的表面;
所述沟槽内下部具有第二N型源极部,此沟槽内上部具有栅极部, 所述第二N型源极部和栅极部与沟槽之间填充有第一氧化硅层,所述第二N型源极部和栅极部之间通过第二氧化硅层隔离;
相邻所述MOS器件单胞之间的中掺杂P型基极区内具有一N掺杂深阱部,此N掺杂深阱部的上端延伸至中掺杂P型基极区的上表面,所述N掺杂深阱部的下端延伸至轻掺杂N型漂移区的下部区域。
上述技术方案中进一步改进的方案如下:
1. 上述方案中,所述N掺杂深阱部的深度与沟槽的深度比例为10:(4~6)。
2. 上述方案中,所述栅极部与沟槽之间的第一氧化硅层厚度小于第二N型源极部与沟槽之间的第一氧化硅层厚度。
由于上述技术方案的运用,本实用新型与现有技术相比具有下列优点:
本实用新型沟槽MOS场效应晶体管,其沟槽内下部具有第二N型源极部,此沟槽内上部具有栅极部,所述第二N型源极部和栅极部与沟槽之间填充有第一氧化硅层,所述第二N型源极部和栅极部之间通过第二氧化硅层隔离,可提高轻掺杂N型漂移区的掺杂浓度,增加耐压的情况下,将关断时将导通电阻降低;还有,其相邻所述MOS器件单胞之间的中掺杂P型基极区内具有一N掺杂深阱部,此N掺杂深阱部的上端延伸至中掺杂P型基极区的上表面,所述N掺杂深阱部的下端延伸至轻掺杂N型漂移区的下部区域,在反向偏压时,使电场曲线趋于平缓,改善漏电流的增加程度,进而使崩溃效应不容易产生。
附图说明
附图1为本实用新型沟槽MOS场效应晶体管结构示意图。
以上附图中:1、硅片;2、重掺杂N型漏极区;3、中掺杂P型基极区;4、轻掺杂N型漂移区;5、沟槽;6、第一重掺杂N型源极区;7、上金属层;8、第二N型源极部;9、栅极部;10、第一氧化硅层;11、第二氧化硅层;12、介质层;13、下金属层;14、N掺杂深阱部;15、MOS器件单胞。
具体实施方式
在本实用新型的描述中,需要说明的是,术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本实用新型和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本实用新型的限制;术语“第一”、“第二”、“第三”仅用于描述目的,而不能理解为指示或暗示相对重要性;此外,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本实用新型中的具体含义。
实施例1:一种沟槽MOS场效应晶体管,所述MOS器件包括至少2个MOS器件单胞15,所述MOS器件单胞15进一步包括:位于硅片1下表面的重掺杂N型漏极区2和位于硅片1上表面的中掺杂P型基极区3,所述重掺杂N型漏极区2和中掺杂P型基极区3之间具有一轻掺杂N型漂移区4,一位于中掺杂P型基极区3中沟槽5延伸至轻掺杂N型漂移区4下部,所述中掺杂P型基极区3上部内且位于沟槽5的周边具有第一重掺杂N型源极区6,一介质层12覆盖于沟槽5上并延伸至第一重掺杂N型源极区6内侧边缘的上方,一上金属层7位于中掺杂P型基极区3和第一重掺杂N型源极区6外侧边缘的上方,一下金属层13位于重掺杂N型漏极区2与轻掺杂N型漂移区4相背的表面;
所述沟槽5内下部具有第二N型源极部8,此沟槽5内上部具有栅极部9, 所述第二N型源极部8和栅极部9与沟槽5之间填充有第一氧化硅层10,所述第二N型源极部8和栅极部9之间通过第二氧化硅层11隔离;
相邻所述MOS器件单胞15之间的中掺杂P型基极区3内具有一N掺杂深阱部14,此N掺杂深阱部14的上端延伸至中掺杂P型基极区3的上表面,所述N掺杂深阱部14的下端延伸至轻掺杂N型漂移区4的下部区域。
上述N掺杂深阱部14的深度与沟槽5的深度比例为10:5.5。
实施例2:一种沟槽MOS场效应晶体管,所述MOS器件包括至少2个MOS器件单胞15,所述MOS器件单胞15进一步包括:位于硅片1下表面的重掺杂N型漏极区2和位于硅片1上表面的中掺杂P型基极区3,所述重掺杂N型漏极区2和中掺杂P型基极区3之间具有一轻掺杂N型漂移区4,一位于中掺杂P型基极区3中沟槽5延伸至轻掺杂N型漂移区4下部,所述中掺杂P型基极区3上部内且位于沟槽5的周边具有第一重掺杂N型源极区6,一介质层12覆盖于沟槽5上并延伸至第一重掺杂N型源极区6内侧边缘的上方,一上金属层7位于中掺杂P型基极区3和第一重掺杂N型源极区6外侧边缘的上方,一下金属层13位于重掺杂N型漏极区2与轻掺杂N型漂移区4相背的表面;
所述沟槽5内下部具有第二N型源极部8,此沟槽5内上部具有栅极部9, 所述第二N型源极部8和栅极部9与沟槽5之间填充有第一氧化硅层10,所述第二N型源极部8和栅极部9之间通过第二氧化硅层11隔离;
相邻所述MOS器件单胞15之间的中掺杂P型基极区3内具有一N掺杂深阱部14,此N掺杂深阱部14的上端延伸至中掺杂P型基极区3的上表面,所述N掺杂深阱部14的下端延伸至轻掺杂N型漂移区4的下部区域。
上述栅极部9与沟槽5之间的第一氧化硅层10厚度小于第二N型源极部8与沟槽5之间的第一氧化硅层10厚度。
上述N掺杂深阱部14的深度与沟槽5的深度比例为10:4.2。
采用上述沟槽MOS场效应晶体管时,其沟槽内下部具有第二N型源极部,此沟槽内上部具有栅极部, 所述第二N型源极部和栅极部与沟槽之间填充有第一氧化硅层,所述第二N型源极部和栅极部之间通过第二氧化硅层隔离,可提高轻掺杂N型漂移区的掺杂浓度,增加耐压的情况下,将关断时将导通电阻降低;还有,其相邻所述MOS器件单胞之间的中掺杂P型基极区内具有一N掺杂深阱部,此N掺杂深阱部的上端延伸至中掺杂P型基极区的上表面,所述N掺杂深阱部的下端延伸至轻掺杂N型漂移区的下部区域,在反向偏压时,使电场曲线趋于平缓,改善漏电流的增加程度,进而使崩溃效应不容易产生。
上述实施例只为说明本实用新型的技术构思及特点,其目的在于让熟悉此项技术的人士能够了解本实用新型的内容并据以实施,并不能以此限制本实用新型的保护范围。凡根据本实用新型精神实质所作的等效变化或修饰,都应涵盖在本实用新型的保护范围之内。

Claims (3)

1.一种沟槽MOS场效应晶体管,其特征在于:所述MOS器件包括至少2个MOS器件单胞(15),所述MOS器件单胞(15)进一步包括:位于硅片(1)下表面的重掺杂N型漏极区(2)和位于硅片(1)上表面的中掺杂P型基极区(3),所述重掺杂N型漏极区(2)和中掺杂P型基极区(3)之间具有一轻掺杂N型漂移区(4),一位于中掺杂P型基极区(3)中沟槽(5)延伸至轻掺杂N型漂移区(4)下部,所述中掺杂P型基极区(3)上部内且位于沟槽(5)的周边具有第一重掺杂N型源极区(6),一介质层(12)覆盖于沟槽(5)上并延伸至第一重掺杂N型源极区(6)内侧边缘的上方,一上金属层(7)位于中掺杂P型基极区(3)和第一重掺杂N型源极区(6)外侧边缘的上方,一下金属层(13)位于重掺杂N型漏极区(2)与轻掺杂N型漂移区(4)相背的表面;
所述沟槽(5)内下部具有第二N型源极部(8),此沟槽(5)内上部具有栅极部(9), 所述第二N型源极部(8)和栅极部(9)与沟槽(5)之间填充有第一氧化硅层(10),所述第二N型源极部(8)和栅极部(9)之间通过第二氧化硅层(11)隔离;
相邻所述MOS器件单胞(15)之间的中掺杂P型基极区(3)内具有一N掺杂深阱部(14),此N掺杂深阱部(14)的上端延伸至中掺杂P型基极区(3)的上表面,所述N掺杂深阱部(14)的下端延伸至轻掺杂N型漂移区(4)的下部区域。
2.根据权利要求1所述的沟槽MOS场效应晶体管,其特征在于:所述栅极部(9)与沟槽(5)之间的第一氧化硅层(10)厚度小于第二N型源极部(8)与沟槽(5)之间的第一氧化硅层(10)厚度。
3.根据权利要求1所述的沟槽MOS场效应晶体管,其特征在于:所述N掺杂深阱部(14)的深度与沟槽(5)的深度比例为10:(4~6)。
CN202021217031.XU 2020-06-28 2020-06-28 沟槽mos场效应晶体管 Active CN212342640U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202021217031.XU CN212342640U (zh) 2020-06-28 2020-06-28 沟槽mos场效应晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202021217031.XU CN212342640U (zh) 2020-06-28 2020-06-28 沟槽mos场效应晶体管

Publications (1)

Publication Number Publication Date
CN212342640U true CN212342640U (zh) 2021-01-12

Family

ID=74076803

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202021217031.XU Active CN212342640U (zh) 2020-06-28 2020-06-28 沟槽mos场效应晶体管

Country Status (1)

Country Link
CN (1) CN212342640U (zh)

Similar Documents

Publication Publication Date Title
US8441046B2 (en) Topside structures for an insulated gate bipolar transistor (IGBT) device to achieve improved device performances
US20180261666A1 (en) Vertical power mos-gated device with high dopant concentration n-well below p-well and with floating p-islands
US7554153B2 (en) Power semiconductor device
US10686062B2 (en) Topside structures for an insulated gate bipolar transistor (IGBT) device to achieve improved device performances
EP2264769A1 (en) Silicon carbide horizontal channel buffered gate semiconductor devices
JPH08107204A (ja) ハイパワーmos型電界効果トレンチトランジスタデバイス
TW201310550A (zh) 集成晶胞的掩埋場環場效應電晶體植入空穴供應通路
CN115148826B (zh) 一种深沟槽碳化硅jfet结构的制作方法
CN109346524B (zh) 一种具有阶梯浓度多晶硅侧墙结构的超结vdmos器件
CN113066865A (zh) 降低开关损耗的半导体器件及其制作方法
CN213366605U (zh) 耐击穿mosfet器件
CN113921614B (zh) 一种半导体功率器件结构及其制造方法
CN212342640U (zh) 沟槽mos场效应晶体管
CN213988891U (zh) Mos型功率半导体器件
CN212810310U (zh) 沟槽型mos晶体管
CN212161821U (zh) 高可靠性垂直功率mos器件
CN212161822U (zh) 功率mosfet器件
CN211654830U (zh) 沟槽型大功率mosfet器件
CN212342637U (zh) 垂直功率mos半导体器件
CN213366604U (zh) 垂直结构mos半导体器件
CN213583801U (zh) 垂直功率mos半导体器件
CN109755304B (zh) 一种分栅igbt功率器件
CN213583797U (zh) 功率mos场效应管
CN213583799U (zh) 垂直型金氧半场效晶体管器件
CN213583803U (zh) 耐压功率mosfet器件

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20240206

Address after: 518000 Room 201, building A, 1 front Bay Road, Shenzhen Qianhai cooperation zone, Shenzhen, Guangdong

Patentee after: Shenzhen Hemeiyuan Technology Co.,Ltd.

Country or region after: China

Address before: Room 501, building nw20, Suzhou nano City, 99 Jinjihu Avenue, Suzhou Industrial Park, 215000, Jiangsu Province

Patentee before: SUZHOU SILIKRON SEMICONDUCTOR TECHNOLOGY CO.,LTD.

Country or region before: China

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20240322

Address after: Room 306, Building 2, No.1 Qingshan Road, High tech Zone, Suzhou City, Jiangsu Province, 215100

Patentee after: New Silicon Microelectronics (Suzhou) Co.,Ltd.

Country or region after: China

Address before: 518000 Room 201, building A, 1 front Bay Road, Shenzhen Qianhai cooperation zone, Shenzhen, Guangdong

Patentee before: Shenzhen Hemeiyuan Technology Co.,Ltd.

Country or region before: China

TR01 Transfer of patent right