CN109755304B - 一种分栅igbt功率器件 - Google Patents

一种分栅igbt功率器件 Download PDF

Info

Publication number
CN109755304B
CN109755304B CN201711058074.0A CN201711058074A CN109755304B CN 109755304 B CN109755304 B CN 109755304B CN 201711058074 A CN201711058074 A CN 201711058074A CN 109755304 B CN109755304 B CN 109755304B
Authority
CN
China
Prior art keywords
region
type
gate
power device
split
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711058074.0A
Other languages
English (en)
Other versions
CN109755304A (zh
Inventor
毛振东
刘磊
袁愿林
刘伟
王睿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Dongwei Semiconductor Co.,Ltd.
Original Assignee
Suzhou Oriental Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Oriental Semiconductor Co Ltd filed Critical Suzhou Oriental Semiconductor Co Ltd
Priority to CN201711058074.0A priority Critical patent/CN109755304B/zh
Priority to PCT/CN2018/112338 priority patent/WO2019085850A1/zh
Priority to US16/627,675 priority patent/US11081574B2/en
Priority to JP2020509053A priority patent/JP6947915B6/ja
Priority to KR1020207004879A priority patent/KR102292410B1/ko
Publication of CN109755304A publication Critical patent/CN109755304A/zh
Application granted granted Critical
Publication of CN109755304B publication Critical patent/CN109755304B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明实施例公开了一种分栅IGBT功率器件,包括发射极、集电极、第一栅极、第二栅极、第三栅极、体二极管和体区接触二极管,所述体二极管的阴极与所述集电极连接,所述体区接触二极管的阳极与所述体二极管的阳极连接,所述体区接触二极管的阴极与所述发射极连接,所述第一栅极通过分栅IGBT功率器件的栅极电压来控制分栅IGBT功率器件中的第一电流沟道的开启和关断,所述第二栅极、第三栅极与所述发射极连接,所述第二栅极通过发射极电压来控制分栅IGBT功率器件中的第二电流沟道的开启和关断,所述第三栅极为屏蔽栅极并通过发射极电压来提高该分栅IGBT功率器件的耐压。

Description

一种分栅IGBT功率器件
技术领域
本发明属于半导体功率器件技术领域,特别是涉及一种具有快速反向恢复功能的分栅IGBT功率器件。
背景技术
IGBT(绝缘栅场效应晶体管)功率器件是由MOS晶体管和双极型晶体管复合而成的一种器件,其输入极为MOS晶体管,输出极为PNP晶体管,它融合了这两种器件的优点,既具有MOS晶体管驱动功率小和开关速度快的优点,又具有双极型晶体管饱和压降低和容量大的优点,在现代电力电子技术中得到了越来越广泛的应用,特别是占据了较高频率的大、中功率管应用的主导地位。
现有技术的IGBT功率器件的剖面结构示意图如图1所示,包括底部间隔设置的p型集电极区31和n型集电极区3,p型集电极区31和n型集电极区3通过集电极金属接触层70接集电极电压。在p型集电极区31和n型集电极区3之上的n型场截止区32,在n型场截止区32之上的n型漂移区30,在n型漂移区30内设有至少两个p型体区33,p型体区33和n型漂移区30之间形成IGBT功率器件中寄生的体二极管结构。在p型体区33内设有p型体区接触区38和n型源区34,n型源区34和p型体区接触区38通过发射极金属接触层47接发射极电压。通常,p型体区接触区38的掺杂浓度要高于p型体区33的掺杂浓度的最大峰值,从而p型体区接触区38与发射极金属接触层47之间形成欧姆接触结构。位于器件的电流沟道之上的栅介质层35和栅极36。绝缘介质层50为层间绝缘介质层。
现有技术的IGBT功率器件的导通和关断由栅极-发射极电压控制,当栅极-发射极电压大于MOS晶体管的阈值电压Vth时,MOS晶体管内部形成电流沟道并为双极性晶体管提供基极电流,使得IGBT功率器件导通。当栅极-发射极电压小于MOS晶体管的阈值电压Vth时,MOS晶体管内的电流沟道会被关断,双极性晶体管的基极电流被切断,从而IGBT功率器件被关断。现有技术的IGBT功率器件在关断时,当集电极-发射极电压小于0V时,IGBT功率器件中寄生的体二极管处于正偏压状态,反向电流从发射极经体二极管流至集电极,此时体二极管的电流存在注入少子载流子现象,而这些少子载流子在IGBT功率器件再一次开启时进行反向恢复,导致较大的反向恢复电流,反向恢复时间长。
发明内容
有鉴于此,本发明实施例提供一种具有快速反向恢复功能的分栅IGBT功率器件,以解决现有技术中的分栅IGBT功率器件因少子载流子注入问题造成的反向恢复时间较长的技术问题。
本发明实施例提供的一种分栅IGBT功率器件,包括:发射极、集电极、第一栅极、第二栅极、第三栅极、体二极管和体区接触二极管,所述体二极管的阴极与所述集电极连接,所述体区接触二极管的阳极与所述体二极管的阳极连接,所述体区接触二极管的阴极与所述发射极连接,所述第一栅极通过分栅IGBT功率器件的栅极电压来控制分栅IGBT功率器件中的第一电流沟道的开启和关断,所述第二栅极、第三栅极与所述发射极连接,所述第二栅极通过发射极电压来控制分栅IGBT功率器件中的第二电流沟道的开启和关断,所述第三栅极为屏蔽栅极并通过发射极电压来提高该分栅IGBT功率器件的耐压。
可选的,所述第一电流沟道的开启电压大于所述第二电流沟道的开启电压。
可选的,本发明的一种分栅IGBT功率器件包括:
间隔设置的p型集电极区和n型集电极区,所述p型集电极区和所述n型集电极区均接集电极电压;
位于所述p型集电极区和所述n型集电极区之上的n型场截止区,以及位于所述n型场截止区之上的n型漂移区;
凹陷在所述n型漂移区内的至少两个沟槽,所述沟槽包括上部沟槽和下部沟槽,所述下部沟槽的开口位于所述上部沟槽的底部;
位于所述n型漂移区内且介于相邻的所述上部沟槽之间的p型体区,所述p型体区内设有p型体区接触区、第一n型源区和第二n型源区;
位于所述p型体区接触区之上的导电层,所述导电层与所述p型体区接触区形成体区接触二极管结构,其中所述导电层为所述体区接触二极管结构的阴极,所述p型体区接触区为所述体区接触二极管结构的阳极;
覆盖所述上部沟槽的靠近所述第一n型源区一侧的侧壁表面的栅介质层和第一栅极,所述第一栅极通过栅极电压来控制所述第一n型源区和所述n型漂移区之间的第一电流沟道的开启和关断;
覆盖所述上部沟槽的靠近所述第二n型源区一侧的侧壁表面的栅介质层和第二栅极;
位于所述下部沟槽内的场氧化层和第三栅极,所述第一n型源区、第二n型源区、第二栅极、第三栅极、导电层之间电性连接并均接发射极电压,所述第二栅极通过发射极电压来控制所述第二n型源区和所述n型漂移区之间的第二电流沟道的开启和关断。
可选的,所述导电层为位于所述p型体区之上的发射极金属接触层,所述p型体区接触区的掺杂浓度低于所述p型体区的掺杂浓度的最大峰值,所述p型体区接触区与所述发射极金属接触层形成肖特基势垒二极管结构,其中,所述发射极金属接触层为该肖特基势垒二极管的阴极,所述p型体区接触区为该肖特基势垒二极管的阳极。
可选的,所述第一n型源区、第二n型源区、第二栅极、第三栅极均通过所述发射极金属接触层外接发射极电压。
可选的,所述导电层为位于所述p型体区之上的n型多晶硅层,所述n型多晶硅层与所述p型体区接触区形成硅基的体区接触二极管结构,其中,所述n型多晶硅层为该体区接触二极管的阴极,所述p型体区接触区为该体区接触二极管的阳极。
可选的,所述n型多晶硅层与所述第一n型源区、第二n型源区、第二栅极、第三栅极直接接触连接,所述n型多晶硅层通过发射极金属接触层外接发射极电压。
可选的,所述n型多晶硅层与所述第一n型源区、第二n型源区、第二栅极、第三栅极均通过发射极金属接触层外接发射极电压。
可选的,所述导电层为位于所述p型体区内的n型掺杂区,所述n型掺杂区设于所述第一n型源区和第二n型源区之间,所述n型掺杂区与所述p型体区接触区形成硅基的体区接触二极管结构,其中,所述n型掺杂区为该体区接触二极管的阴极,所述p型体区接触区为该体区接触二极管的阳极。
可选的,所述第二栅极、第三栅极、n型掺杂区、第一n型源区、第二n型源区均通过发射极金属接触层外接发射极电压。
可选的,所述下部沟槽的开口宽度小于所述上部沟槽的开口宽度。
可选的,所述下部沟槽内的第三栅极向上延伸至所述上部沟槽内,所述第三栅极在所述上部沟槽区域内通过绝缘介质层与所述第一栅极、第二栅极隔离。
本发明实施例提供的一种分栅IGBT功率器件在关断时,当发射极电压大于集电极电压时,体区接触二极管处于负偏压状态,这能够大幅降低流经体二极管的反向电流,从而能够大幅减少体二极管内的少子载流子,进而能够减少分栅IGBT功率器件的反向恢复电荷和反向恢复时间,使得分栅IGBT功率器件能够实现快速的反向恢复功能;同时,当发射极-集电极电压达到第二电流沟道的开启电压时,第二栅极所控制的第二电流沟道开启,此时反向电流会由发射极经第二栅极所控制的第二电流沟道流至集电极。
附图说明
为了更加清楚地说明本发明示例性实施例的技术方案,下面对描述实施例中所需要用到的附图做一简单介绍。显然,所介绍的附图只是本发明所要描述的一部分实施例的附图,而不是全部的附图,对于本领域普通技术人员,在不付出创造性劳动的前提下,还可以根据这些附图得到其他的附图。
图1是现有技术的一种IGBT功率器件的剖面结构示意图;
图2是本发明实施例提供的一种分栅IGBT功率器件的第一个实施例的剖面结构示意图;
图3是本发明实施例提供的一种分栅IGBT功率器件的第二个实施例的剖面结构示意图;
图4是本发明实施例提供的一种分栅IGBT功率器件的第三个实施例的剖面结构示意图;
图5是本发明实施例提供的一种分栅IGBT功率器件的第四个实施例的剖面结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅是本发明的一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
应当理解,本发明所使用的诸如“具有”、“包含”以及“包括”等术语并不配出一个或多个其它元件或其组合的存在或添加。同时,为清楚地说明本发明的具体实施方式,说明书附图中所列示意图,放大了本发明所述的层和区域的厚度,且所列图形大小并不代表实际尺寸;说明书附图是示意性的,不应限定本发明的范围。说明书中所列实施例不应仅限于说明书附图中所示区域的特定形状,而是包括所得到的形状如制备引起的偏差等。
本领域的技术人员应该理解,IGBT功率器件包括元胞区和终端区,其中,元胞区用于获得低导通电阻,终端区用于提高元胞区中最边缘的元胞的耐压。终端区是IGBT功率器件中的通用结构,根据不同产品的要求有不同的设计结构,在本发明实施例中不再展示和描述分栅IGBT功率器件的终端区的具体结构。本发明实施例中所述的分栅IGBT功率器件指的是IGBT功率器件中元胞区的结构。
图2为本发明实施例提供的一种分栅IGBT功率器件的第一个实施例的剖面结构示意图。如图2所示,本发明的一种分栅IGBT功率器件包括:p型集电极区20a和n型集电极区20b,p型集电极区20a和n型集电极区20b均通过集电极金属接触层70外接集电极电压。
位于p型集电极区20a和n型集电极区20b之上的n型场截止区21,以及位于n型场截止区21之上的n型漂移区22。
凹陷在n型漂移区22内的至少两个沟槽,所述沟槽包括上部沟槽和下部沟槽,所述下部沟槽的开口位于所述上部沟槽的底部。
图2中仅示例性的示出了5个沟槽结构,同时,n型漂移区22中的下部沟槽的开口宽度可以与上部沟槽的开口宽度相同,也可以大于或者小于上部沟槽的开口宽度,图2中仅以下部沟槽的开口宽度小于上部沟槽的开口宽度为例。
位于n型漂移区22内且介于相邻的所述上部沟槽之间的p型体区27,p型体区27内设有p型体区接触区29、第一n型源区28和第二n型源区38,通常p型体区接触区29设于第一n型源区28和第二n型源区38之间。
p型体区27与n型漂移区22之间形成分栅IGBT功率器件中寄生的体二极管结构,其中p型体区27为该体二极管的阳极,n型漂移区22为该体二极管的阴极。
p型体区27的深度可以与n型漂移区22中的所述上部沟槽的深度相同,也可以大于或者小于上部沟槽的深度,图2中仅以p型体区27的深度小于所述上部沟槽的深度为例。
位于p型体区接触区29之上的导电层90,导电层90与p型体区接触区29形成体区接触二极管结构,其中导电层90为该体区接触二极管的阴极,p型体区接触区29为该体区接触二极管的阳极。由此,体区接触二极管的阳极与体二极管的阳极连接。导电层90可以为n型多晶硅层或者金属层,由此体区接触二极管结构可以为肖特基势垒二极管结构也可以是硅基的体区接触二极管结构。
位于p型体区27内且介于第一n型源区28和n型漂移区22之间的第一电流沟道;覆盖所述上部沟槽的靠近第一n型源区28一侧的侧壁表面的栅介质层23和第一栅极24a,第一栅极24a外接栅极电压,第一栅极24a通过栅极电压来控制第一n型源区28和n型漂移区22之间的第一电流沟道的开启和关断。
位于p型体区27内且介于第二n型源区38和n型漂移区22之间的第二电流沟道;覆盖所述上部沟槽的靠近第二n型源区38一侧的侧壁表面的栅介质层23和第二栅极24b。
位于下部沟槽内的场氧化层25和第三栅极26,优选的,所述下部沟槽内的第三栅极26向上延伸至所述上部沟槽内,在所述上部沟槽区域内,第三栅极26通过绝缘介质层与第一栅极24a、第二栅极24b隔离,在图2中,第三栅极26直接通过场氧化层25与第一栅极24a、第二栅极24b隔离。
第一n型源区28、第二n型源区38、第二栅极24b、第三栅极26、导电层90之间电性连接并均接发射极电压,由此第二栅极24b通过发射极电压来控制第二n型源区38与n型漂移区22之间的第二电流沟道的开启和关断,第三栅极26为屏蔽栅极,第三栅极26通过发射极电压在n型漂移区22内形成横向电场,起到降低导通电阻和提高耐压的作用。
优选的,第一栅极24a所控制的第一电流沟道的开启电压大于第二栅极24b所控制的第二电流沟道的开启电压。同时,IGBT功率器件中的电流沟道是当对栅极施加电压时在p型体区内形成的积累层及反型层,在本发明实施例附图中,分栅IGBT功率器件中的第一栅极24a控制的第一电流沟道和第二栅极24b控制的第二电流沟道均未示出。
图2中,导电层90与第一n型源区28、第二n型源区38直接接触连接,因此只需要将导电层90与第二栅极24b和第三栅极26电性连接即可。
图2所示的本发明的一种分栅IGBT功率器件中的工作机理是:1)当分栅IGBT功率器件的栅极-发射极电压(即第一栅极-发射极电压)达到分栅IGBT功率器件的阈值电压(即第一电流沟道的开启电压)时,分栅IGBT功率器件内部的第一电流沟道开启并为分栅IGBT功率器件中的双极性晶体管提供基极电流,使得分栅IGBT功率器件导通;2)当分栅IGBT功率器件的栅极-发射极电压小于分栅IGBT功率器件的阈值电压时,分栅IGBT功率器件内部的第一电流沟道会被关断,分栅IGBT功率器件中的双极性晶体管的基极电流被切断,从而分栅IGBT功率器件被关断。
本发明的一种分栅IGBT功率器件在关断时:当发射极电压大于集电极电压时,体区接触二极管处于负偏压状态,这能够大幅度降低流经体二极管的反向电流,从而能够大幅降低体二极管内的少子载流子,进而能够大幅降低分栅IGBT功率器件的反向恢复电荷和反向恢复时间,使得分栅IGBT功率器件能够实现快速的反向恢复功能;同时,当发射极-集电极电压达到第二电流沟道的开启电压时,第二栅极所控制的第二电流沟道开启,反向电流由发射极经分栅IGBT功率器件内部的第二电流沟道流至集电极。
图3是本发明实施例提供的一种分栅IGBT功率器件的第二个实施例的剖面结构示意图,该实施例是在图2所示的一种分栅IGBT功率器件的基础上,体区接触二极管采用肖特基势垒二极管结构的一个实施例。如图3所示,p型体区27之上形成有发射极金属接触层60,发射极金属接触层60即为位于p型体区接触区29之上的导电层,发射极金属接触层60的材质可以为铝、铜、钛、氮化钛等金属,也可以为它们之间的混合材料。为形成肖特基势垒二极管结构,p型体区接触区29的掺杂浓度需低于p型体区27的掺杂浓度的最大峰值,由此发射极金属接触层60与p型体区接触区29形成肖特基势垒二极管结构,其中,发射极金属接触层60为该肖特基势垒二极管结构的阴极,p型体区接触区29为该肖特基势垒二极管结构的阳极。p型集电极区20a和n型集电极区20b通过集电极金属接触层70外接集电极电压,第一栅极24a通过栅极金属接触层(基于剖面位置的选取关系,栅极金属接触层在图3中未示出)外接栅极电压,从而第一栅极24a通过栅极电压来控制第一n型源区28与n型漂移区22之间的第一电流沟道的开启和关断。第二栅极24b、第三栅极26、第一n型源区28、第二n型源区38均通过发射极金属接触层60外接发射极电压,由此,第二栅极24b通过发射极电压来控制第二n型源区38和n型漂移区22之间的第二电流沟道的开启和关断,第三栅极26通过发射极电压在n型漂移区22内形成横向电场,起到降低导通电阻和提高耐压的作用。发射极金属接触层60与栅极金属接触层之间由绝缘层50隔离,绝缘层50通常为硅玻璃、硼磷硅玻璃或磷硅玻璃等材料。
图4是本发明实施例提供的一种分栅IGBT功率器件的第三个实施例的剖面结构示意图,该实施例是在图2所示的一种分栅IGBT功率器件的基础上,体区接触二极管采用硅基的体区接触二极管结构的一个实施例。如图4所示,在p型体区27之上形成有n型多晶硅层80,n型多晶硅层80即为位于p型体区接触区29之上的导电层,n型多晶硅层80与p型体区接触区29形成硅基的体区接触二极管结构,其中,n型多晶硅层80为该体区接触二极管结构的阴极,p型体区接触区29为该体区接触二极管结构的阳极。在图4中,n型多晶硅层80与第一n型源区28、第二n型源区38、第二栅极24b、第三栅极26直接接触连接,然后n型多晶硅层80通过发射极金属接触层60外接发射极电压,由此,第二栅极24b通过发射极电压来控制第二n型源区38和n型漂移区22之间的第二电流沟道的开启和关断,第三栅极26通过发射极电压在n型漂移区22内形成横向电场,起到降低导通电阻和提高耐压的作用。p型集电极区20a和n型集电极区20b通过集电极金属接触层70接集电极电压,第一栅极24a通过栅极金属接触层(基于剖面位置的选取关系,栅极金属接触层在图4中未示出)外接栅极电压,从而第一栅极24a通过栅极电压来控制第一n型源区28与n型漂移区22之间的第一电流沟道的开启和关断。发射极金属接触层60和栅极金属接触层之间由绝缘层50隔离,绝缘层50通常为硅玻璃、硼磷硅玻璃或磷硅玻璃等材料。
可选的,n型多晶硅层80可以与第一n型源区28、第二n型源区38直接接触连接,然后n型多晶硅层80、第二栅极24b、第三栅极26均通过发射极金属接触层外接发射极电压。
图5为本发明实施例提供的一种分栅IGBT功率器件的第四个实施例的剖面结构示意图。如图5所示,本发明的一种分栅IGBT功率器件包括:p型集电极区20a和n型集电极区20b,p型集电极区20a和n型集电极区20b均通过集电极金属接触层70外接集电极电压。
位于p型集电极区20a和n型集电极区20b之上的n型场截止区21,以及位于n型场截止区21之上的n型漂移区22。
凹陷在n型漂移区22内的至少两个沟槽(图5中仅示例性的示出了5个沟槽结构),所述沟槽包括上部沟槽和下部沟槽,所述下部沟槽的开口位于所述上部沟槽的底部。下部沟槽的开口宽度可以与上部沟槽的开口宽度相同,也可以大于或者小于上部沟槽的开口宽度。
位于n型漂移区22内且介于相邻的所述上部沟槽之间的p型体区27,p型体区27内设有p型体区接触区29、n型掺杂区40、第一n型源区28和第二n型源区38,其中p型体区接触区29和n型掺杂区40均设于第一n型源区28和第二n型源区38之间,n型掺杂区40设于p型体区接触区29之上,由此,n型掺杂区40即为位于p型体区接触区29之上的导电层,p型体区接触区29和n型掺杂区40形成硅基的体区接触二极管结构,其中,p型体区接触区29为该体区接触二极管结构的阳极,n型掺杂区40为该体区接触二极管结构的阴极。
p型体区27的深度可以与n型漂移区22中的所述上部沟槽的深度相同,也可以大于或者小于上部沟槽的深度。
覆盖所述上部沟槽的靠近第一n型源区28一侧的侧壁表面的栅介质层23和第一栅极24a,第一栅极24a通过栅极金属接触层(基于剖面位置的选取关系,栅极金属接触层在图5中未示出)外接栅极电压,从而,第一栅极24a通过栅极电压来控制第一n型源区28和n型漂移区22之间的第一电流沟道的开启和关断。
覆盖所述上部沟槽的靠近第二n型源区38一侧的侧壁表面的栅介质层23和第一栅极24b。
位于下部沟槽内的场氧化层25和第三栅极26,优选的,所述下部沟槽内的第三栅极26向上延伸至所述上部沟槽内,在所述上部沟槽区域内,第三栅极26通过绝缘介质层与第一栅极24a、第二栅极24b隔离,在图5中,第三栅极26直接通过场氧化层25与第一栅极24a、第二栅极24b隔离。
第一n型源区28、第二n型源区38、第二栅极24b、第三栅极26、n型掺杂区40均通过发射极金属接触层60外接发射极电压,从而,第二栅极24b通过发射极电压来控制第二n型源区38与n型漂移区22之间的第二电流沟道的开启和关断,第三栅极26为屏蔽栅极,第三栅极26通过发射极电压n型漂移区22内形成横向电场,起到降低导通电阻和提高耐压的作用。发射极金属接触层60和栅极金属接触层之间由绝缘层50隔离,绝缘层50通常为硅玻璃、硼磷硅玻璃或磷硅玻璃等材料。
注意,上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解,本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由所附的权利要求范围决定。

Claims (9)

1.一种分栅IGBT功率器件,其特征在于,包括发射极、集电极、第一栅极、第二栅极、第三栅极、体二极管和体区接触二极管,所述体二极管的阴极与所述集电极连接,所述体区接触二极管的阳极与所述体二极管的阳极连接,所述体区接触二极管的阴极与所述发射极连接,所述第一栅极通过分栅IGBT功率器件的栅极电压来控制分栅IGBT功率器件中的第一电流沟道的开启和关断,所述第二栅极、第三栅极与所述发射极连接,所述第二栅极通过发射极电压来控制分栅IGBT功率器件中的第二电流沟道的开启和关断,所述第三栅极为屏蔽栅极并通过发射极电压来提高该分栅IGBT功率器件的耐压;
还包括:
间隔设置的p型集电极区和n型集电极区,所述p型集电极区和所述n型集电极区均接集电极电压;
位于所述p型集电极区和所述n型集电极区之上的n型场截止区,以及位于所述n型场截止区之上的n型漂移区;
凹陷在所述n型漂移区内的至少两个沟槽,所述沟槽包括上部沟槽和下部沟槽,所述下部沟槽的开口位于所述上部沟槽的底部;
位于所述n型漂移区内且介于相邻的所述上部沟槽之间的p型体区,所述p型体区内设有p型体区接触区、第一n型源区和第二n型源区;
其中,所述p型体区与所述n型漂移区之间形成所述体二极管结构,其中所述p型体区为所述体二极管的阳极,所述n型漂移区为所述体二极管的阴极;
位于所述p型体区接触区之上的导电层,所述导电层与所述p型体区接触区形成体区接触二极管结构,其中所述导电层为所述体区接触二极管结构的阴极,所述p型体区接触区为所述体区接触二极管结构的阳极;
覆盖所述上部沟槽的靠近所述第一n型源区一侧的侧壁表面的栅介质层和第一栅极,所述第一栅极通过栅极电压来控制所述第一n型源区和所述n型漂移区之间的第一电流沟道的开启和关断;
覆盖所述上部沟槽的靠近所述第二n型源区一侧的侧壁表面的栅介质层和第二栅极;
位于所述下部沟槽内的场氧化层和第三栅极,所述第一n型源区、第二n型源区、第二栅极、第三栅极、导电层之间电性连接并均接发射极电压,所述第二栅极通过发射极电压来控制所述第二n型源区和所述n型漂移区之间的第二电流沟道的开启和关断。
2.如权利要求1所述的一种分栅IGBT功率器件,其特征在于,所述第一电流沟道的开启电压大于所述第二电流沟道的开启电压。
3.如权利要求1所述的一种分栅IGBT功率器件,其特征在于,所述导电层为位于所述p型体区之上的发射极金属接触层,所述p型体区接触区的掺杂浓度低于所述p型体区的掺杂浓度的最大峰值,所述p型体区接触区与所述发射极金属接触层形成肖特基势垒二极管结构。
4.如权利要求3所述的一种分栅IGBT功率器件,其特征在于,所述第一n型源区、第二n型源区、第二栅极、第三栅极均通过所述发射极金属接触层外接发射极电压。
5.如权利要求1所述的一种分栅IGBT功率器件,其特征在于,所述导电层为位于所述p型体区之上的n型多晶硅层,所述n型多晶硅层与所述p型体区接触区形成硅基的体区接触二极管结构。
6.如权利要求5所述的一种分栅IGBT功率器件,其特征在于,所述n型多晶硅层与所述第一n型源区、第二n型源区、第二栅极、第三栅极直接接触连接,所述n型多晶硅层通过发射极金属接触层外接发射极电压。
7.如权利要求1所述的一种分栅IGBT功率器件,其特征在于,所述导电层为位于所述p型体区内的n型掺杂区,所述n型掺杂区与所述p型体区接触区形成体区接触二极管结构。
8.如权利要求7所述的一种分栅IGBT功率器件,其特征在于,所述第二栅极、第三栅极、n型掺杂区、第一n型源区、第二n型源区均通过发射极金属接触层外接发射极电压。
9.如权利要求1所述的一种分栅IGBT功率器件,其特征在于,所述下部沟槽内的第三栅极向上延伸至所述上部沟槽内,所述第三栅极在所述上部沟槽区域内通过绝缘介质层与所述第一栅极、第二栅极隔离。
CN201711058074.0A 2017-11-01 2017-11-01 一种分栅igbt功率器件 Active CN109755304B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201711058074.0A CN109755304B (zh) 2017-11-01 2017-11-01 一种分栅igbt功率器件
PCT/CN2018/112338 WO2019085850A1 (zh) 2017-11-01 2018-10-29 Igbt功率器件
US16/627,675 US11081574B2 (en) 2017-11-01 2018-10-29 IGBT power device
JP2020509053A JP6947915B6 (ja) 2017-11-01 2018-10-29 Igbtパワーデバイス
KR1020207004879A KR102292410B1 (ko) 2017-11-01 2018-10-29 Igbt 전력소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711058074.0A CN109755304B (zh) 2017-11-01 2017-11-01 一种分栅igbt功率器件

Publications (2)

Publication Number Publication Date
CN109755304A CN109755304A (zh) 2019-05-14
CN109755304B true CN109755304B (zh) 2020-10-16

Family

ID=66399023

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711058074.0A Active CN109755304B (zh) 2017-11-01 2017-11-01 一种分栅igbt功率器件

Country Status (1)

Country Link
CN (1) CN109755304B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102201366A (zh) * 2010-03-23 2011-09-28 科轩微电子股份有限公司 具有肖特基二极管的沟槽式功率半导体结构及其制造方法
CN103137698A (zh) * 2011-11-23 2013-06-05 力士科技股份有限公司 一种金属氧化物半导体场效应晶体管及制造方法
CN103441148A (zh) * 2013-08-13 2013-12-11 电子科技大学 一种集成肖特基二极管的槽栅vdmos器件
CN103681826A (zh) * 2012-09-24 2014-03-26 株式会社东芝 功率用半导体元件
CN105742346A (zh) * 2016-04-26 2016-07-06 电子科技大学 双分裂沟槽栅电荷存储型rc-igbt及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5157164B2 (ja) * 2006-05-29 2013-03-06 富士電機株式会社 半導体装置、バッテリー保護回路およびバッテリーパック
US9105494B2 (en) * 2013-02-25 2015-08-11 Alpha and Omega Semiconductors, Incorporated Termination trench for power MOSFET applications

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102201366A (zh) * 2010-03-23 2011-09-28 科轩微电子股份有限公司 具有肖特基二极管的沟槽式功率半导体结构及其制造方法
CN103137698A (zh) * 2011-11-23 2013-06-05 力士科技股份有限公司 一种金属氧化物半导体场效应晶体管及制造方法
CN103681826A (zh) * 2012-09-24 2014-03-26 株式会社东芝 功率用半导体元件
CN103441148A (zh) * 2013-08-13 2013-12-11 电子科技大学 一种集成肖特基二极管的槽栅vdmos器件
CN105742346A (zh) * 2016-04-26 2016-07-06 电子科技大学 双分裂沟槽栅电荷存储型rc-igbt及其制造方法

Also Published As

Publication number Publication date
CN109755304A (zh) 2019-05-14

Similar Documents

Publication Publication Date Title
US10157983B2 (en) Vertical power MOS-gated device with high dopant concentration N-well below P-well and with floating P-islands
US8441046B2 (en) Topside structures for an insulated gate bipolar transistor (IGBT) device to achieve improved device performances
US9082815B2 (en) Semiconductor device having carrier extraction in electric field alleviating layer
CN109920854B (zh) Mosfet器件
US11211485B2 (en) Trench power transistor
US10686062B2 (en) Topside structures for an insulated gate bipolar transistor (IGBT) device to achieve improved device performances
US11081574B2 (en) IGBT power device
US20150187877A1 (en) Power semiconductor device
CN109755310B (zh) 一种分栅结构的功率晶体管
CN109755238B (zh) 一种分栅结构的超结功率器件
CN109755303B (zh) 一种igbt功率器件
CN109755311B (zh) 一种沟槽型功率晶体管
US9502547B2 (en) Charge reservoir IGBT top structure
CN109755289B (zh) 一种沟槽型超结功率器件
US9324817B2 (en) Method for forming a transistor device having a field electrode
EP3462500A1 (en) Bidirectional power mosfet structure
CN109755298B (zh) 一种沟槽型igbt功率器件
US20150171198A1 (en) Power semiconductor device
CN109755304B (zh) 一种分栅igbt功率器件
CN109755309B (zh) 一种功率晶体管
CN109994549B (zh) 半导体功率器件
US20150144993A1 (en) Power semiconductor device
CN113054016A (zh) 一种碳化硅mosfet器件的元胞结构及功率半导体器件
KR101621151B1 (ko) 전력 정류 디바이스
CN203339169U (zh) 场效应半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: C102-1, phase II, international science and Technology Park, 1355 Jinjihu Avenue, Suzhou Industrial Park, Suzhou City, Jiangsu Province, 211103

Patentee after: Suzhou Dongwei Semiconductor Co.,Ltd.

Address before: C102-1, phase II, international science and Technology Park, 1355 Jinjihu Avenue, Suzhou Industrial Park, Suzhou City, Jiangsu Province, 211103

Patentee before: SU ZHOU ORIENTAL SEMICONDUCTOR Co.,Ltd.

CP01 Change in the name or title of a patent holder